CN105335320B - 具有可动态配置的端点分配的usb设备 - Google Patents

具有可动态配置的端点分配的usb设备 Download PDF

Info

Publication number
CN105335320B
CN105335320B CN201410562205.9A CN201410562205A CN105335320B CN 105335320 B CN105335320 B CN 105335320B CN 201410562205 A CN201410562205 A CN 201410562205A CN 105335320 B CN105335320 B CN 105335320B
Authority
CN
China
Prior art keywords
usb
endpoints
constituent
ram
assigned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410562205.9A
Other languages
English (en)
Other versions
CN105335320A (zh
Inventor
刘秉坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Priority to CN201410562205.9A priority Critical patent/CN105335320B/zh
Priority to US14/556,214 priority patent/US9575910B2/en
Publication of CN105335320A publication Critical patent/CN105335320A/zh
Application granted granted Critical
Publication of CN105335320B publication Critical patent/CN105335320B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • G06F13/1673Details of memory controller using buffers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Abstract

一种复合USB设备,器具有控制器和N+1个组成USB设备。每一个组成USB设备Ci被分配Ei个端点,其中0≤i≤N并且这里每一个组成USB设备被分配至少如同其功能性地所要求的一样多的端点。至少一个组成USB设备被分配最大数量的端点。至少一个其它组成USB设备被分配小于最大数量的最小数量的端点。控制器包括具有RAM模块的RAM共享子系统。RAM模块包括具有缓存描述符(BD)表和端点数据缓存器的USB RAM段。BD表包括用于每一个分配的端点的相应条目。USB RAM段的至少一部分被分配用于非USB使用。

Description

具有可动态配置的端点分配的USB设备
技术领域
本发明涉及通用串行总线(USB)设备,并且更特别地,涉及USB控制器中的存储器分配。
背景技术
USB外围设备是诸如鼠标、键盘、游戏手柄、照相机、扫描仪、打印机或数据存储设备的外围设备,器通过USB连接(例如USB电缆)并依照USB规范连接到主机。USB规范提供了规范USB设备和主机的行为和交互的技术详情。目前的版本是USB规范3.1,其在http://www.usb.org/上可在线获得。
能够与USB外围设备交互的主机包括至少一个USB端口和主机控制器。主机的USB端口可连接到USB外围设备或USB集线器(hub)。
注意到,正如本文使用的,(i)“USB外围设备”指的是有形的且可单独连接的USB设备,而(ii)“USB设备”指的是以各种各样形式中的任意一种的USB设备,包括例如:(a)USB外围设备,(b)不可单独连接但是可由主机控制器单独寻址的逻辑USB设备,或(c)下面描述的各种USB设备中的一种。
USB设备典型地包括至少一个主机可接入功能,诸如,例如人机接口、打印、扫描或数据存储。USB集线器连接到上游的主机USB端口和下游的多个USB设备,因而扩展了可连接到主机USB端口的USB设备的数量。
复合USB设备是内部并入USB集线器和一个或多个连接的USB设备的一种类型的USB设备。因此,对于主机控制器,复合USB设备表现为具有一个或多个永久地连接的USB设备的集线器。同时,复合USB设备是并入多个主机可接入功能但是不包括集线器并且仅具有一个USB设备地址的USB设备。注意,复合USB设备可包括,连同并入的集线器,可唯一地寻址的单个功能、组合、和/或复合设备。
在主机和USB设备之间的通信通过建立在主机和USB设备中的逻辑端点(endpoint)之间的被称为管道(pipe)的逻辑信道执行。通过其USB设备计数器(enumerator)、端点计数器以及端点方向来标识特定的端点。端点的方向可以是IN或OUT,这里(i)IN端点提供数据输入到主机,而(ii)OUT端点接收从主机输出的数据。端点标识符的一个例子为“设备0端点0IN”。
一般存在两种管道:消息和流。消息管道用于控制功能,并使用IN/OUT端点对,典型地,端点0IN和端点0OUT。流管道用于传输数据到USB设备和/或从USB传输数据。
USB设备可支持多个管路(pipeline)。传统的USB设备可具有高达16个IN端点和16个OUT端点的总共32个端点。分配的端点的实际数量依赖于具体的硬件实现方式。不同的USB设备要求不同数量的端点。
在传统的复合USB设备中全部的组成USB设备被分配至少任意组成设备所要求的最大数量的端点。换言之,如果复合USB设备包括八个组成USB设备,并且由八个组成USB设备中的任意一个需要的端点的最大数量是八,则该八个组成USB设备中的每一个将被分配八个端点。这种分配方法简单便于实施和使用。
图1是连接到主机计算机(未示出)的示例性的传统的复合USB微控制器单元(MCU)100的简化的示意性框图。USB MCU100包括随机存取存储器(RAM)共享子系统101和八个USB设备102,诸如,例如USB设备102(0)。RAM共享子系统101包括串行接口(SI)引擎103、RAM模块104以及USB MCU核105,其是管理组成USB设备102的端点所涉及的模块。每个USB设备102通信地连接到RAM共享子系统101的SI引擎103。SI引擎103连接到RAM模块104,RAM模块104又连接到USB MCU核105。
SI引擎103被用于控制USB设备102和主机之间的数据传输。USB MCU核105执行USBMCU核105的传统处理器控制功能。换言之,USB MCU核105是处理器核。RAM模块104提供随机存取存储器以供USB MCU100的各种模块在它们的各种操作中使用。
图2是图1的RAM模块104的示意图。RAM模块104包括(a)USB RAM201,其是专用于诸如端点管理和USB数据缓存的USB功能的RAM段,以及(b)通用RAM 202。USB RAM 201可以具有2000字节的容量。USB RAM 201包括缓存描述符(BD)表203和端点数据缓存器204。
BD表203包括以逻辑行组织的缓存描述符。每个缓存描述符包括用于其相应端点缓存器的控制信息和状态。缓存描述符通过相应端点的标识符来标识,换言之,通过设备计数器、端点计数器以及方向来识别。
由实例性的USB设备102(0)-102(7)中的任意一个使用的端点的最大数量是八。因此,每个USB设备102被分配八个端点,并且BD表203包括64行。如果每个缓存描述符使用四个字节的数据,则BD表203是256字节(=8*8*4),留下1744个字节用于端点数据缓存器204(=2000-256)。如果端点的最大数量为16而不是8,则BD表将需要512个字节(=16*8*4),其可要求分配超过2000个字节给USB RAM 201,这将占据RAM模块104的较大部分,或者,将要求用更大的存储器模块替代RAM模块104。
分配端点和/或缓存描述符的替换方法可能是有用的。
附图说明
本发明的其它方案、特征和优点通过稍后的详细说明书、附加的权利要求书以及附图将变得更加明了,其中相同的附图标记表示类似的或等同的元件。注意,附图中的元件没有按比例绘制。
图1是示例性的传统的复合USB微控制器单元(MCU)的简化的示意性框图;
图2是图1的USB MCU的RAM模块的示意图;
图3是根据本发明一个实施例的示例性的复合USB MCU的简化的示意性框图;
图4是图3的USB MCU的RAM的示意性框图;
图5是根据本发明的一个实施例的示例性的复合USB MCU的简化的示意性框图;
图6是图5的示例性RAM的示意性框图。
具体实施方式
本发明详细的说明性的实施例在此处被公开。然而,本文公开的具体结构和功能仅仅是代表性的,用于描述本发明的示例实施例的目的。本发明的实施例可以以许多替代的形式实施,并且不应被理解为仅限于在此叙述的实施例。此外,本文使用的术语仅是为了描述特定实施例的目的,并不意图限制本发明的示例实施例。
如本文使用的,单数形式“一”和“该”也意图包括复数形式,除非上下文相反表示。还将理解,术语“包括”、“包含”、和/或“具有”说明所声明的特征、步骤或组件的存在,但是并不排除一个或多个其它特征、步骤或组件的存在或添加。还应当注意,在某些替代实施方式中,所提及的功能作用可以不按附图中所示的顺序进行。
在新颖的复合USB设备控制器的一个实施例中,根据具体组成USB设备的具体需要,将端点分配给复合USB设备的组成USB设备。因此,如果一个组成的设备仅需要两个端点,则其将被分配两个端点,而不考虑复合USB设备的其它组成的设备要求多少个端点。
图3示出根据发明的一个实施例的示例性的复合USB MCU300的简化的示意图。与图1的相应元件基本上类似的图3的元件被类似地标记但是具有不同的前缀。
复合USB MCU300包括八个组成USB设备302,被标记为USB设备302(0)-(7),其每一个通信地连接到SI引擎303。一个或多个USB设备302可以是预定义类设备,诸如例如人机接口设备(HID)、大容量存储器设备(HSD)、通信设备类(CDC)、音频设备、以及视频设备。如本领域普通技术人员将理解的,不同设备要求不同类型和数量的端点。复合USB MCU300包括USB集线器(未示出),其可以是逻辑实现的集线器或硬件实现的集线器并且其连接到组成USB设备302。
图4示出图3的RAM 304的示意图。与图2的相应元件基本上类似的图4的元件被类似地标记但是具有不同的前缀。RAM304包括(i)USB RAM 401,其包括BD表403和端点数据缓存器404,以及(ii)通用RAM 402。BD表403的每个缓存描述符包括用于其相应端点缓存的控制信息(诸如例如,缓存大小)和状态以及指向端点数据缓存器404中的相应数据缓存的指针。该指针是相应数据缓存的地址。
组成USB设备302(1)仅要求一个端点,并且因此其仅分配一个端点-标识为“设备1EP0 IN”,并且在BD表403中仅获得一个条目,并相应地在数据缓存器404中获得仅一个缓存。同时,USB设备302(7)要求16个端点,并因此被分配16个端点,获得DB表中的16个条目以及在数据缓存器404中的16个相应缓存。其它的USB设备302要求从1到16之间个端点,并且具有相应数量的BD表条目和缓存。
注意,图1的复合USB MCU 100和图3的复合USB MCU 300二者具有八个等同的组成USB设备。(i)BD表403中的BD表条目的减少的数量(与图2的传统BD表203中的条目的数量相比)以及(ii)在数据缓存器404中的数据缓存的减少的数量(与传统数据缓存器204中的数据缓存的数量相比)允许相比于RAM模块104更有效地使用RAM304。
一般地,对于具有N+1个组成USB设备的复合USB设备,在(i)Ei是复合USB设备Ci需要的端点的数量以及(ii)i是从0到N的整数计数的情况下,在图1的传统的USB MCU100中分配的端点的总数量T100
Figure BSA0000109546080000051
(式1)
而在USB MCU 300中分配的端点的总数量TCA
Figure BSA0000109546080000052
(式2)
除非每个复合设备Ci需要相同数量的端点,否则TCA小于T100
减少的缓存描述符和数据缓存要求量可被用于将USB RAM 401的部分405分配给替代用途(换言之,替代用RAM 405可以由RAM共享子系统301(例如,由USB MCU核305)使用作为通用RAM。在某些实施方式中,可以简单地减少USB RAM 401的分配的大小,从而增加通用RAM 402的大小而不指定替代用RAM405。
图5示出了根据本发明的另一个实施例的示例性性的复合USB MCU 500的简化的示意图。与图3的相应元件基本上类似的图5的元件被类似地标记但是具有不同的前缀。
图6示出了图5的示例性的RAM 504的示意图。与图4的相应元件基本上类似的图6的元件被类似地标记但是具有不同的前缀。注意,USB RAM 504不包括像图4的USB RAM 401的替代用RAM 405那样的替代地使用的RAM段。RAM 504相比于RAM模块104的更有效的使用允许RAM 504大小上的减小,这里图1的复合USB MCU 100和图5的复合USB MCU 500二者都包括八个等同的组成USB设备。RAM模块504相比于RAM模块104减小的相对大小允许复合USBMCU 500相比于复合USB MCU 100降低相对的生产成本。
示例性的复合USB MCU 300和500可被用作模板,以用于以最小的变化来设计类似的复合USB MCU,同时允许设计者灵活地重新配置由对组成USB设备的数量和/或类型的修改而成为必要或建议的端点分配。
已经就特定大小的存储器模块和段描述了发明的示例性实施例。本发明不限于此。如本领域普通技术人员将理解的,不同实施方式可以具有与上述那些不同的大小的存储器模块、段、缓存器、寄存器等。
已经描述了本发明的、其中复合USB设备的每个组成USB设备仅分配其要求数量的端点的实施例。在一个替代实施例中,每个组成USB设备被分配至少其要求数量的端点,其中至少一个组成USB设备被分配小于分配给复合USB设备的任意组成USB设备的最大数量的端点。换言之,对于(N+1)个设备的复合USB设备的至少一个复合USB设备,这里i从0到N,Ei<max(Ei)。
已经描述了到缓存的指针是缓存的地址的实施例。应当注意,在替代实施方式中,可以使用替代指示器来指示和/访问相应缓存。
已经就特定控制器组件之间的特定直接互连描述了发明的实施例。发明不限于此。在替代实施例中,使用任意的可用总线共享方案将两个或更多个组件通信地连接到由所述两个或更多个组件共享的公共通信总线。
已经描述了本发明的其中复合USB设备的每个组成USB设备使用至少一个端点的实施例。本发明不限于此。在某些替代实施例中,一个或多个组成USB设备不使用任何端点,并因此不分配任何端点并且在缓存描述符表中不具有相应条目,而且在端点数据缓存器中没有缓存。
已经描述了本发明的其中BD表中的每个条目包括指向相应端点数据缓存器的指针的实施例。在某些实施方式中,一个或多个端点不要求使用缓存,并且BD表中的它们的相应条目不指向可使用的数据缓存器。这些BD表条目中的任何一个可具有空指针,可具有不存在的缓存器的地址,或者,可具有可与其它类似端点共享的不使用的缓存器的地址。
还将理解,为了解释本发明的本质而描述和图示的部分的细节、材料和布置上的各种变化可由本领域技术人员做出,而不脱离如随后的权利要求表示的本发明的范围。
在此对“一个实施例”或“一实施例”的引述意指:结合该实施例描述的特定特征、结构或特性可被包括在本发明的至少一个实施例中。在说明书中的不同位置中出现的短语“在一个实施例中”不是必然全部都指相同实施例,也不是分离的或替代的实施例就必然与其它实施例互斥。这同样适用于术语“实施方式”。
除非有明确相反的说明,否则,每个数值和范围应当解释为近似的,就好像在该数值或范围的值之前有措词“大约”或“近似”。如在本申请中使用的,除非有明确相反的标明,术语“连接”意图涵盖元件之间的直接和间接连接两者。
权利要求书中附图号码和/或附图标记的使用意图标识权利要求的主题的一个或多个可能的实施例,以促进权利要求的理解。这样的使用不应被理解为将那些权利要求的范围限制到相应附图中示出的实施例。
在本申请包括权利要求书中,术语“每一个”可以用于引述多个先前引述的元件或步骤的一个或多个指定的特征。在使用开放式术语“包括”时,术语“每一个”的引述并不排除另外的、未引述的元件或步骤。因而,将理解,设备可具有另外的、未引述的元件,而方法可具有另外的、未引述的步骤,其中该另外的、未引述的元件或方法不具有所述一个或多个指定的特征。
尽管随后方法权利要求中的步骤是以具有相应标记的特定顺序叙述的,但是,除非权利要求叙述以另外的方式暗示了执行这些步骤中一些或全部的特定顺序,否则所述步骤并不限于以该特定顺序执行。

Claims (8)

1.一种复合通用串行总线USB微控制器设备,包括:
随机存取存储器RAM共享子系统,包括:
串行接口引擎;
RAM模块,其包括USB RAM,该USB RAM包括(i)缓存描述符BD表以及(ii)端点数据缓存器;
处理器核;
多个组成USB设备,其中:
每一个组成USB设备被分配相应组的端点;
所述BD表包括与分配给组成USB设备的端点对应的多个条目,每一个条目包括用于对应端点的控制信息和状态;
第一组成USB设备被分配最大数量的端点;以及
第二组成USB设备被分配少于该最大数量的端点的最小数量的端点,其中该USB RAM包括用于由处理器核使用的替代用RAM段,并且其中该BD表的大小被确定为准确地适合分配给组成USB设备的端点的总数。
2.根据权利要求1所述的设备,其中:
组成USB设备的数量是N+1;
N是正整数;
i是从0到N的计数;
每一个组成USB设备Ci被分配的端点的数量是Ei;
max(Ei)是对于i=0..N的Ei的最大值;
min(Ei)是对于i=0..N的Ei的最小值;
对于至少一个Ci,Ei<max(Ei);以及
对于至少一个Ci,Ei>min(Ei)。
3.根据权利要求1所述的设备,其中每一个组成USB设备仅被分配由各自组成USB设备要求的数量的端点。
4.根据权利要求1所述的设备,其中该RAM模块进一步包括用于由处理器核使用的通用RAM段。
5.根据权利要求1所述的设备,其中所述BD表中的一个或多个条目包括指向端点数据缓存器中的各自相应数据缓存的指针。
6.根据权利要求5所述的设备,其中所述BD表中的每一个条目包括指向端点数据缓存器中的各自相应数据缓存的指针。
7.根据权利要求5所述的设备,其中所述BD表中的至少一个条目不具有在端点数据缓存器中的相应数据缓存。
8.根据权利要求7所述的设备,其中所述BD表中的没有相应数据缓存的所述至少一个条目中的每一个不包含指向端点数据缓存器中的任何数据缓存的指针。
CN201410562205.9A 2014-08-14 2014-08-14 具有可动态配置的端点分配的usb设备 Expired - Fee Related CN105335320B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410562205.9A CN105335320B (zh) 2014-08-14 2014-08-14 具有可动态配置的端点分配的usb设备
US14/556,214 US9575910B2 (en) 2014-08-14 2014-11-30 USB RAM device with buffer descriptor table and dynamically configurable endpoint allocation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410562205.9A CN105335320B (zh) 2014-08-14 2014-08-14 具有可动态配置的端点分配的usb设备

Publications (2)

Publication Number Publication Date
CN105335320A CN105335320A (zh) 2016-02-17
CN105335320B true CN105335320B (zh) 2020-05-15

Family

ID=55285866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410562205.9A Expired - Fee Related CN105335320B (zh) 2014-08-14 2014-08-14 具有可动态配置的端点分配的usb设备

Country Status (2)

Country Link
US (1) US9575910B2 (zh)
CN (1) CN105335320B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111930648B (zh) * 2020-08-07 2023-01-10 山东云海国创云计算装备产业创新中心有限公司 一种缓存配置方法、装置及电子设备和存储介质
CN112929720A (zh) * 2021-01-28 2021-06-08 深圳市网旭科技有限公司 投屏方法、装置、电子设备及可读存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219736B1 (en) * 1997-04-24 2001-04-17 Edwin E. Klingman Universal serial bus (USB) RAM architecture for use with microcomputers via an interface optimized for integrated services device network (ISDN)
CN1527210A (zh) * 1999-04-05 2004-09-08 M-ϵͳ�����̿����߹�˾ 基于通用串行总线的pc闪存盘的体系结构
CN1957341A (zh) * 2004-05-26 2007-05-02 密克罗奇普技术公司 用于usb缓冲描述符表的可配置乒乓缓冲
US7343434B2 (en) * 2005-03-31 2008-03-11 Intel Corporation Buffer management within SLS (simple load store) apertures for inter-endpoint communication in advanced switching fabric
CN103038756A (zh) * 2010-08-04 2013-04-10 国际商业机器公司 确定受i/o消息影响的一个或者多个可分区端点
CN103150276A (zh) * 2011-11-28 2013-06-12 联发科技股份有限公司 动态配置方法及装置
US8560753B1 (en) * 2005-03-30 2013-10-15 Teradici Corporation Method and apparatus for remote input/output in a computer system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6185641B1 (en) 1997-05-01 2001-02-06 Standard Microsystems Corp. Dynamically allocating space in RAM shared between multiple USB endpoints and USB host
US5974486A (en) 1997-08-12 1999-10-26 Atmel Corporation Universal serial bus device controller comprising a FIFO associated with a plurality of endpoints and a memory for storing an identifier of a current endpoint
US6145045A (en) 1998-01-07 2000-11-07 National Semiconductor Corporation System for sending and receiving data on a Universal Serial Bus (USB) using a memory shared among a number of end points
US7069373B2 (en) 2002-11-07 2006-06-27 Nec Electronics America, Inc. USB endpoint controller flexible memory management

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219736B1 (en) * 1997-04-24 2001-04-17 Edwin E. Klingman Universal serial bus (USB) RAM architecture for use with microcomputers via an interface optimized for integrated services device network (ISDN)
CN1527210A (zh) * 1999-04-05 2004-09-08 M-ϵͳ�����̿����߹�˾ 基于通用串行总线的pc闪存盘的体系结构
CN1957341A (zh) * 2004-05-26 2007-05-02 密克罗奇普技术公司 用于usb缓冲描述符表的可配置乒乓缓冲
US8560753B1 (en) * 2005-03-30 2013-10-15 Teradici Corporation Method and apparatus for remote input/output in a computer system
US7343434B2 (en) * 2005-03-31 2008-03-11 Intel Corporation Buffer management within SLS (simple load store) apertures for inter-endpoint communication in advanced switching fabric
CN103038756A (zh) * 2010-08-04 2013-04-10 国际商业机器公司 确定受i/o消息影响的一个或者多个可分区端点
CN103150276A (zh) * 2011-11-28 2013-06-12 联发科技股份有限公司 动态配置方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PIC18F2455/2550/4455/4550之通用串行总线USB;weixin_34375054;《CSDN博客》;20130503;1-6页 *

Also Published As

Publication number Publication date
US9575910B2 (en) 2017-02-21
CN105335320A (zh) 2016-02-17
US20160048467A1 (en) 2016-02-18

Similar Documents

Publication Publication Date Title
KR102161448B1 (ko) 멀티 채널 메모리를 포함하는 시스템 및 그 동작 방법
CN110083461B (zh) 一种基于fpga的多任务处理系统及方法
US7865647B2 (en) Efficient resource arbitration
CN101853226B (zh) 管芯上系统结构块的控制
WO2015045030A1 (ja) ドライブの増設可能な情報システムおよび該情報システムのバス番号割り当て方法
US11296905B2 (en) Management component transport protocol (MCTP) support for multiple bus segment groups
JP6880402B2 (ja) メモリアクセス制御装置及びその制御方法
KR102077149B1 (ko) 메모리 관리 방법 및 장치
CN101036125A (zh) 具有开发接口适用性的数据处理系统内的掩码
US11201836B2 (en) Method and device for managing stateful application on server
US20130173837A1 (en) Methods and apparatus for implementing pci express lightweight notification protocols in a cpu/memory complex
CN104636186A (zh) 虚拟机内存管理方法、物理主机、pcie设备及其配置方法以及迁移管理设备
US20170277470A1 (en) Interface device, and computer system including interface device
CN105335320B (zh) 具有可动态配置的端点分配的usb设备
EP4036741A1 (en) Address translation method and apparatus
US20110296074A1 (en) Memory mapped input/output bus address range translation for virtual bridges
US20130061009A1 (en) High Performance Free Buffer Allocation and Deallocation
CN101645058B (zh) 命令处理方法、命令发送方法、装置及系统
US10237233B2 (en) Allocating identifiers with minimal fragmentation
WO2011080057A1 (en) Assigning efficiently referenced globally unique identifiers in a multi-core environment
CN104899159A (zh) 高速缓冲存储器Cache地址的映射处理方法和装置
US7984240B2 (en) Memory compression implementation in a system with directly attached processor memory
US8990828B2 (en) Resource allocation in multi-core architectures
JP2016529605A (ja) Usbデータ転送を管理するシステムおよび方法
CN111133422A (zh) 用于存储器管理单元的事务调度器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Texas in the United States

Applicant after: NXP USA, Inc.

Address before: Texas in the United States

Applicant before: FREESCALE SEMICONDUCTOR, Inc.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200515

Termination date: 20210814