CN105322976A - 一种自适应干扰抑制的高动态高灵敏度宽带接收机 - Google Patents

Abstract

本发明公开了一种自适应干扰抑制的高动态高灵敏度宽带接收机，包括一个FPGA数字处理模块、一个主通道接收模块以及至少一个干扰扫描接收模块；所述FPGA数字处理模块一方面控制干扰扫描接收模块进行快速扫描，并获取对接收性能影响最大的单个或多个干扰频点，另一方面调谐主通道接收模块的抑制频段，使主通道接收模块最大化地抑制动态变化的带外干扰；所述主通道接收模块根据FPGA数字处理模块发出的控制信号，对通带及极点进行调谐；所述干扰扫描接收模块用于在全频段进行扫描，并锁定最强干扰，为FPGA数字处理模块提供干扰频点、幅度。本发明能够动态跟踪干扰并准确抑制，极大改善动态干扰下的接收机性能。

Description

一种自适应干扰抑制的高动态高灵敏度宽带接收机

技术领域

本发明涉及移动通信领域，具体涉及一种自适应干扰抑制的高动态高灵敏度宽带接收机。

背景技术

随着移动通信网络的普及与发展，频段越来越拥挤，对于民用客机，通信设备更加集中，发射功率较地面移动通信基站大得多，各种体制的无线信号不可避免存在相互干扰，接收机面临日益复杂的无线环境。传统的接收机，工作在固定频段，仅对频点固定、强度稳定的静态干扰有一定抑制。然而，当飞行过程中无线环境发生变化时，干扰动态变化，传统的接收机无法有效地抑制带外的强干扰，引起阻塞，从而导致灵敏度下降。

发明内容

本发明的目的在于提供一种自适应干扰抑制的高动态高灵敏度宽带接收机，解决传统的接收机在遇到无线环境发生变化时，无法有效地抑制带外的强干扰，引起阻塞，从而导致灵敏度下降的问题。

本发明为实现上述目的，采用以下技术方案实现：一种自适应干扰抑制的高动态高灵敏度宽带接收机，包括一个FPGA数字处理模块、一个主通道接收模块以及至少一个干扰扫描接收模块；

所述FPGA数字处理模块一方面控制干扰扫描接收模块进行快速扫描，并获取对接收性能影响最大的单个或多个干扰频点，另一方面调谐主通道接收模块的抑制频段，使主通道接收模块最大化地抑制动态变化的带外干扰；

所述主通道接收模块根据FPGA数字处理模块发出的控制信号，对通带及极点进行调谐；

所述干扰扫描接收模块用于在全频段进行扫描，并锁定最强干扰，为FPGA数字处理模块提供干扰频点、幅度。

进一步地，作为优选方案，所述干扰扫描接收模块包括依次连接的第一射频前端接收天线、第一带通滤波器、第二步进衰减器、干扰扫描接收本振、第一混频器、第一中频滤波器、第二中频滤波器以及第一模数转换器，所述第一模数转换器的输出端连接至FPGA数字处理模块。

在本方案中，干扰扫描接收模块在全频段控制射频前端的带通滤波器(也就是第一带通滤波器)进行步进扫描，最终锁定最强干扰，为FPGA数字处理模块提供干扰频点、幅度，FPGA数字处理模块在基带测量出幅度，并通过控制射频通道的衰减器(即第二步进衰减器)以负反馈的方式调整增益，确保第一模数转换器(ADC)工作在线性区域。

进一步地，作为优选方案，还包括第二带通滤波器，所述第二带通滤波器的输入端接第二步进衰减器的输出端，第二带通滤波器的输出端接第一混频器的输入端。

进一步地，作为优选方案，还包括第一可变增益放大器，所述第一可变增益放大器的输入端接第一中频滤波器的输出端，第一可变增益放大器的输出端接第二中频滤波器的输入端。

第二带通滤波器可进一步提高带外抑制性能，从而提高选择性；第一可变增益放大器在接收大信号时，通过降低增益，一方面可避免模数转换器(ADC)饱和溢出，另一方面可提高射频链路的线性度，从而降低交调杂散，这样增大了干扰扫描接收模块的动态范围。

进一步地，作为优选方案，还包括第一步进衰减器和高线性放大器，所述第一步进衰减器的输入端接第一带通滤波器的输出端，第一步进衰减器的输出端接高线性放大器的输入端，高线性放大器的输出端第二步进衰减器的输入端。

在本方案中，高线性度放大器加入到射频前端后，使射频前端具有较高的线性度，可使得干扰接收机用于搜索强信号，另外，在该高线性放大器之前增加步进衰减，在第一带通滤波器(可调射频前端带通滤波器)选通强干扰时可开启步进衰减器，提高动态范围的上限，保证信号的无失真检测。

进一步地，作为优选方案，所述主通道接收模块包括依次连接的第二射频前端接收天线、带阻滤波器、第三带通滤波器、低噪声放大器、第三步进衰减器、主通道接收本振、第二混频器、第三中频滤波器、第四中频滤波器以及第二模数转换器，所述第二模数转换器的输出端连接至FPGA数字处理模块。

在本方案中，主通道接收模块主要将第三带通滤波器的通带调谐在工作频段，提高主通道接收模块的近端通道选择性，而将带阻滤波器根据全频带干扰分布情况自适应地动态调整极点，以达到最佳的干扰抑制效果。

进一步地，作为优选方案，还包括第四带通滤波器，所述第四带通滤波器的输入端接第三步进衰减器的输出端，第四带通滤波器的输出端接第二混频器的输入端。

进一步地，作为优选方案，还包括第二可变增益放大器，所述第二可变增益放大器的输入端接第三中频滤波器的输出端，第二可变增益放大器的输出端接第四中频滤波器的输入端。

本发明与现有技术相比，具有以下优点及有益效果：

(1)本发明的FPGA数字处理模块一方面控制干扰扫描接收模块进行快速扫描，并获取对接收性能影响最大的单个或多个干扰频点，另一方面调谐主通道接收模块的抑制频段，能够在保证主通道接收机的高灵敏度、高动态范围的前提下，自适应地实时最大化抑制动态变化的带外干扰。

(2)由干扰检测接收机、主通道接收机、FPGA数字处理模块组成的基本电路结构能够支持根据具体无线应用场景灵活配置射频工作频段、干扰抑制频段以及FPGA多种通信制式，实现产品的系列化开发，以适应移动通信系统各体制的应用。

附图说明

图1为本发明的整体组成结构示意图；

图2为多个干扰扫描接收模块并行工作的结构示意图。

具体实施方式

下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。

实施例：

本实施例所述的一种自适应干扰抑制的高动态高灵敏度宽带接收机，包括一个FPGA数字处理模块、一个主通道接收模块以及至少一个干扰扫描接收模块；FPGA数字处理模块一方面控制干扰扫描接收模块进行快速扫描，并获取对接收性能影响最大的单个或多个干扰频点，另一方面调谐主通道接收模块的抑制频段，使主通道接收模块最大化地抑制动态变化的带外干扰；主通道接收模块根据FPGA数字处理模块发出的控制信号，对通带及极点进行调谐；干扰扫描接收模块用于在全频段进行扫描，并锁定最强干扰，为FPGA数字处理模块提供干扰频点、幅度。

如图1所示，本实施例可对干扰扫描接收模块进行如下设置：干扰扫描接收模块包括依次连接的第一射频前端接收天线、第一带通滤波器1、第二步进衰减器4、干扰扫描接收本振6、第一混频器7、第一中频滤波器8、第二中频滤波器10以及第一模数转换器11，第一模数转换器11的输出端连接至FPGA数字处理模块。

进一步地，还包括第二带通滤波器5，第二带通滤波器5的输入端接第二步进衰减器4的输出端，第二带通滤波器5的输出端接第一混频器7的输入端。

进一步地，还包括第一可变增益放大器9，第一可变增益放大器9的输入端接第一中频滤波器8的输出端，第一可变增益放大器9的输出端接第二中频滤波器10的输入端。

更进一步地，还包括第一步进衰减器2和高线性放大器3，第一步进衰减器2的输入端接第一带通滤波器1的输出端，第一步进衰减器2的输出端接高线性放大器3的输入端，高线性放大器3的输出端第二步进衰减器4的输入端。

主通道接收模块包括依次连接的第二射频前端接收天线、带阻滤波器12、第三带通滤波器13、低噪声放大器14、第三步进衰减器15、主通道接收本振17、第二混频器18、第三中频滤波器19、第四中频滤波器21以及第二模数转换器22，所述第二模数转换器22的输出端连接至FPGA数字处理模块。

优选的，还包括第四带通滤波器16，第四带通滤波器16的输入端接第三步进衰减器15的输出端，第四带通滤波器16的输出端接第二混频器18的输入端。

优选的，还包括第二可变增益放大器20，第二可变增益放大器20的输入端接第三中频滤波器19的输出端，第二可变增益放大器20的输出端接第四中频滤波器21的输入端。

上述干扰扫描接收模块、主通道接收模块、FPGA数字处理模块组成的系统中，FPGA数字处理模块对第一步进衰减器2、第二步进衰减器4、第一可变增益放大器9进行自动增益控制，FPGA数字处理模块根据在基带测量出的幅度，通过控制射频通道的衰减器以负反馈的方式调整增益，确保模数转换器(ADC)工作在线性区域，同时，在FPGA数字处理模块的控制下，第一带通滤波器1和第二带通滤波器5对干扰频段进行扫描探测，锁定最强干扰，为FPGA数字处理模块提供干扰频点、幅度；在FPGA数字处理模块的控制下，主通道接收模块将第三带通滤波器13和第四带通滤波器16的通带调谐在工作频段，FPGA数字处理模块通过干扰频段抑制调整，使带阻滤波器根据全频带干扰分布情况自适应地动态调整极点，以达到最佳的干扰抑制效果。

如图2所示，为了提高全频带的干扰搜索效率，可采用多个干扰扫描接收模块分别在相邻的划分频段内并行工作，具体地，先将整个频带W分段连续截取为相对的窄带信号Wi，Wi的频带宽度由可调滤波器的调谐范围决定，实际的相邻Wi可考虑互相重叠(如10％～20％)，这样合成的W可保证无漏缝，然后对应每个窄带频谱或窄带频谱群采用单独的干扰扫描接收模块，形成并行处理状态，即通过多路干扰接收模块分别在各自频段工作来实现，从而提高频谱的搜索效率。

另外，本实施例中的可调滤波器可采用电调方式，比如采用变容二极管、YIG等实现滤波器的调谐，具体电路结构可参考公开的通用拓扑结构；可调滤波器还可采用开关切换的多频段滤波器组，即是采用单刀多掷的射频开关来实现频段切换；本实施例优选混合方式来实现可调滤波，即在射频开关切换至子频段后，电调滤波器在该子频段内可连续调谐到更窄的频段，这样在保证可调范围较大的基础上，能够尽可呢地减少元器件数量，使电路结构更紧凑，同时也能有效平衡成本。

本实施例中的FPGA数字处理模块具备数字接收中频功能，包括：数字下变频(DDC)、数字域滤波(FIR、IIR)，同时还具备软件无线电功能，可灵活配置多种通信制式的数字基带解调方案。

以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。

Claims (8)

1.一种自适应干扰抑制的高动态高灵敏度宽带接收机，其特征在于：包括一个FPGA数字处理模块、一个主通道接收模块以及至少一个干扰扫描接收模块；

所述FPGA数字处理模块一方面控制干扰扫描接收模块进行快速扫描，并获取对接收性能影响最大的单个或多个干扰频点，另一方面调谐主通道接收模块的抑制频段，使主通道接收模块最大化地抑制动态变化的带外干扰；

所述主通道接收模块根据FPGA数字处理模块发出的控制信号，对通带及极点进行调谐；

所述干扰扫描接收模块用于在全频段进行扫描，并锁定最强干扰，为FPGA数字处理模块提供干扰频点、幅度。

2.根据权利要求1所述的一种自适应干扰抑制的高动态高灵敏度宽带接收机，其特征在于：所述干扰扫描接收模块包括依次连接的第一射频前端接收天线、第一带通滤波器(1)、第二步进衰减器(4)、干扰扫描接收本振(6)、第一混频器(7)、第一中频滤波器(8)、第二中频滤波器(10)以及第一模数转换器(11)，所述第一模数转换器(11)的输出端连接至FPGA数字处理模块。

3.根据权利要求2所述的一种自适应干扰抑制的高动态高灵敏度宽带接收机，其特征在于：还包括第二带通滤波器(5)，所述第二带通滤波器(5)的输入端接第二步进衰减器(4)的输出端，第二带通滤波器(5)的输出端接第一混频器(7)的输入端。

4.根据权利要求3所述的一种自适应干扰抑制的高动态高灵敏度宽带接收机，其特征在于：还包括第一可变增益放大器(9)，所述第一可变增益放大器(9)的输入端接第一中频滤波器(8)的输出端，第一可变增益放大器(9)的输出端接第二中频滤波器(10)的输入端。

5.根据权利要求4所述的一种自适应干扰抑制的高动态高灵敏度宽带接收机，其特征在于：还包括第一步进衰减器(2)和高线性放大器(3)，所述第一步进衰减器(2)的输入端接第一带通滤波器(1)的输出端，第一步进衰减器(2)的输出端接高线性放大器(3)的输入端，高线性放大器(3)的输出端第二步进衰减器(4)的输入端。

6.根据权利要求1～5任一项所述的一种自适应干扰抑制的高动态高灵敏度宽带接收机，其特征在于：所述主通道接收模块包括依次连接的第二射频前端接收天线、带阻滤波器(12)、第三带通滤波器(13)、低噪声放大器(14)、第三步进衰减器(15)、主通道接收本振(17)、第二混频器(18)、第三中频滤波器(19)、第四中频滤波器(21)以及第二模数转换器(22)，所述第二模数转换器(22)的输出端连接至FPGA数字处理模块。

7.根据权利要求6所述的一种自适应干扰抑制的高动态高灵敏度宽带接收机，其特征在于：还包括第四带通滤波器(16)，所述第四带通滤波器(16)的输入端接第三步进衰减器(15)的输出端，第四带通滤波器(16)的输出端接第二混频器(18)的输入端。

8.根据权利要求7所述的一种自适应干扰抑制的高动态高灵敏度宽带接收机，其特征在于：还包括第二可变增益放大器(20)，所述第二可变增益放大器(20)的输入端接第三中频滤波器(19)的输出端，第二可变增益放大器(20)的输出端接第四中频滤波器(21)的输入端。