CN105306937B - 一种vp9熵解码计算方法和装置 - Google Patents

Abstract

本发明提供了一种VP9熵解码计算方法和装置，所述装置包括参数获取模块、减法模块、乘法模块、加法模块、移位模块和比较模块，在对码流数据进行熵解码时，将原有在计算第四变量时的加法操作取消，取而代之的是对第三参数执行第二减法操作，从而缩短了计算第四变量的时间，可以保证第四变量在一个时钟周期内处理完成，从而使得硬件电路整体满足时序要求，保证了产品性能。

Description

一种VP9熵解码计算方法和装置

技术领域

本发明涉及计算机芯片领域，尤其涉及一种VP9熵解码计算方法和装置。

背景技术

随着科学技术的发展，高清甚至是超高清的视频解码越来越得到普遍的应用，而高分辩率的视频通常要求的码率较高，因而高效的视频熵解码设计成为视频解码设计中需要特别关注的问题。VP9是Google主导开发的下一代开源视频编解码器，压缩效率比H264编码器高，是私有编解码器H265的竟争对手。

VP9协议中规定了视频的码流数据进行编解码时的几个计算元素，split、prob、range、value，其中prob为查找概率表的值，range是编解码算法中的范围值，value为熵解码需要输入的必要参数，split为计算中间变量。具体地，split值的计算公式如下：split＝(range-1)*prob>>8+1。从公式可以看出，split值的计算公式较为复杂，用硬件实现过程中往往会导致关键路径无法满足的问题。关键路径指的是在一个有限的时间段里面做了很多操作，导致时序上无法满足。而如果硬件电路在时序上无法满足，则会导致硬件电路无法达到需要的频率，无法实现预期的产品功能。

综上所述，如何解决VP9硬件电路在计算split值时，由于单个周期个需要的计算量过大，进而导致硬件电路时序上无法满足，影响熵解码的效率，进而影响产品性能的问题，是计算机芯片领域一个亟需解决的问题。

发明内容

为此，需要提供一种VP9熵解码计算的技术方案，用以解决VP9硬件电路在计算split值时，由于单个周期个需要的计算量过大，进而导致硬件电路时序上无法满足，影响熵解码的效率，进而影响产品性能的问题。

为实现上述目的，发明人提供了一种VP9熵解码计算装置，其特征在于，所述装置包括参数获取模块、减法模块、乘法模块、加法模块、移位模块和比较模块；所述参数获取模块包括第一参数获取模块、第二参数获取模块和第三参数获取模块；所述减法模块包括第一减法模块和第二减法模块；所述第一参数获取模块与第一减法模块连接，所述第一减法模块与乘法模块连接，所述乘法模块与第二参数获取模块连接，所述乘法模块与移位模块连接；所述第三参数模块与第二减法模块连接，所述第二减法模块与比较模块连接，所述移位模块与比较模块连接；

所述第一参数获取模块用于获取第一参数，所述第二参数获取模块用于获取第二参数，所述第三参数获取模块用于获取第三参数；

所述第一减法模块用于对所获取的第一参数执行第一减法操作，得到第一变量；

所述乘法模块用于将第一变量与第二参数相乘，得到第三变量；

所述移位模块用于对第三变量进行移位操作，得到第四变量；

所述第二减法模块用于对所获取的第三参数执行第二减法操作，得到第五变量；

所述比较模块用于判断第五变量是否不小于第四变量，若是则输出第一码流值，并执行第一操作；否则输出第二码流值，并执行第二操作。

进一步地，所述装置还包括第三减法模块、第四减法模块和输出模块；所述第三减法模块与比较模块连接，所述第四减法模块与比较模块连接，所述输出模块与第三减法模块连接，所述输出模块与第四减法模块连接；则所述第一操作具体包括：

所述第三减法模块用于将第一参数与第四变量加一后得到的值进行相减，得到第一输出参数；

所述第四减法模块用于将第三参数与第四变量加一后得到的值相减，得到第二输出参数；

所述输出模块用于输出第一输出参数与第二输出参数。

进一步地，所述装置包括输出模块，则所述第二操作具体包括：所述输出模块还用于输出第一输出参数和第二输出参数，所述第一输出参数为第四变量加一后得到的值，所述第二输出参数为第三参数的值。

进一步地，所述装置还包括精度整合模块，所述精度整合模块用于对第一输出参数以及第二输出参数进行精度整合。

进一步地，所述第一码流值为1，所述第二码流值为0。

以及发明人还提供了一种VP9熵解码计算方法，所述方法应用于VP9熵解码计算装置，所述装置包括参数获取模块、减法模块、乘法模块、加法模块、移位模块和比较模块；所述参数获取模块包括第一参数获取模块、第二参数获取模块和第三参数获取模块；所述减法模块包括第一减法模块和第二减法模块；所述第一参数获取模块与第一减法模块连接，所述第一减法模块与乘法模块连接，所述乘法模块与第二参数获取模块连接，所述乘法模块与移位模块连接；所述第三参数模块与第二减法模块连接，所述第二减法模块与比较模块连接，所述移位模块与比较模块连接；所述方法包括以下步骤：

第一参数获取模块获取第一参数，所述第二参数获取模块获取第二参数，第三参数获取模块获取第三参数；

第一减法模块对所获取的第一参数执行第一减法操作，得到第一变量；

乘法模块将第一变量与第二参数相乘，得到第三变量；

移位模块对第三变量进行移位操作，得到第四变量；

第二减法模块对所获取的第三参数执行第二减法操作，得到第五变量；

比较模块判断第五变量是否不小于第四变量，若是则输出第一码流值，并执行第一操作；否则输出第二码流值，并执行第二操作。

进一步地，所述装置还包括第三减法模块、第四减法模块和输出模块；所述第三减法模块与比较模块连接，所述第四减法模块与比较模块连接，所述输出模块与第三减法模块连接，所述输出模块与第四减法模块连接；则所述第一操作具体包括以下步骤：

第三减法模块将第一参数与第四变量加一后得到的值进行相减，得到第一输出参数；

第四减法模块将第三参数与第四变量加一后得到的值相减，得到第二输出参数；

输出模块输出第一输出参数与第二输出参数。

进一步地，所述装置包括输出模块，则所述第二操作具体包括以下步骤：

输出模块输出第一输出参数和第二输出参数，所述第一输出参数为第四变量加一后得到的值，所述第二输出参数为第三参数的值。

进一步地，所述装置还包括精度整合模块，所述方法还包括以下步骤：

精度整合模块对第一输出参数以及第二输出参数进行精度整合。

进一步地，所述第一码流值为1，所述第二码流值为0。

区别于现有技术，上述技术方案所述的一种VP9熵解码计算方法和装置，所述方法应用于VP9熵解码计算装置，所述装置包括参数获取模块、减法模块、乘法模块、加法模块、移位模块和比较模块，所述方法包括以下步骤：第一参数获取模块获取第一参数，所述第二参数获取模块获取第二参数，第三参数获取模块获取第三参数；第一减法模块对所获取的第一参数执行第一减法操作，得到第一变量；乘法模块将第一变量与第二参数相乘，得到第三变量；移位模块对第三变量进行移位操作，得到第四变量；第二减法模块对所获取的第三参数执行第二减法操作，得到第五变量；比较模块判断第五变量是否不小于第四变量，若是则输出第一码流值，并执行第一操作；否则输出第二码流值，并执行第二操作。由于将原有在计算第四变量时的加法操作取消，取而代之的是对第三参数执行第二减法操作，从而缩短了计算第四变量的时间，可以保证第四变量在一个时钟周期内处理完成，从而使得硬件电路整体满足时序要求，保证了产品性能。

附图说明

图1为现有的VP9熵解码计算的原理图；

图2为现有的VP9熵解码计算装置的原理图；

图3为本发明一实施方式涉及的VP9熵解码计算装置的原理图；

图4为本发明一实施方式涉及的VP9熵解码计算装置的结构图；

图5为本发明一实施方式涉及的VP9熵解码计算方法的流程图；

图6为本发明一实施方式涉及的VP9熵解码计算方法的第一操作流程图；

图7为本发明一实施方式涉及的VP9熵解码计算方法的第二操作流程图。

附图标记说明：

101、参数获取模块；111、第一参数获取模块；121、第二参数获取模块；

131、第三参数获取模块；

102、减法模块；112、第一减法模块；122、第二减法模块；

103、乘法模块；

104、移位模块；

105、比较模块；

106、精度整合模块；

107、输出模块。

具体实施方式

为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。

请参阅图1，为现有的VP9熵解码计算的原理图。VP9在对码流数据进行熵解码是以bit为单位进行解析的，图中VP9_read表示参数获取模块，用于获取在解析该bit码流数据时所需的参数。具体地，所述参数包括range、prob以及value，这三个参数为VP9协议规定在解析每bit码流数据必要的参数。此外，还需要计算一个中间变量的值，即split值，计算的公式(1)如下：

split＝(range-1)*prob>>8+1 (1)

而后通过将所获取到的该bit码流数据的value与用上述公式(1)计算得出的split进行比较，并输出该bit的码流值，图1中binval即为该bit码流数据的码流值，从图中可以看出，当value值不小于split值时，输出该bit码流数据的码流值为1，当value值小于split值时，输出该bit码流数据的码流值为0。

请参阅图2，为现有的VP9熵解码计算装置的原理图。现有的计算方式在计算split值也是完全基于图1中的计算公式，具体实现的硬件电路为图2所示，其中，compare为比较单元，即对输出的两个参数进行比较，renorm为精度整合单元，用于对输入该单元的数值进行精度整合，所述精度整合具体为：对输入的数值保留一定位数的有效数字，而将该数值末尾部分的数值删去。圆圈节点分别表示加法器、减法器以及乘法器，它们分别对应的圆圈节点中的符号为“+”、“-”以及“x”。由于现有的VP9熵解码计算装置仍然是基于图1中计算原理而设计的，即在计算某一bit的码流数据的split时，计算采用的公式仍然是公式(1)，因而就会导致硬件电路时序上无法满足，影响熵解码的效率，进而影响产品性能的问题。

如图3所示，为本发明一实施方式涉及的VP9熵解码计算装置的原理图。本发明所采用的计算split如公式(2)所示：

split＝(range-1)*prob>>8 (2)

公式(2)相较于公式(1)而言，在计算split值时少了结尾的加法操作，从而使得在解析每一bit码流数据时的关键路径变短，满足时序要求，进而达到预期的产品性能。在将公式(2)计算出的split值进行比较时，先将value值减一后再与的split值进行比较，具体地，当(value-1)值不小于split值时，输出该bit码流数据的码流值为1，当(value-1)值小于split值时，输出该bit码流数据的码流值为0。同时，为了保证对现有的VP9熵解码计算装置从设计上改动达到最小，对图2中的加法器(ADD0)予以保留，图2中的加法器的作用为计算公式(1)中最后的“+1”操作，取而代之的是在(value-1)值与公式(2)计算得出的split值进行比较时，两边同时再进行“+1”操作，即在实际应用过程中，比较单元(图3中的compare)所比较的对象为(value+1-1)值与(split+1)的值，虽然从数学逻辑上而言将上述两者进行比较与将(value-1)值与split值进行比较并无分别，但是从硬件电路设计而言，差别却十分明显。图3用两个加法器(即图3中的ADD1与ADD2)来实现比较单元对比较的两个对象进行的“+1”操作，同时用减法器(图3中的SUB1)来实现value值减一的操作。也就是说，图3相较于图2而言，增加了一加法器与减法器，但是由于在计算split所采用的公式不同，图3在计算split值时少了结尾的加法操作，从而使得在解析每一bit码流数据时的关键路径变短，满足时序要求。

基于图3的原理，如图4所示，发明人提供了一种VP9熵解码计算装置，，所述装置包括参数获取模块101、减法模块102、乘法模块103、移位模块104和比较模块105；所述参数获取模块101包括第一参数获取模块111、第二参数获取模块121和第三参数获取模块131；所述减法模块102包括第一减法模块112和第二减法模块122；所述第一参数获取模块111与第一减法模块112连接，所述第一减法模块112与乘法模块103连接，所述乘法模块103与第二参数获取模块121连接，所述乘法模块103与移位模块104连接；所述第三参数模块131与第二减法模块122连接，所述第二减法模块122与比较模块105连接，所述移位模块104与比较模块105连接；

所述第一参数获取模块111用于获取第一参数，所述第二参数获取模块121用于获取第二参数，所述第三参数获取模块131用于获取第三参数。在本实施方式中，所示第一参数为range值，第二参数为prob值，第三参数为value值。

所述第一减法模块112用于对所获取的第一参数执行第一减法操作，得到第一变量。在本实施方式在中，所述第一减法操作具体为：将第一参数的值减一，即公式(2)中的range-1。

所述乘法模块103用于将第一变量与第二参数相乘，得到第三变量。第三变量即公式(2)中的(range-1)*prob。prob值每一bit码流数据有所不同，可以从该bit码流数据中获取。

所述移位模块104用于对第三变量进行移位操作，得到第四变量。在本实施方式中，所述移位操作具体为：将第三变量右移八位，即公式(2)中(range-1)*prob>>8，得到的第四变量即为所需的split值。

所述第二减法模块122用于对所获取的第三参数执行第二减法操作，得到第五变量。在本实施方式中，所述第二减法操作具体为：将第三参数的值-1，即value-1。

所述比较模块105用于判断第五变量是否不小于第四变量，若是则输出第一码流值，并执行第一操作；否则输出第二码流值，并执行第二操作。所述第一码流值为1，所述第二码流值为0。即将value-1的值与split进行比较，当(value-1)值不小于split值时，输出该bit码流数据的码流值为1，当(value-1)值小于split值时，输出该bit码流数据的码流值为0。

在某些实施例中，所述装置还包括加法模块，所述加法模块包括第一加法模块和第二加法模块，所述第一加法模块用于对第五变量执行第一加法操作，所述第二加法模块用于对第四变量执行第二加法操作。所述第一加法操作具体为：将第五变量的值+1，所述第二加法操作具体为：将第四变量的值+1。而后再将分别+1后的第五变量的值与第四变量的值进行比较，从而保证在硬件电路设计上相较于现有的VP9熵解码计算装置的结构改动较小，节约硬件成本。

在本实施方式中，所述装置还包括第三减法模块、第四减法模块和输出模块107；所述第三减法模块与比较模块连接，所述第四减法模块与比较模块连接，所述输出模块107与第三减法模块连接，所述输出模块107与第四减法模块连接；则所述第一操作具体包括：所述第三减法模块用于将第一参数与第四变量加一后得到的值进行相减，得到第一输出参数；所述第四减法模块用于将第三参数与第四变量加一后得到的值相减，得到第二输出参数；所述输出模块用于输出第一输出参数与第二输出参数。即如图1中原理图，在value值不小于split值的情况下，将range-split的值赋值给range，将value-split的值赋值给value，而后再输出赋值后的range以及value。所述第一输出参数即为赋值后的range值，值为range-split。所述第二输出参数即为赋值后的value值，值为value-split。

在本实施方式中，所述装置包括输出模块，则所述第二操作具体包括：输出模块用于输出第一输出参数和第二输出参数，所述第一输出参数为第四变量加一后得到的值，所述第二输出参数为第三参数的值。即如图1中原理图，在value值小于split值的情况下，将split的值赋值给range。所述第二操作的第一输出参数即为赋值后的range值，值为split。

在本实施方式中，所述装置还包括精度整合模块106，所述精度整合模块106用于对第一输出参数以及第二输出参数进行精度整合。所述精度整合具体为：对输入的数值保留一定位数的有效数字，而将该数值末尾部分的数值删去。第一输出参数(赋值后的range)与第二输出参数(赋值后的value)，作为下一bit码流数据的第一参数(range)和第三参数(value)传入，并再次获取该bit码流数据的第二参数(prob)，从而开始下一bit码流数据的解析，直至码流数据全部解析完成。对第一输出参数以及第二输出参数进行精度整合，可以使得第一输出参数和第二输出参数保持一定的有效数字，有利于解析下一bit码流数据时对split值以及其他变量的计算。

以及发明人还提供了一种VP9熵解码计算方法，请参阅图5，为本发明一实施方式涉及的VP9熵解码计算方法的流程图。所述方法应用于VP9熵解码计算装置，所述装置包括参数获取模块、减法模块、乘法模块、移位模块和比较模块；所述参数获取模块包括第一参数获取模块、第二参数获取模块和第三参数获取模块；所述减法模块包括第一减法模块和第二减法模块；所述第一参数获取模块与第一减法模块连接，所述第一减法模块与乘法模块连接，所述乘法模块与第二参数获取模块连接，所述乘法模块与移位模块连接；所述第三参数模块与第二减法模块连接，所述第二减法模块与比较模块连接，所述移位模块与比较模块连接；所述方法包括以下步骤：

首先进入步骤S501第一参数获取模块获取第一参数，所述第二参数获取模块获取第二参数，第三参数获取模块获取第三参数。在本实施方式中，所示第一参数为range值，第二参数为prob值，第三参数为value值。

而后进入步骤S502第一减法模块对所获取的第一参数执行第一减法操作，得到第一变量。在本实施方式在中，所述第一减法操作具体为：将第一参数的值减一，即公式(2)中的range-1。

而后进入步骤S503乘法模块将第一变量与第二参数相乘，得到第三变量。。第三变量即公式(2)中的(range-1)*prob。prob值每一bit码流数据有所不同，可以从该bit码流数据中获取。

而后进入步骤S504移位模块对第三变量进行移位操作，得到第四变量。在本实施方式中，所述移位操作具体为：将第三变量右移八位，即公式(2)中(range-1)*prob>>8，得到的第四变量即为所需的split值。

而后进入步骤S505第二减法模块对所获取的第三参数执行第二减法操作，得到第五变量。在本实施方式中，所述第二减法操作具体为：将第三参数的值-1，即value-1。

而后进入步骤S506比较模块判断第五变量是否不小于第四变量，若是则进入步骤S507输出第一码流值，并执行第一操作；否则进入步骤S508输出第二码流值，并执行第二操作。即将value-1的值与split进行比较，当(value-1)值不小于split值时，输出该bit码流数据的码流值为1，当(value-1)值小于split值时，输出该bit码流数据的码流值为0。

在某些实施例中，所述装置还包括加法模块，所述加法模块包括第一加法模块和第二加法模块，所述第一加法模块用于对第五变量执行第一加法操作，所述第二加法模块用于对第四变量执行第二加法操作。所述第一加法操作具体为：将第五变量的值+1，所述第二加法操作具体为：将第四变量的值+1。而后再将分别+1后的第五变量的值与第四变量的值进行比较，从而保证在硬件电路设计上相较于现有的VP9熵解码计算装置的结构改动较小，节约硬件成本。

在本实施方式中，所述装置还包括第三减法模块、第四减法模块和输出模块；所述第三减法模块与比较模块连接，所述第四减法模块与比较模块连接，所述输出模块与第三减法模块连接，所述输出模块与第四减法模块连接。如图6所示，所述第一操作具体包括：首先进入步骤S601第三减法模块将第一参数与第四变量加一后得到的值进行相减，得到第一输出参数；而后进入步骤S602第四减法模块将第三参数与第四变量加一后得到的值相减，得到第二输出参数；而后进入步骤S603所述输出模块用于输出第一输出参数与第二输出参数。即如图1中原理图，在value值不小于split值的情况下，将range-split的值赋值给range，将value-split的值赋值给value，而后再输出赋值后的range以及value。所述第一输出参数即为赋值后的range值，值为range-split。所述第二输出参数即为赋值后的value值，值为value-split。

在本实施方式中，所述装置包括输出模块，如图7所示，所述第二操作具体包括：步骤S701输出模块输出第一输出参数和第二输出参数，所述第一输出参数为第四变量加一后得到的值，所述第二输出参数为第三参数的值。即如图1中原理图，在value值小于split值的情况下，将split的值赋值给range。所述第二操作的第一输出参数即为赋值后的range值，值为split。

在本实施方式中，所述装置还包括精度整合模块，所述精度整合模块用于对第一输出参数以及第二输出参数进行精度整合。所述精度整合具体为：对输入的数值保留一定位数的有效数字，而将该数值末尾部分的数值删去。第一输出参数(赋值后的range)与第二输出参数(赋值后的value)，作为下一bit码流数据的第一参数(range)和第三参数(value)传入，并再次获取该bit码流数据的第二参数(prob)，从而开始下一bit码流数据的解析，直至码流数据全部解析完成。对第一输出参数以及第二输出参数进行精度整合，可以使得第一输出参数和第二输出参数保持一定的有效数字，有利于解析下一bit码流数据时对split值以及其他变量的计算。

区别于现有技术，上述技术方案所述的一种VP9熵解码计算方法和装置，所述方法应用于VP9熵解码计算装置，所述装置包括参数获取模块、减法模块、乘法模块、加法模块、移位模块和比较模块，所述方法包括以下步骤：第一参数获取模块获取第一参数，所述第二参数获取模块获取第二参数，第三参数获取模块获取第三参数；第一减法模块对所获取的第一参数执行第一减法操作，得到第一变量；乘法模块将第一变量与第二参数相乘，得到第三变量；移位模块对第三变量进行移位操作，得到第四变量；第二减法模块对所获取的第三参数执行第二减法操作，得到第五变量；比较模块判断第五变量是否不小于第四变量，若是则输出第一码流值，并执行第一操作；否则输出第二码流值，并执行第二操作。由于将原有在计算第四变量时的加法操作取消，取而代之的是对第三参数执行第二减法操作，从而缩短了计算第四变量的时间，可以保证第四变量在一个时钟周期内处理完成，从而使得硬件电路整体满足时序要求，保证了产品性能。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括……”或“包含……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的要素。此外，在本文中，“大于”、“小于”、“超过”等理解为不包括本数；“以上”、“以下”、“以内”等理解为包括本数。

尽管已经对上述各实施例进行了描述，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改，所以以上所述仅为本发明的实施例，并非因此限制本发明的专利保护范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围之内。

Claims (10)

1.一种VP9熵解码计算装置，其特征在于，所述装置包括参数获取模块、减法模块、乘法模块、移位模块和比较模块；所述参数获取模块包括第一参数获取模块、第二参数获取模块和第三参数获取模块；所述减法模块包括第一减法模块和第二减法模块；所述第一参数获取模块与第一减法模块连接，所述第一减法模块与乘法模块连接，所述乘法模块与第二参数获取模块连接，所述乘法模块与移位模块连接；所述第三参数模块与第二减法模块连接，所述第二减法模块与比较模块连接，所述移位模块与比较模块连接；

所述第一参数获取模块用于获取第一参数，所述第二参数获取模块用于获取第二参数，所述第三参数获取模块用于获取第三参数；

所述第一减法模块用于对所获取的第一参数执行第一减法操作，得到第一变量；

所述乘法模块用于将第一变量与第二参数相乘，得到第三变量；

所述移位模块用于对第三变量进行移位操作，得到第四变量；

所述第二减法模块用于对所获取的第三参数执行第二减法操作，得到第五变量；

所述比较模块用于判断第五变量是否不小于第四变量，若是则输出第一码流值，并执行第一操作；否则输出第二码流值，并执行第二操作。

2.如权利要求1所述的VP9熵解码计算装置，其特征在于，所述装置还包括第三减法模块、第四减法模块和输出模块；所述第三减法模块与比较模块连接，所述第四减法模块与比较模块连接，所述输出模块与第三减法模块连接，所述输出模块与第四减法模块连接；则所述第一操作具体包括：

所述第三减法模块用于将第一参数与第四变量加一后得到的值进行相减，得到第一输出参数；

所述第四减法模块用于将第三参数与第四变量加一后得到的值相减，得到第二输出参数；

所述输出模块用于输出第一输出参数与第二输出参数。

3.如权利要求1所述的VP9熵解码计算装置，其特征在于，所述装置包括输出模块，则所述第二操作具体包括：所述输出模块还用于输出第一输出参数和第二输出参数，所述第一输出参数为第四变量加一后得到的值，所述第二输出参数为第三参数的值。

4.如权利要求2或3所述的VP9熵解码计算装置，其特征在于，所述装置还包括精度整合模块，所述精度整合模块用于对第一输出参数以及第二输出参数进行精度整合。

5.如权利要求1所述的VP9熵解码计算装置，其特征在于，所述第一码流值为1，所述第二码流值为0。

6.一种VP9熵解码计算方法，其特征在于，所述方法应用于VP9熵解码计算装置，所述装置包括参数获取模块、减法模块、乘法模块、移位模块和比较模块；所述参数获取模块包括第一参数获取模块、第二参数获取模块和第三参数获取模块；所述减法模块包括第一减法模块和第二减法模块；所述第一参数获取模块与第一减法模块连接，所述第一减法模块与乘法模块连接，所述乘法模块与第二参数获取模块连接，所述乘法模块与移位模块连接；所述第三参数模块与第二减法模块连接，所述第二减法模块与比较模块连接，所述移位模块与比较模块连接；所述方法包括以下步骤：

第一参数获取模块获取第一参数，所述第二参数获取模块获取第二参数，第三参数获取模块获取第三参数；

第一减法模块对所获取的第一参数执行第一减法操作，得到第一变量；

乘法模块将第一变量与第二参数相乘，得到第三变量；

移位模块对第三变量进行移位操作，得到第四变量；

第二减法模块对所获取的第三参数执行第二减法操作，得到第五变量；

比较模块判断第五变量是否不小于第四变量，若是则输出第一码流值，并执行第一操作；否则输出第二码流值，并执行第二操作。

7.如权利要求6所述的VP9熵解码计算方法，其特征在于，所述装置还包括第三减法模块、第四减法模块和输出模块；所述第三减法模块与比较模块连接，所述第四减法模块与比较模块连接，所述输出模块与第三减法模块连接，所述输出模块与第四减法模块连接；则所述第一操作具体包括以下步骤：

第三减法模块将第一参数与第四变量加一后得到的值进行相减，得到第一输出参数；

第四减法模块将第三参数与第四变量加一后得到的值相减，得到第二输出参数；

输出模块输出第一输出参数与第二输出参数。

8.如权利要求6所述的VP9熵解码计算方法，其特征在于，所述装置包括输出模块，则所述第二操作具体包括以下步骤：

输出模块输出第一输出参数和第二输出参数，所述第一输出参数为第四变量加一后得到的值，所述第二输出参数为第三参数的值。

9.如权利要求7或8所述的VP9熵解码计算方法，其特征在于，所述装置还包括精度整合模块，所述方法还包括以下步骤：

精度整合模块对第一输出参数以及第二输出参数进行精度整合。

10.如权利要求6所述的VP9熵解码计算方法，其特征在于，所述第一码流值为1，所述第二码流值为0。