CN105302481A - 一种在高速缓存中双控制器负载均衡的方法和装置 - Google Patents

一种在高速缓存中双控制器负载均衡的方法和装置 Download PDF

Info

Publication number
CN105302481A
CN105302481A CN201510655581.7A CN201510655581A CN105302481A CN 105302481 A CN105302481 A CN 105302481A CN 201510655581 A CN201510655581 A CN 201510655581A CN 105302481 A CN105302481 A CN 105302481A
Authority
CN
China
Prior art keywords
controller
load
processing
instruction
percentage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510655581.7A
Other languages
English (en)
Other versions
CN105302481B (zh
Inventor
庄建波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihai Shengyun Technology Co Ltd
SHENZHEN ANYUN INFORMATION TECHNOLOGY Co Ltd
Original Assignee
Beihai Shengyun Technology Co Ltd
SHENZHEN ANYUN INFORMATION TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihai Shengyun Technology Co Ltd, SHENZHEN ANYUN INFORMATION TECHNOLOGY Co Ltd filed Critical Beihai Shengyun Technology Co Ltd
Priority to CN201510655581.7A priority Critical patent/CN105302481B/zh
Publication of CN105302481A publication Critical patent/CN105302481A/zh
Application granted granted Critical
Publication of CN105302481B publication Critical patent/CN105302481B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

一种在高速缓存中双控制器负载均衡的方法，所述方法包括：第一控制器接收到IO指令；根据第一控制器的负载、第一控制器逻辑卷LV的负载、第二控制器的负载和第二控制器LV的负载，在第一控制器与第二控制器中确定处理IO指令的处理控制器；所述处理控制器锁定IO指令所在的高速缓存CACHE块，并同步锁的信息至另一个控制器，下发所述CACHE块至RAID；RAID在磁盘中处理数据，然后释放所述CACHE块的锁。还公开一种在高速缓存中双控制器负载均衡的装置。应用本发明实施例后，确保两个控制器的负载均衡，避免资源浪费。

Description

一种在高速缓存中双控制器负载均衡的方法和装置
技术领域
本申请涉及计算机技术领域，更具体地，涉及一种在高速缓存中双控制器负载均衡的方法和装置。
背景技术
磁盘阵列(RAID)是把多块独立的硬盘按照不同的方式组合起来形成的一个硬盘组，从而提供比单个硬盘更高的存储性能，以及提供数据备份功能。组成RAID的不同方式称为RAID级别。数据备份功能是用户数据一旦发生损坏后，利用备份信息使损坏数据得以恢复，从而保障用户数据的安全性。
在用户看起来，RAID中的硬盘组就像是一个硬盘，用户可以对它进行分区，格式化等。总之，对RAID的操作与单个硬盘一样。不同的是，RAID的存储速度要比单个硬盘高很多。
RAID主要包括控制器和磁盘柜。控制器是RAID的“大脑”，主要实现简单IO操作和RAID管理功能。磁盘阵列为了达到高可靠和不中断服务的特性，通常采用多控制器架构，其中最常见的是双控制器架构。双控制器中每个控制器的硬件都是一样，这样就可以具有硬件上的冗余性，避免单点故障，从而保证工作的连续性。
双控制器RAID多采用主-备(Active-Standby)架构，也就是一个控制器工作，另一个控制器做冗余。逻辑卷(LV)都有属主，只有属主控制器上的LV能接收处理IO，非属主控制器的LV接收到IO需要转发到属主控制器。而非属主控制器不处理IO，始终处于休息状态，浪费资源。
发明内容
本发明实施例提出一种在高速缓存中双控制器负载均衡的方法，双主机的控制器均可以接受处理IO，并确保两个控制器的负载均衡，从而提高控制器处理效率，避免资源浪费。
本发明实施例还提出一种在高速缓存中双控制器负载均衡的装置，双主机的控制器均可以接受处理IO，并确保两个控制器的负载均衡，从而提高控制器处理效率，避免资源浪费。
本发明实施例的技术方案如下：
一种在高速缓存中双控制器负载均衡的方法，其特征在于，所述方法包括：
第一控制器接收到IO指令；
根据第一控制器的负载、第一控制器逻辑卷LV的负载、第二控制器的负载和第二控制器LV的负载，在第一控制器与第二控制器中确定处理IO指令的处理控制器；
所述处理控制器锁定IO指令所在的高速缓存CACHE块，并同步锁的信息至另一个控制器，下发所述CACHE块至RAID；
RAID在磁盘中处理数据，然后释放所述CACHE块的锁。
所述根据第一控制器的负载、第一控制器逻辑卷LV的负载、第二控制器的负载和第二控制器LV的负载，在第一控制器与第二控制器中确定处理IO指令的处理控制器包括：
第一控制器的负载百分比与第二控制器的负载百分比的差大于等于30％，则第二控制器为处理控制器；
第一控制器的负载百分比与第二控制器的负载百分比的差小于30％且大于等于10％，同时，第一控制器LV的负载百分比与第二控制器LV的负载百分比的差大于等于30％，则第二控制器为处理控制器；
第一控制器的负载百分比与第二控制器的负载百分比的差小于30％且大于等于10％，同时，第一控制器LV的负载百分比与第二控制器LV的负载百分比的差小于30％，则第一控制器为处理控制器；
第一控制器的负载百分比与第二控制器的负载百分比的差小于10％，则第一控制器为处理控制器。
所述IO指令为写IO；
所述根据第一控制器的负载、第一控制器逻辑卷LV的负载、第二控制器的负载和第二控制器LV的负载，在第一控制器与第二控制器中确定处理IO指令的处理控制器包括：
查看写IO所在的CACHE块没有锁定；
根据第一控制器的负载、第一控制器逻辑卷LV的负载、第二控制器的负载和第二控制器LV的负载，在第一控制器与第二控制器中确定处理IO指令的处理控制器。
所述IO指令为读IO；
所述根据第一控制器的负载、第一控制器逻辑卷LV的负载、第二控制器的负载和第二控制器LV的负载，在第一控制器与第二控制器中确定处理IO指令的处理控制器包括：
查看读IO所在的CACHE块没有锁定；
所述CACHE块中未缓存读IO对应的数据；
根据第一控制器的负载、第一控制器逻辑卷LV的负载、第二控制器的负载和第二控制器LV的负载，在第一控制器与第二控制器中确定处理IO指令的处理控制器。
一种在高速缓存中双控制器负载均衡的装置，所述装置包括第一控制器、判断模块和第二控制器；
第一控制器接收到IO指令；
判断模块根据第一控制器的负载、第一控制器逻辑卷LV的负载、第二控制器的负载和第二控制器LV的负载，在第一控制器与第二控制器中确定处理IO指令的处理控制器；
所述处理控制器锁定IO指令所在的高速缓存CACHE块，并同步锁的信息至另一个控制器，下发所述CACHE块至RAID；RAID在磁盘中处理数据，然后释放所述CACHE块的锁。
所述判断模块进一步用于，
第一控制器的负载百分比与第二控制器的负载百分比的差大于等于30％，确定第二控制器为处理控制器；
第一控制器的负载百分比与第二控制器的负载百分比的差小于30％且大于等于10％，同时，第一控制器LV的负载百分比与第二控制器LV的负载百分比的差大于等于30％，确定第二控制器为处理控制器；
第一控制器的负载百分比与第二控制器的负载百分比的差小于30％且大于等于10％，同时，第一控制器LV的负载百分比与第二控制器LV的负载百分比的差小于30％，确定第一控制器为处理控制器；
第一控制器的负载百分比与第二控制器的负载百分比的差小于10％，确定第一控制器为处理控制器。
所述IO指令为写IO；
所述判断模块进一步用于，查看写IO所在的CACHE块没有锁定。
所述IO指令为读IO；
所述判断模块进一步用于，查看读IO所在的CACHE块没有锁定，所述CACHE块中未缓存读IO对应的数据。
从上述技术方案中可以看出，在本发明实施例中第一控制器接收到IO指令；根据第一控制器的负载、第一控制器逻辑卷LV的负载、第二控制器的负载和第二控制器LV的负载，在第一控制器与第二控制器中确定处理IO指令的处理控制器；所述处理控制器锁定IO指令所在的CACHE块，并同步锁的信息至另一个控制器，下发所述CACHE块至RAID；RAID在磁盘中处理数据，然后释放所述CACHE块的锁。不仅双主机的控制器均可以接受处理IO，而且使得两个控制器的负载均衡，从而提高控制器处理效率，避免资源浪费。
附图说明
图1为高速缓存中双控制器负载均衡的方法流程示意图；
图2为高速缓存中双控制器负载均衡的装置结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点表达得更加清楚明白，下面结合附图及具体实施例对本发明再作进一步详细的说明。
在本发明实施例中，通过控制器的负载和LV的负载在两个控制器中确定处理IO指令的处理控制器。这样，双主机的每个控制器均可以接受处理IO，并确保两个控制器的负载均衡，从而提高控制器处理效率，避免资源浪费。
参见附图1是高速缓存中双控制器负载均衡的方法流程示意图，具体包括以下步骤：
101、第一控制器接受到IO指令。
在本发明中，LV卷没有属主，两个控制器都能接收处理IO指令。此处的IO指令包括写IO指令和读IO指令。第一控制器可以两个控制器中的任意一个。在本发明中称接收处理IO指令的控制器为第一控制器，另外一个控制器称之为第二控制器。
102、确定处理IO指令的处理控制器。
根据第一控制器的负载、第一控制器逻辑卷LV的负载、第二控制器的负载和第二控制器LV的负载，在第一控制器与第二控制器中确定处理IO指令的处理控制器；考虑到第一控制器负责接收IO指令，若由第二控制器处理IO指令，则需要第一控制器将IO指令转发至第二控制器。因此，在两个控制器负载相差无几的情况下，优选第一控制器处理IO指令，以避免控制器间转发IO耗费的时间和资源。在第一控制器与第二控制负载相差较多的情况下，则考虑由第二控制器处理IO指令。
此外，在确定处理控制器的过程中，在两个控制器负载相差不多的情形下，进一步考虑控制器LV的负载，这样有助于精确判断控制器的负载。
经过多次测试和实践经验，可以得到以下结论：
记第一控制器的负载百分比为A，第二控制器的负载百分比为B，第一控制器LV的负载百分比为A1，第二控制器LV的负载百分比B1。
A-B≥30％，则第二控制器为处理控制器；
30％＞A-B≥10％，且A1-B1≥30％，则第二控制器为处理控制器；
30％＞A-B≥10％，且A1-B1＜30％，则第一控制器为处理控制器；
A-B＜10％，则第一控制器为处理控制器。
103、处理控制器锁定IO指令所在的CACHE块，并同步锁的信息至另一个控制器，下发CACHE块至RAID。
处理控制器锁定IO指令所在的CACHE块，以便占用该CACHE读写IO。并将锁定CACHE块的信息同步至另一个控制器，这样另一个控制器也获知该CACHE块已锁定，在另一个控制器处理其他IO指令时，则不会占用已锁定的CACHE块。处理控制器下发CACHE块至RAID。
104、RAID在磁盘中处理数据，然后释放所述CACHE块的锁。
RAID依据IO指令在磁盘中处理数据，数据处理完成后，则释放该CACHE块的锁，以便控制器再次使用该CACHE块。
考虑到IO指令即包括写IO，也包括读IO。下面就写IO与读IO分别详细说明。实施例一即在写IO过程中应用本发明技术方案；实施例二即在读IO过程中应用本发明技术方案。
实施例一
201、第一控制器接收到写IO指令。
第一控制器接收到写IO由LV卷下发到CACHE层。此处的CACHE层在RAID的上层。
202、确定处理控制器。
CACHE层接收到写IO后，先查看写IO所在的CACHE块是否已经锁定，若该CACHE块已锁定，则依据锁权限确定处理控制器。锁权限属于第一控制器，则继续在第一控制器处理写IO；锁权限属于第二控制器，则第一控制器转发至第二控制器，由第二控制器处理写IO。
若该CACHE块已锁定，则依据控制器的负载和控制器LV的负载确定处理控制器，具体参见步骤102。
确定处理控制器后，写IO则由第一控制器处理，或由第二控制器处理，步骤203是第一控制器处理写IO的过程；步骤204是第二控制器处理写IO的过程。步骤203与步骤204并无先后顺序区别，仅就不同控制器的处理过程进行说明。
203、由第一控制器处理写IO。
第一控制器处理写IO，则首先锁定该CACHE块，同步锁的信息到第二控制器，然后将该CACHE块下发到RAID，由RAID写入磁盘返回，最后释放此CACHE块的锁。
204、由第二控制器处理写IO。
第一控制器将写IO所在的CACHE块传送至第二控制器。第二控制器接收到第一控制器传送的CACHE块。锁定该CACHE块，并同步锁的信息至第一控制器。然后将该CACHE块下发到RAID，由RAID写入磁盘返回，最后释放此CACHE块的锁，并通知第一控制器已经完成。
实施例二
301、第一控制器接收到读IO。
写IO是将IO写入磁盘，读IO是在磁盘或CACHE中读取IO。那么，所读取的IO有可能在磁盘中，也有可能在CACHE中。可以从磁盘中读取IO，还可以从CACHE中读取IO。当然，在CACHE中读取IO的速度较快。因此，在读取IO的过程中，首选在CACHE中读取数据。那么，在读取IO时，需要判断IO是否存在于CACHE中，IO已缓存于CACHE中称之为命中，命中权对应相应的控制器。
302、确定处理控制器。
CACHE层接收到读IO后，先查看读IO所在的CACHE块是否已经锁定，若该CACHE块已锁定，则依据锁权限确定处理控制器。锁权限属于第一控制器，则继续在第一控制器处理读IO；锁权限属于第二控制器，则第一控制器转发至第二控制器，由第二控制器处理读IO。
若读IO所在的CACHE块没有锁定，则继续判断该CACHE在第一控制器和第二控制器是否命中。若该CACHE由第一控制器命中，则在第一控制器处理读IO；若该CACHE由第二控制器命中，则在第二控制器处理读IO。
若读IO所在的CACHE块未锁定，且该CACHE块在第一控制器和第二控制器均未命中，则依据控制器的负载和LV的负载确定处理控制器，具体参见步骤102。
确定处理控制器后，读IO由第一控制器处理，或由第二控制器处理，步骤303是第一控制器处理读IO的过程；步骤304是第二控制器处理读IO的过程。步骤303与步骤304并无先后顺序区别，仅就不同控制器的处理过程进行说明。
303、由第一控制器处理读IO。
若第一控制器具有锁权限，此时需要查看该CACHE块是否命中。如果该CACHE块命中，则从CACHE层读取数据返回，并释放该CACHE块的锁；若该CACHE块没有命中，则从将该CACHE块下发到RAID，由RAID从磁盘读出数据返回，最后释放此CACHE块的锁。
若读IO所在的CACHE块未锁定且第一控制器命中，则从CACHE层读取数据返回，并释放该CACHE块的锁。若读IO所在的CACHE块未锁定且未命中，在第一控制器处理读IO，则首先锁定该CACHE块，同步锁的信息到第二控制器。然后从将该CACHE块下发读IO到RAID，由RAID从磁盘读出数据返回，最后释放此CACHE块的锁。
304、由第二控制器处理读IO。
若第二控制器具有锁权限，此时需要查看该CACHE块是否命中。如果该CACHE块命中，则从CACHE层读取数据返回，并释放该CACHE块的锁；若该CACHE块没有命中，则从将该CACHE块下发到RAID，由RAID从磁盘读出数据返回，最后释放此CACHE块的锁。
若读IO所在的CACHE块未锁定且第二控制器命中，则从CACHE层读取数据返回，并释放该CACHE块的锁。
若读IO所在的CACHE块未锁定且未命中，第一控制器将读IO所在的CACHE块传送至第二控制器。第二控制器接收到第一控制器传送的CACHE块后，锁定该CACHE块，并同步锁的信息至第一控制器。然后将该CACHE块下发读IO到RAID，由RAID从磁盘读出数据返回，最后释放此CACHE块的锁。
参见附图2为高速缓存中双控制器负载均衡的装置结构示意图，具体包括第一控制器401、判断模块402和第二控制器403。
第一控制器401可以两个控制器中的任意一个。在本发明中称接收处理IO指令的控制器为第一控制器401，另外一个控制器称之为第二控制器403。
第一控制器401接收到IO指令；
判断模块402根据第一控制器401的负载、第一控制器401LV的负载、第二控制器403的负载和第二控制器403LV的负载，在第一控制器401与第二控制器403中确定处理IO指令的处理控制器。
具体地，有以下四种情况：
(1)第一控制器401的负载百分比与第二控制器403的负载百分比的差大于等于30％，确定第二控制器403为处理控制器；
第一控制器401的负载百分比与第二控制器403的负载百分比的差小于30％且大于等于10％，同时，第一控制器401LV的负载百分比与第二控制器403LV的负载百分比的差大于等于30％，确定第二控制器403为处理控制器；
第一控制器401的负载百分比与第二控制器403的负载百分比的差小于30％且大于等于10％，同时，第一控制器401LV的负载百分比与第二控制器403LV的负载百分比的差小于30％，确定第一控制器401为处理控制器；
第一控制器401的负载百分比与第二控制器403的负载百分比的差小于10％，确定第一控制器401为处理控制器。
IO指令为写IO：判断模块402进一步用于，查看写IO所在的CACHE块没有锁定。
IO指令为读IO；判断模块402进一步用于，查看读IO所在的CACHE块没有锁定，所述CACHE块中未缓存读IO对应的数据。
第一控制器401或第二控制器403，锁定IO指令所在的高速缓存CACHE块，并同步锁的信息至另一个控制器，下发所述CACHE块至RAID；RAID在磁盘中处理数据，然后释放所述CACHE块的锁。以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种在高速缓存中双控制器负载均衡的方法，其特征在于，所述方法包括：
第一控制器接收到IO指令；
根据第一控制器的负载、第一控制器逻辑卷LV的负载、第二控制器的负载和第二控制器LV的负载，在第一控制器与第二控制器中确定处理IO指令的处理控制器；
所述处理控制器锁定IO指令所在的高速缓存CACHE块，并同步锁的信息至另一个控制器，下发所述CACHE块至RAID；
RAID在磁盘中处理数据，然后释放所述CACHE块的锁。
2.根据权利要求1所述在高速缓存中双控制器负载均衡的方法，其特征在于，所述根据第一控制器的负载、第一控制器逻辑卷LV的负载、第二控制器的负载和第二控制器LV的负载，在第一控制器与第二控制器中确定处理IO指令的处理控制器包括：
第一控制器的负载百分比与第二控制器的负载百分比的差大于等于30％，则第二控制器为处理控制器；
第一控制器的负载百分比与第二控制器的负载百分比的差小于30％且大于等于10％，同时，第一控制器LV的负载百分比与第二控制器LV的负载百分比的差大于等于30％，则第二控制器为处理控制器；
第一控制器的负载百分比与第二控制器的负载百分比的差小于30％且大于等于10％，同时，第一控制器LV的负载百分比与第二控制器LV的负载百分比的差小于30％，则第一控制器为处理控制器；
第一控制器的负载百分比与第二控制器的负载百分比的差小于10％，则第一控制器为处理控制器。
3.根据权利要求1所述在高速缓存中双控制器负载均衡的方法，其特征在于，所述IO指令为写IO；
所述根据第一控制器的负载、第一控制器逻辑卷LV的负载、第二控制器的负载和第二控制器LV的负载，在第一控制器与第二控制器中确定处理IO指令的处理控制器包括：
查看写IO所在的CACHE块没有锁定；
根据第一控制器的负载、第一控制器逻辑卷LV的负载、第二控制器的负载和第二控制器LV的负载，在第一控制器与第二控制器中确定处理IO指令的处理控制器。
4.根据权利要求1所述在高速缓存中双控制器负载均衡的方法，其特征在于，所述IO指令为读IO；
所述根据第一控制器的负载、第一控制器逻辑卷LV的负载、第二控制器的负载和第二控制器LV的负载，在第一控制器与第二控制器中确定处理IO指令的处理控制器包括：
查看读IO所在的CACHE块没有锁定；
所述CACHE块中未缓存读IO对应的数据；
根据第一控制器的负载、第一控制器逻辑卷LV的负载、第二控制器的负载和第二控制器LV的负载，在第一控制器与第二控制器中确定处理IO指令的处理控制器。
5.一种在高速缓存中双控制器负载均衡的装置，其特征在于，所述装置包括第一控制器、判断模块和第二控制器；
第一控制器接收到IO指令；
判断模块根据第一控制器的负载、第一控制器逻辑卷LV的负载、第二控制器的负载和第二控制器LV的负载，在第一控制器与第二控制器中确定处理IO指令的处理控制器；
所述处理控制器锁定IO指令所在的高速缓存CACHE块，并同步锁的信息至另一个控制器，下发所述CACHE块至RAID；RAID在磁盘中处理数据，然后释放所述CACHE块的锁。
6.根据权利要求5所述在高速缓存中双控制器负载均衡的装置，其特征在于，所述判断模块进一步用于，
第一控制器的负载百分比与第二控制器的负载百分比的差大于等于30％，确定第二控制器为处理控制器；
第一控制器的负载百分比与第二控制器的负载百分比的差小于30％且大于等于10％，同时，第一控制器LV的负载百分比与第二控制器LV的负载百分比的差大于等于30％，确定第二控制器为处理控制器；
第一控制器的负载百分比与第二控制器的负载百分比的差小于30％且大于等于10％，同时，第一控制器LV的负载百分比与第二控制器LV的负载百分比的差小于30％，确定第一控制器为处理控制器；
第一控制器的负载百分比与第二控制器的负载百分比的差小于10％，确定第一控制器为处理控制器。
7.根据权利要求5所述在高速缓存中双控制器负载均衡的装置，其特征在于，所述IO指令为写IO；
所述判断模块进一步用于，查看写IO所在的CACHE块没有锁定。
8.根据权利要求5所述在高速缓存中双控制器负载均衡的装置，其特征在于，所述IO指令为读IO；
所述判断模块进一步用于，查看读IO所在的CACHE块没有锁定，所述CACHE块中未缓存读IO对应的数据。
CN201510655581.7A 2015-10-12 2015-10-12 一种在高速缓存中双控制器负载均衡的方法和装置 Active CN105302481B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510655581.7A CN105302481B (zh) 2015-10-12 2015-10-12 一种在高速缓存中双控制器负载均衡的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510655581.7A CN105302481B (zh) 2015-10-12 2015-10-12 一种在高速缓存中双控制器负载均衡的方法和装置

Publications (2)

Publication Number Publication Date
CN105302481A true CN105302481A (zh) 2016-02-03
CN105302481B CN105302481B (zh) 2019-04-12

Family

ID=55199794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510655581.7A Active CN105302481B (zh) 2015-10-12 2015-10-12 一种在高速缓存中双控制器负载均衡的方法和装置

Country Status (1)

Country Link
CN (1) CN105302481B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107688514A (zh) * 2017-08-31 2018-02-13 郑州云海信息技术有限公司 一种多活raid读写系统
CN110069330A (zh) * 2019-04-23 2019-07-30 苏州浪潮智能科技有限公司 一种基于系统负载的数据销毁方法、装置以及设备
CN113641499A (zh) * 2021-08-16 2021-11-12 北京交通大学 一种分布式控制器集群负载均衡系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101763032A (zh) * 2009-12-17 2010-06-30 成都市华为赛门铁克科技有限公司 调整逻辑单元号的控制器的方法及装置
CN101770346A (zh) * 2010-01-04 2010-07-07 浪潮电子信息产业股份有限公司 一种多控制器磁盘阵列协调调度方法
CN101840309A (zh) * 2009-10-28 2010-09-22 创新科存储技术有限公司 多路径环境下双控磁盘阵列的访问控制方法及系统
CN102650932A (zh) * 2012-04-05 2012-08-29 华为技术有限公司 数据的访问方法、设备和系统
CN103135943A (zh) * 2013-02-21 2013-06-05 浪潮电子信息产业股份有限公司 一种多控存储系统自适应io调度方法
CN104461733A (zh) * 2014-11-24 2015-03-25 浪潮电子信息产业股份有限公司 一种高端磁盘阵列多控制器间的并行io调度方法
CN104881246A (zh) * 2015-03-30 2015-09-02 北京飞杰信息技术有限公司 应用于集群存储系统的输出入传递方法及系统

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840309A (zh) * 2009-10-28 2010-09-22 创新科存储技术有限公司 多路径环境下双控磁盘阵列的访问控制方法及系统
CN101763032A (zh) * 2009-12-17 2010-06-30 成都市华为赛门铁克科技有限公司 调整逻辑单元号的控制器的方法及装置
CN101770346A (zh) * 2010-01-04 2010-07-07 浪潮电子信息产业股份有限公司 一种多控制器磁盘阵列协调调度方法
CN102650932A (zh) * 2012-04-05 2012-08-29 华为技术有限公司 数据的访问方法、设备和系统
CN103135943A (zh) * 2013-02-21 2013-06-05 浪潮电子信息产业股份有限公司 一种多控存储系统自适应io调度方法
CN104461733A (zh) * 2014-11-24 2015-03-25 浪潮电子信息产业股份有限公司 一种高端磁盘阵列多控制器间的并行io调度方法
CN104881246A (zh) * 2015-03-30 2015-09-02 北京飞杰信息技术有限公司 应用于集群存储系统的输出入传递方法及系统

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107688514A (zh) * 2017-08-31 2018-02-13 郑州云海信息技术有限公司 一种多活raid读写系统
CN110069330A (zh) * 2019-04-23 2019-07-30 苏州浪潮智能科技有限公司 一种基于系统负载的数据销毁方法、装置以及设备
CN110069330B (zh) * 2019-04-23 2020-05-29 苏州浪潮智能科技有限公司 一种基于系统负载的数据销毁方法、装置以及设备
CN113641499A (zh) * 2021-08-16 2021-11-12 北京交通大学 一种分布式控制器集群负载均衡系统
CN113641499B (zh) * 2021-08-16 2024-03-01 北京交通大学 一种分布式控制器集群负载均衡系统

Also Published As

Publication number Publication date
CN105302481B (zh) 2019-04-12

Similar Documents

Publication Publication Date Title
US11636038B2 (en) Method and apparatus for controlling cache line storage in cache memory
US11544093B2 (en) Virtual machine replication and migration
US8095734B2 (en) Managing cache line allocations for multiple issue processors
US9026845B2 (en) System and method for failure protection in a storage array
US20140006687A1 (en) Data Cache Apparatus, Data Storage System and Method
US7590802B2 (en) Direct deposit using locking cache
US20120311248A1 (en) Cache line lock for providing dynamic sparing
CN102841854A (zh) 根据动态分级存储器缓存认知执行数据读取的方法和系统
US20140052925A1 (en) System and method for write-life extension of storage resources
US10416895B2 (en) Storage devices managing duplicated data based on the number of operations
US20150248351A1 (en) Locking a cache line for write operations on a bus
CN103092765B (zh) 固态存储系统、装置及数据写入方法
EP2382544A1 (en) Determining modified data in cache for use during a recovery operation
US9921913B2 (en) Flushing host cache data before rebuilding degraded redundant virtual disk
CN105302481A (zh) 一种在高速缓存中双控制器负载均衡的方法和装置
CN102725746B (zh) 对分布式计算机系统中内存的管理方法和装置
CN110795279B (zh) 用于促进dram数据缓存转储和机架级电池备份的系统和方法
US20080040548A1 (en) Method for Processor to Use Locking Cache as Part of System Memory
US20210349781A1 (en) Systems, methods, and devices for data recovery using parity space as recovery space
US20200233609A1 (en) Method and apparatus for performing pipeline-based accessing management in a storage server
CN105068896A (zh) 基于raid备份的数据处理方法及装置
US20140032855A1 (en) Information processing apparatus and method
US11086379B2 (en) Efficient storage system battery backup usage through dynamic implementation of power conservation actions
CN113641529A (zh) 用于数据恢复的系统、方法和装置
US20160371009A1 (en) Storage system and memory control method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant