CN105261931B - 双路脉冲激光器驱动芯片 - Google Patents

Abstract

一种双路脉冲激光器驱动芯片，包括：内部振荡源、选择通道、第一施密特触发器、第二施密特触发器、第一驱动单元、第一MOS管、第三施密特触发器、第四施密特触发器，该第四施密特触发器的输入端与该第二电容的另一端连接、第二驱动单元，该第一驱动单元的输入端与第二施密特触发器的输出端连接和第二MOS管，本发明集成了多种功能性部件，实现了用单一芯片驱动脉冲激光器。封装后的芯片面积仅为5mm*5mm，裸片面积仅为3mm*3mm。面积比原模块缩小61％。仅需外接3个电阻就可以驱动脉冲激光器。电阻电容数目比原来减少62％。使用该芯片可以大大缩小激光器驱动电路的体积，同时由于电路的集成化设计也使整个系统的可靠性得到提高。

Description

双路脉冲激光器驱动芯片

技术领域

本发明涉及集成电路技术领域，是一种脉冲激光器的驱动芯片，可用于激光测距、激光通信、激光制导等多个领域。

背景技术

半导体激光器具有体积小、重量轻、效率高、可靠性高等优点，随着其被广泛应用于各个领域，其驱动装置的小型化、集成化设计是减小系统体积、优化系统性能的重要的方向。

目前脉冲激光器的驱动电路均采用多种芯片于PCB板上搭建实现，国内研究领域并未出现单一芯片能直接驱动脉冲激光器。

参阅图10，图10是现有技术的结构示意图，该模块于PCB上实现，包括3个SOIC封装的芯片、4个电阻和4个电容等。其中3个芯片均为SOIC封装，面积为4mm*5mm，电阻电容封装均为0603，整体模块的面积达13mm*13mm，该模块面积较大，且外接的电阻电容数目太多，不适应半导体激光器系统小型化集成化的需求。

本发明集成了多种功能性部件，实现了用单一芯片驱动脉冲激光器。封装后的芯片面积仅为5mm*5mm，裸片面积仅为3mm*3mm。面积比原模块缩小61％。仅需外接3个电阻就可以驱动脉冲激光器。电阻电容数目比原来减少62％。使用该芯片可以大大缩小激光器驱动电路的体积，同时由于电路的集成化设计也使整个系统的可靠性得到提高。

发明内容

针对现有激光器驱动电路体积较大的不足，本发明的主要目的在于设计一款驱动芯片，实现用单一芯片驱动脉冲激光器，从而缩小整个激光器驱动电路的体积。

为达到上述目的，本发明提供一种双路脉冲激光器驱动芯片，包括：

一内部振荡源；

一选择通道，该选择通道11的输入端与内部振荡源的输出端连接；

第一施密特触发器，其输入端与选择通道的输出端连接；

一第一电容，该第一电容的一端与第一施密特触发器的输出端连接；

一第二施密特触发器，该第二施密特触发器的输入端与该第一电容的另一端连接，该第二施密特触发器的输入端与第一电容之间连接有一第一电阻，该第一电阻的另一端接地，此第一电阻为外接可调电阻；

一第一驱动单元，该第一驱动单元的输入端与第二施密特触发器的输出端连接；

一第一MOS管，该第一MOS管的栅极与第一驱动单元的输出端连接，漏极与电源之间连接有一第一激光二极管，其中第一MOS管和第一激光二极管为外部连接；

一第三施密特触发器，其输入端与选择通道的输出端连接；

一第二电容，该第二电容的一端与第三施密特触发器的输出端连接；

一第四施密特触发器，该第四施密特触发器的输入端与该第二电容的另一端连接，该第四施密特触发器的输入端与第二电容之间连接有一第二电阻，该第二电阻的另一端接地，此第二电阻为外接可调电阻；

一第二驱动单元，该第一驱动单元的输入端与第二施密特触发器的输出端连接；

一第二MOS管，该第二MOS管的栅极与第二驱动单元的输出端连接，漏极与电源之间连接有一第二激光二极管，其中第二MOS管和第二激光二极管为外部连接。

本发明的有益效果是：

1、采用单一芯片驱动脉冲激光器，相比于多芯片脉冲激光器系统，芯片的个数种类大大减小。

2、部分电阻电容已于芯片内部实现，只需要外接3个调制电阻即可完成整个系统搭建，不仅减小了整个系统体积，而且便于使用。

3、使用该芯片驱动脉冲激光器。重频、脉宽均可调节，且单路峰值电流经测试达到7A以上，峰值功率经测试可达40W，能满足大多数应用领域的需求。

附图说明

为进一步说明本发明的技术内容，以下结合实施例及附图详细说明如后，其中：

图1是本发明提供的双路脉冲激光器驱动芯片结构图；

图2是振荡源电路图。

图3是重频与调制电阻的关系。

图4是施密特触发器电路图。

图5是第一驱动单元和第二驱动单元的电路图。

图6是施密特触发器的整形信号变换图。

图7是探测器接收到的光脉冲。

图8是芯片驱动激光器的光脉冲时序图。

图9是本发明测试电路。

图10是原有技术方案结构图。

具体实施方式

请参阅图1所示，本发明提供一种双路脉冲激光器驱动芯片，包括：

一内部振荡源10，所述的内部振荡源10是RC反馈振荡器，所述RC反馈振荡器包括一第一反向器31和串接的第二反向器32，该第一反向器31和第二反向器32的首尾通过一电容C连接，该第一反向器31和第二反向器32之间与通过一电阻R与第一反向器31的输入端连接(参阅图2)；

此内部振荡源10用于产生时钟信号。它与外部时钟信号之间的切换可以通过控制选择通道来实现。设计时此内部振荡源10的振荡频率遵守如下公式：

其中Fosc为振荡频率。振荡电容Cosc于片内设计实现，其值约为45pF。实际测试中，R1阻值与频率的关系如图3所示。

一选择通道11，该选择通道11的输入端与内部振荡源10的输出端连接；

第一施密特触发器12，其输入端与选择通道11的输出端连接；

一第一电容13，该第一电容13的一端与第一施密特触发器12的输出端连接；

一第二施密特触发器15，该第二施密特触发器15的输入端与该第一电容13的另一端连接，该第二施密特触发器15的输入端与第一电容13之间连接有一第一电阻14，该第一电阻14的另一端接地，此第一电阻14为外接可调电阻；

一第一驱动单元16，该第一驱动单元16的输入端与第二施密特触发器15的输出端连接；

一第一MOS管17，该第一MOS管17的栅极与第一驱动单元16的输出端连接，漏极与电源之间连接有一第一激光二极管18，其中第一MOS管17和第一激光二极管18为外部连接；

一第三施密特触发器22，其输入端与选择通道11的输出端连接；

一第二电容23，该第二电容23的一端与第三施密特触发器22的输出端连接；

一第四施密特触发器25，该第四施密特触发器25的输入端与该第二电容23的另一端连接，该第四施密特触发器25的输入端与第二电容23之间连接有一第二电阻24，该第二电阻24的另一端接地，此第二电阻24为外接可调电阻；

一第二驱动单元26，该第一驱动单元26的输入端与第二施密特触发器25的输出端连接；

一第二MOS管27，该第二MOS管27的栅极与第二驱动单元26的输出端连接，漏极与电源之间连接有一第二激光二极管28，其中第二MOS管26和第二激光二极管28为外部连接。

其中所述的第一施密特触发器12、第二施密特触发器15、第三施密特触发器22和第四施密特触发器25的结构相同(参阅图4)，包括：

一第一NMOS管M1、一第二NMOS管M2、一第一PMOS管M4和一第二PMOS管M5，其栅极连接在一起；该第一NMOS管M1的漏极接第二NMOS管M2的源极；该第一PMOS管M4的源极接第二PMOS管M5的漏极；该第二NMOS管M2和第一PMOS管M4的漏极相连接；

一第三NMOS管M3，其漏极与第一NMOS管M1的漏极连接；

一第三PMOS管M6，其漏极与第二PMOS管M5的漏极连接；

该第三NMOS管M3和第三PMOS管M6的栅极连接至第二NMOS管M2的漏极。

上述的施密特触发器12和施密特触发器22用于对振荡源10产生的时钟信号整形。上述的施密特触发器15和施密特触发器25用于对微分信号进行整形(参见图6)。

其中所述的第一驱动单元16、第二驱动单元26的结构相同(参阅图5)，包括：

一第三反相器41；

一第四反相器42，其输入端与第三反相器41输出端连接；

一双端输入或非门43，其输入端43b连接至第四反相器42的输出端；

一双端输入与非门44，其输入端44a连接至第三反相器42的输出端；

一第四NMOS管48，其栅极连接至第三反相器41的输入端，源极接地；

一第五NMOS管47，其栅极连接至或非门43的输出端，源极连接至第四NMOS管48的漏极；

一第四PMOS管46，其栅极连接至或非门43的输出端，漏极连接至第五NMOS管47的漏极并连接至与非门44的输入端44b；

一第五PMOS管45，其栅极连接至第三反相器41的输出端，漏极连接至第四NMOS管46的源极，源极连接至电源；

一第六NMOS管52，其栅极连接至第三反相器41的输出端，源极接地；

一第七NMOS管51，其栅极连接至与非门44的输出端，源极连接至第六NMOS管52的漏极；

一第六PMOS管50，其栅极连接至与非门44的输出端，其漏极和第七NMOS管51的漏极连接至或非门43的输入端43a；

一第七PMOS管49，其栅极连接至第三反相器41的输出端，漏极连接至第六PMOS管50的漏极；

一第八NMOS管54，其栅极连接至第七NMOS管51的漏极，源极接地，漏极接输出端；

一第八PMOS管53，其栅极连接至第五NMOS管47的漏极，源极接电源，漏极接输出端。

以上所述的第一驱动单元16和第二驱动单元26的结构能够成功避免由于输出级最后一级的PMOS管53和NMOS管54的同时导通而引起的大电流，减小了电路的风险。同时其驱动能力经测试能提供1A的瞬时电流。

本发明以0.25μm的BCD工艺制作。本发明集成了多种功能性部件，实现了用单一芯片驱动脉冲激光器。封装后的芯片面积仅为5mm*5mm，裸片面积仅为3mm*3mm。仅需外接3个电阻就可以驱动脉冲激光器。

测试电路参见图9，设定重频为10KHz，脉宽为100ns，由公式1可计算得调制电阻R1约为1MΩ，由微分电路公式可以计算得到R2，R3约为1KΩ。使用上述电阻对芯片进行测试：

1、使用激光功率计对出射激光功率测试，其峰值功率可达40W；

2、使用光电探测器对出射激光功率进行测试，其接收到的信号参见图8，其脉宽达到了预定的100ns左右，且其上升下降沿不超过脉冲宽度的20％(参阅图7)

3、对光电探测器接收到的信号进行时序测试，其结果如图8所示，图中上半部分为时钟信号，下半部分为探测器接收到的光信号。如图可见在每个时钟信号的上升沿，系统出射一道脉冲激光，且重频在10KHz左右。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种双路脉冲激光器驱动芯片，包括：

一内部振荡源；

一选择通道，该选择通道11的输入端与内部振荡源的输出端连接；

一第一施密特触发器，其输入端与选择通道的输出端连接；

一第一电容，该第一电容的一端与第一施密特触发器的输出端连接；

一第二施密特触发器，该第二施密特触发器的输入端与该第一电容的另一端连接，该第二施密特触发器的输入端与第一电容之间连接有一第一电阻，该第一电阻的另一端接地，此第一电阻为外接可调电阻；

一第一驱动单元，该第一驱动单元的输入端与第二施密特触发器的输出端连接；

一第一MOS管，该第一MOS管的栅极与第一驱动单元的输出端连接，漏极与电源之间连接有一第一激光二极管，其中第一MOS管和第一激光二极管为外部连接；

一第三施密特触发器，其输入端与选择通道的输出端连接；

一第二电容，该第二电容的一端与第三施密特触发器的输出端连接；

一第四施密特触发器，该第四施密特触发器的输入端与该第二电容的另一端连接，该第四施密特触发器的输入端与第二电容之间连接有一第二电阻，该第二电阻的另一端接地，此第二电阻为外接可调电阻；

一第二驱动单元，该第一驱动单元的输入端与第二施密特触发器的输出端连接；

一第二MOS管，该第二MOS管的栅极与第二驱动单元的输出端连接，漏极与电源之间连接有一第二激光二极管，其中第二MOS管和第二激光二极管为外部连接；

其中所述的第一驱动单元、第二驱动单元的结构相同，包括：

一第三反相器；

一第四反相器，其输入端与第三反相器输出端连接；

一双端输入或非门，其输入端连接至第四反相器的输出端；

一双端输入与非门，其输入端连接至第三反相器的输出端；

一第四NMOS管，其栅极连接至第三反相器的输入端，源极接地；

一第五NMOS管，其栅极连接至或非门的输出端，源极连接至第四NMOS管的漏极；

一第四PMOS管，其栅极连接至或非门的输出端，漏极连接至第五NMOS管的漏极并连接至与非门的输入端；

一第五PMOS管，其栅极连接至第三反相器的输出端，漏极连接至第四NMOS管的源极，源极连接至电源；

一第六NMOS管，其栅极连接至第三反相器的输出端，源极接地；

一第七NMOS管，其栅极连接至与非门的输出端，源极连接至第六NMOS管的漏极；

一第六PMOS管，其栅极连接至与非门的输出端，其漏极和第七NMOS管的漏极连接至或非门的输入端；

一第七PMOS管，其栅极连接至第三反相器的输出端，漏极连接至第六PMOS管的漏极；

一第八NMOS管，其栅极连接至第七NMOS管的漏极，源极接地，漏极接输出端；

一第八PMOS管，其栅极连接至第五NMOS管的漏极，源极接电源，漏极接输出端。

2.根据权利要求1所述的双路脉冲激光器驱动芯片，其中所述的内部振荡源是RC反馈振荡器。

3.根据权利要求2所述的双路脉冲激光器驱动芯片，其中RC反馈振荡器包括一第一反向器和串接的第二反向器，该第一反向器和第二反向器的首尾通过一电容连接，该第一反向器和第二反向器之间与通过一电阻与第一反向器的输入端连接。

4.根据权利要求1所述的双路脉冲激光器驱动芯片，其中选择通道的另一输入端接收外部时钟信号。

5.根据权利要求1所述的双路脉冲激光器驱动芯片，其中所述的第一施密特触发器、第二施密特触发器、第三施密特触发器和第四施密特触发器的结构相同，包括：

一第一NMOS管、一第二NMOS管、一第一PMOS管和一第二PMOS管，其栅极连接在一起；该第一NMOS管的漏极接第二NMOS管的源极；该第一PMOS管的源极接第二PMOS管的漏极；该第二NMOS管和第一PMOS管的漏极相连接；

一第三NMOS管，其漏极与第一NMOS管的漏极连接；

一第三PMOS管，其漏极与第二PMOS管的漏极连接；

该第三NMOS管和第三PMOS管的栅极连接至第二NMOS管的漏极。