CN105224491A - 一种自适应速率接收总线数据的方法及装置 - Google Patents

一种自适应速率接收总线数据的方法及装置 Download PDF

Info

Publication number
CN105224491A
CN105224491A CN201510548426.5A CN201510548426A CN105224491A CN 105224491 A CN105224491 A CN 105224491A CN 201510548426 A CN201510548426 A CN 201510548426A CN 105224491 A CN105224491 A CN 105224491A
Authority
CN
China
Prior art keywords
buffer memory
depth
duration
data
memory degree
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510548426.5A
Other languages
English (en)
Other versions
CN105224491B (zh
Inventor
秦瑞敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHENGDU GOLDENWAY ELECTRONIC Co Ltd
Original Assignee
CHENGDU GOLDENWAY ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU GOLDENWAY ELECTRONIC Co Ltd filed Critical CHENGDU GOLDENWAY ELECTRONIC Co Ltd
Priority to CN201510548426.5A priority Critical patent/CN105224491B/zh
Publication of CN105224491A publication Critical patent/CN105224491A/zh
Application granted granted Critical
Publication of CN105224491B publication Critical patent/CN105224491B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种自适应速率接收总线数据的方法，包括接收总线中进行传输的数据并缓存数据；计算缓存数据的接收时长；计算缓存数据的缓存深度；当接收时长等于预设时长且缓存深度低于预设缓存深度时，实施以固定时长的缓存数据上传策略；以及当缓存深度等于预设缓存深度且接收时长低于预设时长时，实施以固定缓存深度的缓存数据上传策略。本发明根据实际有效速率的高低分别实施不同的数据上传策略；进而通过触发条件的不同，实现总线在不同速率自适应的功能，可以提高通信的实时性。

Description

一种自适应速率接收总线数据的方法及装置
技术领域
本发明涉及总线数据传输接收的技术领域，具体涉及到一种自适应速率接收总线数据的方法及装置。
背景技术
总线是计算机各种功能部件之间传送信息的公共通信干线，它是由导线组成的传输线束，按照计算机所传输的信息种类，计算机的总线可以划分为数据总线、地址总线和控制总线，分别用来传输数据、数据地址和控制信号。总线是一种内部结构，它是cpu、内存、输入、输出设备传递信息的公用通道，主机的各个部件通过总线相连接，外部设备通过相应的接口电路再与总线相连接，从而形成了计算机硬件系统。
1553B总线是美国军方专为飞机上设备制定的一种信息传输总线标准。每个国家根据本国的情况，并参考美国的标准制定出自己的总线协议。而相关的公司又根据本同的协议标准开发出相应的总线接口模块。
目前国内1553B板卡主要采购国外的或采用国外的1553B核来开发板卡，由于1553B协议的实现和数据的读取策略无法修改，从而很难满足实际项目中对1553B总线不同的速度的要求。
数据可以通过总线实现传输，例如1553B总线的最大传输速率可以达到4Mpbs，但是实际的有效传输速率很难达到总线的最大传输速率。数据的实际传输效率是指单位时间内可以通过总线的数据量，因此实际传输效率不仅仅和总线的传输效率有关，也与数据发送方发送的数据效率有关。例如，如果数据发送方发送的数据字节之间的间隔时间较长，也会导致在单位时间内接收方接收的数据量较少。
现有的数据接收往往是固定速率，不能够根据实际传输效率进行自适应的调节，使得在速率太低时虽然可以正常通信，但不能保证充分利用总线通信速率以提高通信效率；在速率太高时会在缓存区域形成大量缓存数据，容易造成数据丢失或者延迟读取的现象发生。
发明内容
本发明的目的是提供一种自适应速率接收总线数据的方法。
为达上述目的，本发明的一个实施例中提供了一种自适应速率接收总线数据的方法，包括：
接收总线中进行传输的数据并缓存数据；
计算缓存数据的接收时长；
计算缓存数据的缓存深度；
当接收时长等于预设时长且缓存深度低于预设缓存深度时，实施以固定时长的缓存数据上传策略；以及
当缓存深度等于预设缓存深度且接收时长低于预设时长时，实施以固定缓存深度的缓存数据上传策略。
本发明的一个优化实施例中，还包括当实施以固定时长的缓存数据上传策略后，重新计算缓存的接收时长和缓存深度。
本发明的一个优化实施例中，还包括当实施以固定缓存深度的缓存数据上传策略后，重新计算缓存数据的接收时长和缓存深度。
本发明的一个优化实施例中，还包括将上传的数据进行解析显示的步骤。
本发明的一个优化实施例中，设定预定时长大于0.5秒；设定固定缓存深度大于10K字节。
为了实现上述发明内容，本发明的另一个实施例中，公开了一种自适应速率接收总线数据的装置，包括：
数据接收转换模块，用于接收总线中进行传输的数据并缓存数据；
接收时长计算模块，用于计算缓存数据的接收时长；
缓存深度计算模块，用于计算缓存数据的缓存深度；
数据上传模块，用于当接收时长等于预设时长且缓存深度低于预设缓存深度时，实施以固定时长的缓存数据上传策略；以及
当缓存深度等于预设缓存深度且接收时长低于预设时长时，实施以固定缓存深度的缓存数据上传策略。
本实施例中，接收时长计算模块还包括用于当实施以固定时长的缓存数据上传策略后，重新计算缓存的接收时长和缓存深度。
本实施例中，缓存深度计算模块还包括当实施以固定缓存深度的缓存数据上传策略后，重新计算缓存数据的接收时长和缓存深度。
本实施例中，还包括解析显示模块，用于将上传的数据进行解析显示。
本实施例中，预定时长大于0.5秒；所述固定缓存深度大于10K字节。
综上所述，本发明具有以下优点：
本发明通过计算缓存数据的接收时长和缓存深度来判断总线总数据传输的实际有效速率，并根据实际有效速率的高低分别实施不同的数据上传策略；进而通过触发条件的不同，实现总线在不同速率自适应的功能，可以提高通信的实时性。
附图说明
图1为本发明的流程图；
图2为本发明实施例中硬件通信连接图。
具体实施方式
下面以利用DSP和FPGA从1553B总线中接收数据为例，详细介绍本发明。其中DSP与PC终端实现通信连接，DSP与FPGA实现通信连接，FPGA与1553B总线实现通信连接。
一种自适应速率接收总线数据的方法，包括以下步骤：
步骤S1中，接收总线中进行传输的数据并缓存数据。
FPGA具有输入输出信号的作用，其可以采集1553B总线中的数据，并可以将该数据通过数据输出端口将数据实时传送至DSP，因此FPGA可以接收总线数据，并将其缓存。
步骤S2中，计算缓存数据的接收时长；计算缓存数据的缓存深度。
FPGA可以计算缓存数据的接收时长和缓存深度，该接收时长是以其采集到数据后开始计算，缓存深度是指已经缓存的数据大小，即缓存深度越大，缓存数据中包含的数据越多，字节总量越多。
步骤S3中，判断接收时长和预设时长的大小关系、判断缓存深度与预设缓存深度的大小关系，并根据判断结果实施缓存数据上传策略。其中，预定时长大于0.5秒；固定缓存深度大于10K字节。具体的：
步骤301中，当接收时长等于预设时长且缓存深度低于预设缓存深度时，实施以固定时长的缓存数据上传策略。
此时缓存深度较低，说明在该时间范围内通过总线传输的数据量较低，说明该时间段内总线实际传输率低。步骤301可以克服当实际传输速率低的情况下，数据长时间缓存在FPGA内而没有上传，造成数据在PC终端上长时间未得到显示的缺陷。因此，即使在该时间段内缓存深度未达到预设缓存深度，也有数据上传到PC终端。
步骤302中，当缓存深度等于预设缓存深度且接收时长低于预设时长时，实施以固定缓存深度的缓存数据上传策略。
此时缓存深度较高，说明在该时间范围内通过总线传输的数据量较高，即该时间段内总线实际传输率高。当实际传输速率高的情况下，数据长时间缓存在FPGA内不能够立即上传，在FPGA端将会积累大量的1553B数据而未被实时上传，造成数据在PC终端上显示延后的缺陷。因此，即使在该时间段的时长较短，依然可以形成大量的缓存数据。由此可见，步骤302可以克服在短时间内FPGA端累积大量数据造成显示延后的缺陷。
本实施例中，DSP将1553B的消息分通道存储，这样可以提高PC机读取1553B数据的效率，并且可根据地1553B通道的使用情况，选择性的保存需要处理的消息，从而提高的DSP的使用效率。
步骤303中，当实施以固定时长的缓存数据上传策略后，重新计算缓存的接收时长和缓存深度。
步骤304中，当实施以固定缓存深度的缓存数据上传策略后，重新计算缓存数据的接收时长和缓存深度。
当完成一次数据上传触发动作后，需要将已经计算的接收时长和缓存深度重置清零，即重新计算缓存的接收时长和缓存深度，这样便于进行下一次的计算，提高自适应效率。
步骤S4中，将上传的数据进行解析显示。本发明的缓存数据通过DPS处理后输出给PC端才可以进行解析显示。
本发明的另一个实施例中，公开了一种自适应速率接收总线数据的装置，包括：
数据接收转换模块，用于接收总线中进行传输的数据并缓存数据；
接收时长计算模块，用于计算缓存数据的接收时长；
缓存深度计算模块，用于计算缓存数据的缓存深度；
数据上传模块，用于当接收时长等于预设时长且缓存深度低于预设缓存深度时，实施以固定时长的缓存数据上传策略；以及
当缓存深度等于预设缓存深度且接收时长低于预设时长时，实施以固定缓存深度的缓存数据上传策略。
本实施例的优化实施例中，接收时长计算模块还包括用于当实施以固定时长的缓存数据上传策略后，重新计算缓存的接收时长和缓存深度。
本实施例的优化实施例中，缓存深度计算模块还包括当实施以固定缓存深度的缓存数据上传策略后，重新计算缓存数据的接收时长和缓存深度。
本实施例的优化实施例中，还包括解析显示模块，用于将上传的数据进行解析显示。
本实施例的优化实施例中，预定时长大于0.5秒；所述固定缓存深度大于10k字节；预定时长可以为1~2秒，缓存深度可以在10KB~50KB之间。

Claims (10)

1.一种自适应速率接收总线数据的方法，其特征在于，包括：
接收总线中进行传输的数据并缓存数据；
计算缓存数据的接收时长；
计算缓存数据的缓存深度；
当接收时长等于预设时长且缓存深度低于预设缓存深度时，实施以固定时长的缓存数据上传策略；以及
当缓存深度等于预设缓存深度且接收时长低于预设时长时，实施以固定缓存深度的缓存数据上传策略。
2.如权利要求1所述的方法，其特征在于，还包括：当实施以固定时长的缓存数据上传策略后，重新计算缓存的接收时长和缓存深度。
3.如权利要求1所述的方法，其特征在于，还包括：当实施以固定缓存深度的缓存数据上传策略后，重新计算缓存数据的接收时长和缓存深度。
4.如权利要求1~3中任一所述的方法，其特征在于：还包括将上传的数据进行解析显示的步骤。
5.如权利要求1~3中任一所述的方法，其特征在于：所述预定时长大于0.5秒；所述固定缓存深度大于10K字节。
6.一种自适应速率接收总线数据的装置，其特征在于，包括：
数据接收转换模块，用于接收总线中进行传输的数据并缓存数据；
接收时长计算模块，用于计算缓存数据的接收时长；
缓存深度计算模块，用于计算缓存数据的缓存深度；
数据上传模块，用于当接收时长等于预设时长且缓存深度低于预设缓存深度时，实施以固定时长的缓存数据上传策略；以及
当缓存深度等于预设缓存深度且接收时长低于预设时长时，实施以固定缓存深度的缓存数据上传策略。
7.如权利要求6所述的系统，其特征在于：所述接收时长计算模块还包括用于当实施以固定时长的缓存数据上传策略后，重新计算缓存的接收时长和缓存深度。
8.如权利要求6所述的系统，其特征在于：所述缓存深度计算模块还包括当实施以固定缓存深度的缓存数据上传策略后，重新计算缓存数据的接收时长和缓存深度。
9.如权利要求6所述的系统，其特征在于：还包括解析显示模块，用于将上传的数据进行解析显示。
10.如权利要求6所述的系统，其特征在于：所述预定时长大于0.5秒；所述固定缓存深度大于10K字节。
CN201510548426.5A 2015-09-01 2015-09-01 一种自适应速率接收总线数据的方法及装置 Expired - Fee Related CN105224491B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510548426.5A CN105224491B (zh) 2015-09-01 2015-09-01 一种自适应速率接收总线数据的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510548426.5A CN105224491B (zh) 2015-09-01 2015-09-01 一种自适应速率接收总线数据的方法及装置

Publications (2)

Publication Number Publication Date
CN105224491A true CN105224491A (zh) 2016-01-06
CN105224491B CN105224491B (zh) 2018-02-06

Family

ID=54993471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510548426.5A Expired - Fee Related CN105224491B (zh) 2015-09-01 2015-09-01 一种自适应速率接收总线数据的方法及装置

Country Status (1)

Country Link
CN (1) CN105224491B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655547A (zh) * 2004-09-09 2005-08-17 上海川海信息科技有限公司 一种流媒体传输系统中的速率控制方法
CN1852229A (zh) * 2005-10-20 2006-10-25 华为技术有限公司 实时流媒体传输方法及系统
WO2010002178A2 (ko) * 2008-07-01 2010-01-07 삼성 전자 주식 회사 고속 패킷 억세스 시스템의 데이터 전송 장치 및 방법
CN102739548A (zh) * 2012-07-12 2012-10-17 苏州阔地网络科技有限公司 一种数据传输的速率控制方法及系统
CN102769782A (zh) * 2012-07-24 2012-11-07 华数传媒网络有限公司 数字电视收视率回传方法
CN103906206A (zh) * 2014-01-26 2014-07-02 上海挚连科技有限公司 一种基于事件库触发上报的传感器网络

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655547A (zh) * 2004-09-09 2005-08-17 上海川海信息科技有限公司 一种流媒体传输系统中的速率控制方法
CN1852229A (zh) * 2005-10-20 2006-10-25 华为技术有限公司 实时流媒体传输方法及系统
WO2010002178A2 (ko) * 2008-07-01 2010-01-07 삼성 전자 주식 회사 고속 패킷 억세스 시스템의 데이터 전송 장치 및 방법
CN102739548A (zh) * 2012-07-12 2012-10-17 苏州阔地网络科技有限公司 一种数据传输的速率控制方法及系统
CN102769782A (zh) * 2012-07-24 2012-11-07 华数传媒网络有限公司 数字电视收视率回传方法
CN103906206A (zh) * 2014-01-26 2014-07-02 上海挚连科技有限公司 一种基于事件库触发上报的传感器网络

Also Published As

Publication number Publication date
CN105224491B (zh) 2018-02-06

Similar Documents

Publication Publication Date Title
CN106850402B (zh) 消息的传输方法和装置
CN107155204B (zh) 一种蓝牙与Wifi切换的方法及系统
JPWO2011089678A1 (ja) 電力収集装置、電力計測装置及び電力収集方法
CN103746938A (zh) 一种发送数据包的方法及装置
CN117614517B (zh) 基于数据传输量控制的多链路数据传输方法及装置
CN105094743A (zh) 一种先进先出数据缓存器及其进行时延控制的方法
CN103312719A (zh) 网络环境下基于udp的速率自适应传输方法
KR101660352B1 (ko) 트래픽 분배 방법, 장치 및 시스템
CN101631148A (zh) 串行通信协议中地址动态分配的通信方法
CN109547356A (zh) 一种电能计量的数据传输方法、系统、设备及计算机存储介质
CN107222403A (zh) 一种数据传输方法、系统和电子设备
EP3119044B1 (en) Page insertion method and device
CN104135444A (zh) 多媒体数据传输流量控制方法及装置
CN106341339A (zh) 一种端到端网络流量控制方法
CN105224491A (zh) 一种自适应速率接收总线数据的方法及装置
CN106331756A (zh) 视频转发的路由选择装置及方法
CN102802200A (zh) 一种数据报文的发送方法和设备
CN105424093A (zh) 一种环境监测数据的传输方法
CN104104597B (zh) 一种数据传输方法、装置及系统
TW510099B (en) Communication system and communication method
CN109586931B (zh) 组播方法及终端设备
CN102769830B (zh) 组播报文发送方法和装置、网络设备
CN104850517B (zh) 一种dma传输报文数据的方法及装置
CN204836205U (zh) 一种基于云计算的网络监测系统
CN111049926B (zh) 一种数据传输方法及相关设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180206

Termination date: 20190901