CN105207907A - 一种控制数据转发的方法和装置 - Google Patents

一种控制数据转发的方法和装置 Download PDF

Info

Publication number
CN105207907A
CN105207907A CN201510498352.9A CN201510498352A CN105207907A CN 105207907 A CN105207907 A CN 105207907A CN 201510498352 A CN201510498352 A CN 201510498352A CN 105207907 A CN105207907 A CN 105207907A
Authority
CN
China
Prior art keywords
fifo
pin
data
circuit
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510498352.9A
Other languages
English (en)
Inventor
毕研山
姜凯
于治楼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Group Co Ltd
Original Assignee
Inspur Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Group Co Ltd filed Critical Inspur Group Co Ltd
Priority to CN201510498352.9A priority Critical patent/CN105207907A/zh
Publication of CN105207907A publication Critical patent/CN105207907A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing
    • H04L45/745—Address table lookup; Address filtering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/29—Flow control; Congestion control using a combination of thresholds
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/6245—Modifications to standard FIFO or LIFO
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/252—Store and forward routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供一种控制数据转发的装置和方法。该装置包括：控制电路、包括FIFO的数据转发电路，其中，所述数据转发电路，用于接收外部网络传送的数据，并将接收到的数据放入所述FIFO中；所述控制电路，用于检测所述数据转发电路中的FIFO是否已满，如果是，对所述数据转发电路中的FIFO复位。本方案能够避免数据转发链路挂死。

Description

一种控制数据转发的方法和装置
技术领域
本发明涉及通信技术，特别涉及一种控制数据转发的方法和装置。
背景技术
在以太网数据加密设计中，报文数据是以包为单位进行处理的。数据转发设备从网络上接收传送过来的数据，数据转发设备对接收到的数据，打上包头及包尾标签，形成一个个的数据包，数据转发设备查找策略表，根据查找的策略做加密、明通或者丢弃处理。其中，加密报文的包尾存放认证码，方便解密方进行认证。
在数据转发过程中，如果数据转发设备接收到一种无法识别的报文，就不能从报文中取出有效长度，也不能判断报文的报文尾的位置，此时就会一直接收报文，而无法形成数据包，并无法进行后续的查找策略表等处理，这样，接收到一定数量的报文后，数据转发设备中用于保存数据的FIFO填满，就无法再接收报文，因为没有报文尾，也无法发送报文，造成了数据转发链路的挂死。
发明内容
本发明提供一种控制数据转发的方法和装置，能够防止数据转发链路的挂死。
一种控制数据转发的装置，包括：控制电路、包括FIFO的数据转发电路，其中，
所述数据转发电路，用于接收外部网络传送的数据，并将接收到的数据放入所述FIFO中；
所述控制电路，用于检测所述数据转发电路中的FIFO是否已满，如果是，对所述数据转发电路中的FIFO复位。
所述FIFO被设置于所述数据转发电路的入端口位置处；
所述FIFO上的满信号引脚被连接到所述数据转发电路的第一IO引脚；所述数据转发电路的所述第一IO引脚连接到所述控制电路的检测引脚；
所述FIFO上的复位信号引脚被连接到所述数据转发电路的第二IO引脚；所述数据转发电路的所述第二IO引脚连接到所述控制电路的复位信号引脚；
所述FIFO在保存的数据已满时，通过满信号引脚输出预设的第一电平信号，该第一电平信号经所述第一IO引脚被传输到所述检测引脚；
所述控制电路具体执行：检测所述检测引脚上的信号，如果在设定时间内检测引脚上的信号均为第一电平信号，则确定所述FIFO已满，则控制所述控制电路的复位信号引脚输出预设的对应于复位的第二电平信号；所述第二电平信号通过所述第二IO引脚被传输到所述所述FIFO上的复位信号引脚；
所述FIFO检测到复位信号引脚上的第二电平信号后，进行复位。
所述数据转发电路中还包括：数据处理单元、转发单元；其中，
所述数据处理单元，用于识别所述FIFO中的数据，在能够识别时，从FIFO取出预设的有效长度，并为所取出的有效长度的数据增加包头和包尾标识，然后将形成的数据包发给所述转发单元；
所述转发单元，用于对接收到的数据包查找策略表，根据查找到的策略表进行报文转发处理。
所述控制电路包括CPLD；
所述数据转发电路包括FPGA。
所述FIFO的缓存长度为一个数据包的长度。
一种基于任一上述装置控制数据转发的方法，预先在数据转发电路的入端口处设置FIFO，设置控制电路，将控制电路与所述FIFO相连；还包括：
利用在数据转发电路的入端口处设置的FIFO保存外部网络传送来的数据；
由所述控制电路检测所述数据转发电路中的FIFO是否已满，如果是，所述控制电路对所述数据转发电路中的FIFO复位。
所述在数据转发电路的入端口处设置FIFO，将控制电路与所述FIFO相连包括：
将所述FIFO上的满信号引脚连接到所述数据转发电路的第一IO引脚；将所述数据转发电路的所述第一IO引脚连接到所述控制电路的检测引脚；将所述FIFO上的复位信号引脚连接到所述数据转发电路的第二IO引脚；将所述数据转发电路的所述第二IO引脚连接到所述控制电路的复位信号引脚；
该方法进一步包括：所述FIFO在保存的数据已满时，通过满信号引脚输出预设的第一电平信号，该第一电平信号经所述第一IO引脚被传输到所述检测引脚；
所述控制电路检测所述数据转发电路中的FIFO是否已满包括：检测所述检测引脚上的信号，如果在设定时间内检测引脚上的信号均为第一电平信号，则确定所述FIFO已满；
所述控制电路对所述数据转发电路中的FIFO复位包括：所述控制电路控制所述控制电路的复位信号引脚输出预设的对应于复位的第二电平信号；所述第二电平信号通过所述第二IO引脚被传输到所述所述FIFO上的复位信号引脚；所述FIFO检测到复位信号引脚上的第二电平信号后，进行复位。
该方法进一步包括：
识别所述FIFO中的数据，在无法识别该数据时，不从FIFO出取出数据；在能够识别该数据时，从FIFO取出预设的有效长度，并为所取出的有效长度的数据增加包头和包尾标识；
对接收到的数据包查找策略表，根据查找到的策略表进行报文转发处理。
所述控制电路包括CPLD；
所述数据转发电路包括FPGA。
在上述各个方法中，所述FIFO的缓存长度为一个数据包的长度。
本发明实施例提供的控制数据转发的装置和方法，在数据转发电路的入口端处设置有FIFO，这样，从网络传输过来的数据，则可以首先进入FIFO中进行缓存；并且，在数据转发电路之外设置控制电路，由控制电路连接到FIFO，从而对FIFO进行监控，在检测到FIFO已满时，对FIFO复位。这样，则使得FIFO可以继续接收网络传输的后续报文，因此，避免了数据转发链路的挂死。
附图说明
图1是本发明一个实施例中控制数据转发的装置的示意图。
图2是本发明另一个实施例中控制数据转发的装置的示意图。
图3是本发明又一个实施例中控制数据转发的装置的示意图。
图4是本发明再一个实施例中控制数据转发的装置的示意图。
图5是本发明一个实施例中控制数据转发的方法流程图。
图6是本发明另一个实施例中控制数据转发的方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明一个实施例提出了一种控制数据转发的装置，参见图1，包括：控制电路101、包括FIFO的数据转发电路102，其中，所述FIFO被设置于所述数据转发电路的入端口位置处；
所述数据转发电路102，用于接收外部网络传送的数据，并将接收到的数据放入入端口位置处的所述FIFO中；
所述控制电路101，用于检测所述数据转发电路中的FIFO是否已满，如果是，对所述数据转发电路中的FIFO复位。
在本发明一个实施例中，为了能够在异常情况发生时，能够对FIFO进行复位，保证FIFO能够继续接收网络传送来的数据，使得数据转发链路正常工作，控制电路与数据转发电路102中的FIFO的连接方式是，将FIFO的相关引脚引出到数据转发电路102的IO引脚，之后再引出到控制电路，使得控制电路能够检测和复位FIFO，参见图2，一种具体的电路连接方式包括：
所述FIFO上的满信号引脚(记为FULL)被连接到所述数据转发电路的一个IO引脚(记为第一IO引脚)；所述数据转发电路的所述第一IO引脚连接到所述控制电路的检测引脚(记为C)；从而实现了FIFO与控制电路的检测信号的连接；
所述FIFO上的复位信号引脚(记为RST)被连接到所述数据转发电路的另一个IO引脚(记为第二IO引脚)；所述数据转发电路的所述第二IO引脚连接到所述控制电路的复位信号引脚(记为RST)；从而实现了FIFO与控制电路的复位信号的连接。
基于上述图2所示的控制数据转发装置，FIFO在保存的数据已满时，会通过满信号引脚输出表示数据已满的第一电平信号(比如可以为高电平信号)，该第一电平信号经所述第一IO引脚被传输到所述检测引脚；
所述控制电路检测所述检测引脚上的信号，如果在设定时间内检测引脚上的信号均为第一电平信号，则确定所述FIFO已满，则控制所述控制电路的复位信号引脚输出预设的对应于复位的第二电平信号(比如可以为低电平信号)；所述第二电平信号通过所述第二IO引脚被传输到所述FIFO上的复位信号引脚；所述FIFO检测到复位信号引脚上的第二电平信号后，进行复位。
在本发明一个实施例中，所述数据转发电路中还包括：数据处理单元、转发单元；其中，
所述数据处理单元，用于识别所述FIFO中的数据，在无法识别时，不会从FIFO中取出数据，因此FIFO中的数据会满，在能够识别时，从FIFO取出预设的有效长度，并为所取出的有效长度的数据增加包头和包尾标识，然后将形成的数据包发给所述转发单元；
所述转发单元，用于对接收到的数据包查找策略表，根据查找到的策略表进行报文转发处理。
参见图3，在本发明一个实施例中，所述控制电路包括CPLD；所述数据转发电路包括FPGA。
在本发明一个实施例中，所述FIFO的缓存长度为一个数据包的长度。
参见图4，本发明一个实施例中，以控制电路包括CPLD，所述数据转发电路包括FPGA为例，控制数据转发的装置的一种结构示意图可以如图4所示。
本发明一个实施例还提出了一种控制数据转发的方法，该方法基于本发明任一实施例提出的控制数据转发的装置，参见图5，包括：
501：预先在数据转发电路的入端口处设置FIFO。
502：预先设置控制电路，将控制电路与所述FIFO相连。
503：利用在数据转发电路的入端口处设置的FIFO保存外部网络传送来的数据。
504：由所述控制电路检测所述数据转发电路中的FIFO是否已满，如果是，执行步骤505，否则，返回步骤504。
505：所述控制电路对所述数据转发电路中的FIFO复位。
为了更加清楚地说明本发明实施例的实现过程，下面结合图4所示的装置的结构示意图以及图6所示的本发明另一实施例中控制数据转发的处理过程，进行说明，包括：
601:预先在FPGA的入端口处设置FIFO，设置FIFO的缓存长度为预设的一个数据包的长度；以及设置CPLD。
602：将FPGA中入端口处的FIFO上的满信号引脚连接到FPGA的一个IO引脚(IO1)；将FPGA的IO1引脚连接到CPLD的检测引脚。
603：将FIFO上的复位信号引脚连接到FPGA的另一个IO引脚(IO2)；将FPGA的IO2引脚连接到CPLD的复位信号引脚。
上述步骤602和603的处理，使得FIFO上的相关引脚通过FPGA上的IO引脚被引出，从而可以连接到CPLD的相关引脚。
上述步骤601至603的过程，只是为了描述方便而拆分的步骤，并无严格的执行顺序。并且，上述过程为预处理过程。
604：从网络传输来的数据被实时存入数据转发电路入端口处的FIFO中。
605：数据转发电路中的数据处理单元判断是否能够识别FIFO中的数据，如果能，执行步骤606，否则，不从FIFO中取出数据，执行步骤609。
这里，如果FIFO中的数据无法识别，则该数据会留存在FIFO中，而后续从网络来的数据也被持续写入FIFO中，最终导致FIFO被写满，并且，数据无法被取出。
606：数据转发电路中的数据处理单元从FIFO取出预设的有效长度，并为所取出的有效长度的数据增加包头和包尾标识，形成数据包。
607：数据转发电路中的数据处理单元将形成的数据包发给数据转发电路中的转发单元。
608：数据转发电路中的转发单元对接收到的数据包查找策略表，根据查找到的策略表进行报文转发处理。
这里，报文转发处理可以是：从指定的出端口发出报文，或者丢弃报文等。
609：FIFO在自身保存的数据已满时，通过满信号引脚输出高电平信号，该高电平信号经IO1引脚被传输到CPLD的检测引脚。
610：CPLD实时对检测引脚进行检测，判断在预设的时间长度内是否持续检测到检测引脚输出高电平信号，如果是，确定由于FIFO中出现无法识别的数据等原因，导致FIFO已满，则执行611，否则返回步骤610。
611：CPLD控制该CPLD的复位信号引脚输出低电平信号。
612：CPLD的复位信号引脚输出的低电平信号通过FPGA的IO2引脚被传输到FIFO上的复位信号引脚。
613：FIFO检测到复位信号引脚上出现低电平信号后，进行复位处理。
这里，FIFO进行复位时，可以清空FIFO，使得FIFO可以继续接收后续从网络上传输来的数据，避免了数据转发链路被挂死。
上述设备内的各单元之间的信息交互、执行过程等内容，由于与本发明方法实施例基于同一构思，具体内容可参见本发明方法实施例中的叙述，此处不再赘述。
本发明各个实施例至少具有如下的有益效果：
1、本发明实施例中，在数据转发电路的入口端处设置有FIFO，这样，从网络传输过来的数据，则可以首先进入FIFO中进行缓存；并且，在数据转发电路之外设置控制电路，由控制电路连接到FIFO，从而对FIFO进行监控，在检测到FIFO已满时，对FIFO复位。这样，则使得FIFO可以继续接收网络传输的后续报文，因此，避免了数据转发链路的挂死。
2、本发明实施例中，可以基于FPGA实现数据转发电路，并且，为了保证能够从外部对FPGA中的FIFO进行复位，将FIFO的相应管脚通过FPGA的IO管脚引出，连接到作为控制电路的CPLD，从而保证了控制复位的执行。
需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个〃〃〃〃〃〃”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (10)

1.一种控制数据转发的装置，其特征在于，包括：控制电路、包括FIFO的数据转发电路，其中，
所述数据转发电路，用于接收外部网络传送的数据，并将接收到的数据放入所述FIFO中；
所述控制电路，用于检测所述数据转发电路中的FIFO是否已满，如果是，对所述数据转发电路中的FIFO复位。
2.根据权利要求1所述的装置，其特征在于，
所述FIFO被设置于所述数据转发电路的入端口位置处；
所述FIFO上的满信号引脚被连接到所述数据转发电路的第一IO引脚；所述数据转发电路的所述第一IO引脚连接到所述控制电路的检测引脚；
所述FIFO上的复位信号引脚被连接到所述数据转发电路的第二IO引脚；所述数据转发电路的所述第二IO引脚连接到所述控制电路的复位信号引脚；
所述FIFO在保存的数据已满时，通过满信号引脚输出预设的第一电平信号，该第一电平信号经所述第一IO引脚被传输到所述检测引脚；
所述控制电路具体执行：检测所述检测引脚上的信号，如果在设定时间内检测引脚上的信号均为第一电平信号，则确定所述FIFO已满，则控制所述控制电路的复位信号引脚输出预设的对应于复位的第二电平信号；所述第二电平信号通过所述第二IO引脚被传输到所述所述FIFO上的复位信号引脚；
所述FIFO检测到复位信号引脚上的第二电平信号后，进行复位。
3.根据权利要求2所述的装置，其特征在于，所述数据转发电路中还包括：数据处理单元、转发单元；其中，
所述数据处理单元，用于识别所述FIFO中的数据，在能够识别时，从FIFO取出预设的有效长度，并为所取出的有效长度的数据增加包头和包尾标识，然后将形成的数据包发给所述转发单元；
所述转发单元，用于对接收到的数据包查找策略表，根据查找到的策略表进行报文转发处理。
4.根据权利要求1至3中任一所述的装置，其特征在于，所述控制电路包括CPLD；
所述数据转发电路包括FPGA。
5.根据权利要求1至3中任一所述的装置，其特征在于，所述FIFO的缓存长度为一个数据包的长度。
6.一种基于权利要求1至5中任一所述的装置控制数据转发的方法，其特征在于，预先在数据转发电路的入端口处设置FIFO，设置控制电路，将控制电路与所述FIFO相连；还包括：
利用在数据转发电路的入端口处设置的FIFO保存外部网络传送来的数据；
由所述控制电路检测所述数据转发电路中的FIFO是否已满，如果是，所述控制电路对所述数据转发电路中的FIFO复位。
7.根据权利要求6所述的方法，其特征在于，
所述在数据转发电路的入端口处设置FIFO，将控制电路与所述FIFO相连包括：
将所述FIFO上的满信号引脚连接到所述数据转发电路的第一IO引脚；将所述数据转发电路的所述第一IO引脚连接到所述控制电路的检测引脚；将所述FIFO上的复位信号引脚连接到所述数据转发电路的第二IO引脚；将所述数据转发电路的所述第二IO引脚连接到所述控制电路的复位信号引脚；
该方法进一步包括：所述FIFO在保存的数据已满时，通过满信号引脚输出预设的第一电平信号，该第一电平信号经所述第一IO引脚被传输到所述检测引脚；
所述所述控制电路检测所述数据转发电路中的FIFO是否已满包括：检测所述检测引脚上的信号，如果在设定时间内检测引脚上的信号均为第一电平信号，则确定所述FIFO已满；
所述控制电路对所述数据转发电路中的FIFO复位包括：所述控制电路控制所述控制电路的复位信号引脚输出预设的对应于复位的第二电平信号；所述第二电平信号通过所述第二IO引脚被传输到所述所述FIFO上的复位信号引脚；所述FIFO检测到复位信号引脚上的第二电平信号后，进行复位。
8.根据权利要求6或7所述的方法，其特征在于，该方法进一步包括：
识别所述FIFO中的数据，在无法识别该数据时，不从FIFO出取出数据；在能够识别该数据时，从FIFO取出预设的有效长度，并为所取出的有效长度的数据增加包头和包尾标识；
对接收到的数据包查找策略表，根据查找到的策略表进行报文转发处理。
9.根据权利要求6或7所述的方法，其特征在于，所述控制电路包括CPLD；
所述数据转发电路包括FPGA。
10.根据权利要求6或7所述的方法，其特征在于，所述FIFO的缓存长度为一个数据包的长度。
CN201510498352.9A 2015-08-14 2015-08-14 一种控制数据转发的方法和装置 Pending CN105207907A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510498352.9A CN105207907A (zh) 2015-08-14 2015-08-14 一种控制数据转发的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510498352.9A CN105207907A (zh) 2015-08-14 2015-08-14 一种控制数据转发的方法和装置

Publications (1)

Publication Number Publication Date
CN105207907A true CN105207907A (zh) 2015-12-30

Family

ID=54955350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510498352.9A Pending CN105207907A (zh) 2015-08-14 2015-08-14 一种控制数据转发的方法和装置

Country Status (1)

Country Link
CN (1) CN105207907A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110113265A (zh) * 2019-05-16 2019-08-09 济南浪潮高新科技投资发展有限公司 基于fpga的多i2c接口互联方法及模块

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1622526A (zh) * 2003-11-26 2005-06-01 华为技术有限公司 一种数据传输死锁的解决方法
CN101344870A (zh) * 2008-08-19 2009-01-14 北京中星微电子有限公司 一种复用性强的fifo控制模块及其管理内存的方法
CN101645749A (zh) * 2009-09-04 2010-02-10 中兴通讯股份有限公司 光传送数据单元解映射装置及方法
US20150089152A1 (en) * 2013-09-26 2015-03-26 International Business Machines Corporation Managing high-conflict cache lines in transactional memory computing environments
CN104809038A (zh) * 2014-01-24 2015-07-29 中兴通讯股份有限公司 一种fifo异常处理方法及装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1622526A (zh) * 2003-11-26 2005-06-01 华为技术有限公司 一种数据传输死锁的解决方法
CN101344870A (zh) * 2008-08-19 2009-01-14 北京中星微电子有限公司 一种复用性强的fifo控制模块及其管理内存的方法
CN101645749A (zh) * 2009-09-04 2010-02-10 中兴通讯股份有限公司 光传送数据单元解映射装置及方法
US20150089152A1 (en) * 2013-09-26 2015-03-26 International Business Machines Corporation Managing high-conflict cache lines in transactional memory computing environments
CN104809038A (zh) * 2014-01-24 2015-07-29 中兴通讯股份有限公司 一种fifo异常处理方法及装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110113265A (zh) * 2019-05-16 2019-08-09 济南浪潮高新科技投资发展有限公司 基于fpga的多i2c接口互联方法及模块

Similar Documents

Publication Publication Date Title
US9276853B2 (en) Hashing of network packet flows for efficient searching
CN104717105B (zh) 一种基于ISA100.11a标准的工业传感网数据重复检测方法
CN101645851B (zh) 一种ip分片报文的重组方法和装置
CN105939297B (zh) 一种tcp报文重组方法和装置
CN109586959B (zh) 一种故障检测的方法及装置
CN108551425A (zh) 基于工业以太网的数据传输系统、方法和通信设备
CN107959715A (zh) 基于无线通讯的远程终端信息识别软件系统及识别方法
CN107026790B (zh) 一种转发控制方法及设备
CN105247831A (zh) 流表修改方法、流表修改装置和开放流网络系统
CN103227777B (zh) 一种防止dpd探测失败导致ipsec隧道震荡的方法
CN104135548A (zh) 基于fpga的静态nat实现方法及装置
CN104469822A (zh) 一种测试方法、基站及系统
CN104486226B (zh) 一种报文处理方法及装置
CN101969404A (zh) 报文处理的方法及设备
JP5889218B2 (ja) データ転送装置及びデータ転送方法
CN107579792A (zh) 多型号在轨卫星工程参数并行解析方法
CN109729059A (zh) 数据处理方法、装置及计算机
CN102655476B (zh) 一种互联网协议流转发方法，及设备
CN109218176B (zh) 一种报文处理的方法及装置
CN105207907A (zh) 一种控制数据转发的方法和装置
CN110235417B (zh) 一种sdn及其报文转发的方法和装置
CN101895457A (zh) 一种确保tcp通信过程中数据传输完整性的方法
CN101795216B (zh) 多跳双向转发检测中复位看门狗的方法及设备
CN104219240A (zh) 一种主机学习方法以及装置
CN107707486A (zh) 一种基于openflow通道的报文处理方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151230