CN105187752B - 一种高可靠性的图像处理平台 - Google Patents

Abstract

本发明提供一种高可靠性的图像处理平台，该图像处理平台包括微控制模块、中央处理模块以及图像编解码模块；该微控制模块包括微控制芯片、通信芯片以及时钟芯片；该中央处理模块包括CPU芯片、CPU存储器以及CPU接口；图像编解码模块包括GPU芯片、GPU存储器以及GPU接口。该CPU存储器包括存储处理代码的第一存储模块以及用于存储处理数据的第二存储模块。本发明的图像处理平台通过第一存储模块以及第二存储模块的设置，提高了图像处理平台的可靠性；解决了现有的图像处理平台的可靠性较低或制造成本较高的技术问题。

Description

一种高可靠性的图像处理平台

技术领域

本发明涉及图像处理领域，特别是涉及一种高可靠性的图像处理平台。

背景技术

随着信息技术的飞速发展和我国国民经济信息化的推进，在智能交通领域，图像处理平台的使用越来越频繁，目前在交通视频的在线监测系统中应用到的图像处理平台通常是工控机，工控机中只有一个CPU进行工作，在长时间的连续运行中，经常会因CPU所用电源出现波动不稳定、系统不稳定或大量临时文件导致工控机运行很慢或死机故障，且工控机死机后无报警功能以及自动重启功能。

此外，现有的图像处理平台既要实现前端视频的编解码功能，同时也要同时实现编解码后的算法处理功能，在多路图像视频输入的情况下，图像处理平台经常会由于编解码操作占用大量资源导致无法对图像视频进行实时处理。

同时现有的图像处理平台中的数据以及代码存储硬件由于读写操作频繁，容易导致数据丢失，从而进一步降低了图像处理平台的可靠性。

故，有必要提供一种高可靠性的图像处理平台，以解决现有技术所存在的问题。

发明内容

本发明实施例提供一种可靠性高且制造成本低的图像处理平台；以解决现有的图像处理平台的可靠性较低或制造成本较高的技术问题。

本发明实施例提供一种高可靠性的图像处理平台，其包括微控制模块、中央处理模块以及图像编解码模块；

所述微控制模块包括用于控制所述中央处理模块以及所述图像编解码模块的微控制芯片、用于与所述中央处理模块进行通信操作的通信芯片以及用于提供时钟频率的时钟芯片；其中所述通信芯片以及所述时钟芯片分别与所述微控制芯片连接；

所述中央处理模块包括用于进行算法处理功能的CPU芯片、用于存储算法数据的CPU存储器以及用于分别与所述微控制模块以及所述图像编解码模块连接的CPU接口；其中所述CPU存储器以及所述CPU接口分别与所述CPU芯片连接；

所述图像编解码模块包括用于进行图像处理的GPU芯片、用于存储图像处理数据的GPU存储器以及用于与所述中央处理模块连接的GPU接口；其中所述GPU芯片分别与所述GPU存储器以及所述GPU接口连接；

其中所述CPU存储器包括用于存储处理代码的第一存储模块以及用于存储处理数据的第二存储模块。

在本发明所述的高可靠性的图像处理平台中，所述第一存储模块包括用于存储运行处理代码的第一存储单元、用于存储备份运行处理代码的第二存储单元以及用于存储所述备份运行处理代码的第三存储单元；

其中所述第二存储单元的属性为可读写，所述第三存储单元的属性为只读。

在本发明所述的高可靠性的图像处理平台中，所述第二存储模块包括多个容量相等的存储块，每个所述存储块设置一文件存储时间，相邻的所述存储块的所述文件存储时间的第一时间间隔相同。

在本发明所述的高可靠性的图像处理平台中，所述第二存储模块包括：

查找单元，用于接收到所述处理数据时，根据所述处理数据的数据生成时间以及所述存储块的文件存储时间，查找到所述处理数据对应的存储块；其中相邻的所述处理数据的数据生成时间的第二时间间隔相同，且所述第二时间间隔等于所述第一时间间隔；

存储单元，用于将所述处理数据存储到对应的所述存储块中；以及

标签设置单元，用于使用所述处理数据的数据生成时间设置所述存储块的文件时间标签。

在本发明所述的高可靠性的图像处理平台中，所述查找单元包括：

相邻存储块查找子单元，用于接收到所述处理数据时，根据所述处理数据的数据生成时间以及所述第二时间间隔，找到所述处理数据对应的存储块的相邻存储块；以及

存储块查找子单元，用于将位于所述相邻存储块的后面的存储块设置为所述处理数据对应的存储块，如所述相邻存储块为最后一个存储块，则将第一个存储块设置为所述处理数据对应的存储块。

在本发明所述的高可靠性的图像处理平台中，所述第二存储模块还包括：

数据丢弃单元，用于当所述处理数据的容量大于对应的所述存储块的容量时，将所述处理数据后端的数据丢弃，以使得所述处理数据的容量等于对应的所述存储块的容量。

在本发明所述的高可靠性的图像处理平台中，所述第二存储模块还包括：

标识单元，用于如所述CPU存储器的第二存储模块的某个存储块损坏时，在所述存储块上设置坏块标记，以避免在损坏的所述存储块上进行数据存储操作。

在本发明所述的高可靠性的图像处理平台中，所述微控制芯片包括SCK管脚、SDA管脚、TXD0管脚、TXD1管脚、RXD0管脚以及RXD1管脚，所述微控制芯片通过所述SCK管脚以及所述SDA管脚与所述时钟芯片连接；所述微控制芯片通过所述TXD0管脚、所述TXD1管脚、所述RXD0管脚以及所述RXD1管脚与所述通信芯片连接；

所述微控制模块还包括用于检测所述微控制模块的工作温度的温度传感芯片；所述微控制芯片包括MISO管脚以及MCLK管脚，所述微控制芯片通过所述MISO管脚以及所述MCLK管脚与所述温度传感芯片连接；

所述微控制模块还包括用于对所述微控制芯片进行复位操作的复位芯片，所述微控制芯片包括WDI管脚以及RESET管脚，所述微控制芯片通过所述WDI管脚以及所述RESET管脚与所述复位芯片连接。

在本发明所述的高可靠性的图像处理平台中，所述通信芯片包括R2Out管脚、T2In管脚、R1Out管脚、T1In管脚、R2In管脚、T2Out管脚、R1In管脚以及T1Out管脚，所述通信芯片通过所述R2Out管脚与所述微控制芯片的RXD0管脚连接，所述通信芯片通过所述T2In管脚与所述微控制芯片的所述TXD0管脚连接，所述通信芯片通过所述R1Out管脚与所述微控制芯片的所述RXD1管脚连接，所述通信芯片通过所述T1In管脚与所述微控制芯片的所述TXD1管脚连接；所述通信芯片还包括，所述通信芯片通过所述R2In管脚、所述T2Out管脚、所述R1In管脚以及所述T1Out管脚与所述中央处理模块连接。

在本发明所述的高可靠性的图像处理平台中，所述微控制模块还包括用于提供电源的微控制电源单元，所述微控制电源单元分别与所述微控制芯片、所述时钟芯片以及所述通信芯片连接；

所述中央处理模块还包括用于提供电源的CPU电源单元，所述CPU电源单元分别与所述CPU芯片、所述CPU存储器以及所述CPU接口连接；

所述图像编解码模块还包括用于提供电源的GPU电源单元，所述GPU电源单元分别与所述GPU芯片、所述GPU存储器以及所述GPU接口连接。

相较于现有技术的图像处理平台，本发明的图像处理平台通过第一存储模块以及第二存储模块的设置，提高了图像处理平台的可靠性；解决了现有的图像处理平台的可靠性较低或制造成本较高的技术问题。

附图说明

图1为本发明的图像处理平台的优选实施例的结构示意图；

图2为本发明的图像处理平台的优选实施例的微控制模块的微控制芯片的电路示意图；

图3为本发明的图像处理平台的优选实施例的微控制模块的时钟芯片的电路示意图；

图4为本发明的图像处理平台的优选实施例的微控制模块的温度传感芯片的电路示意图；

图5为本发明的图像处理平台的优选实施例的微控制模块的复位芯片的电路示意图；

图6为本发明的图像处理平台的优选实施例的微控制模块的通信芯片的电路示意图；

图7为本发明的图像处理平台的优选实施例的中央处理模块的CPU存储器的结构示意图；

图8为本发明的图像处理平台的优选实施例的中央处理模块的CPU存储器的第二存储模块的查找单元的结构示意图。

具体实施方式

本发明的图像处理平台可用于交通视频的在线监测系统的工控机中，该图像处理平台可以在较好的实现前端视频的编解码功能的同时，实现视频编解码后的算法处理功能。

请参照图1，图1为本发明的图像处理平台的优选实施例的结构示意图。本优选实施例的图像处理平台10包括微控制模块11、中央处理模块12以及图像编解码模块13。微控制模块11包括微控制芯片111、通信芯片112、时钟芯片113、温度传感芯片114、复位芯片115以及微控制电源单元116。微控制芯片111用于控制中央处理模块12以及图像编解码模块13；通信芯片112用于与中央处理模块12进行通信操作；时钟芯片113用于提供微控制芯片111的时钟频率；温度传感芯片114用于检测微控制模块11的工作温度；复位芯片115用于对微控制芯片111进行复位操作；微控制电源单元116用于提供电源。通信芯片112、时钟芯片113、温度传感芯片114以及复位芯片115分别与微控制芯片111连接。微控制电源单元116分别与微控制芯片111、时钟芯片113以及通信芯片112连接。

中央处理模块12包括CPU芯片121、CPU存储器122、CPU接口123以及CPU电源单元124。CPU芯片121用于进行算法处理功能；CPU存储器122用于存储算法数据；CPU接口123分别与微控制模块11以及图像编解码模块13连接，用于与微控制模块11以及图像编解码模块13进行通信；CPU电源单元124用于提供电源。CPU存储器122以及CPU接口123分别与CPU芯片121连接，CPU电源单元124分别与CPU芯片121、CPU存储器122以及CPU接口123连接。

图像编解码模块13包括GPU芯片131、GPU存储器132、GPU接口133以及GPU电源单元134。GPU芯片131用于进行图像处理；GPU存储器132用于存储图像处理数据；GPU接口133与中央处理模块12连接，用于与中央处理模块12进行通信；GPU电源单元134用于提供电源。GPU芯片131分别与GPU存储器132以及GPU接口133连接，GPU电源单元134分别与GPU芯片131、GPU存储器132以及GPU接口133连接。

微控制模块的具体电路结构请参照图2至图6，图2为本发明的图像处理平台的优选实施例的微控制模块的微控制芯片的电路示意图；图3为本发明的图像处理平台的优选实施例的微控制模块的时钟芯片的电路示意图；图4为本发明的图像处理平台的优选实施例的微控制模块的温度传感芯片的电路示意图；图5为本发明的图像处理平台的优选实施例的微控制模块的复位芯片的电路示意图；图6为本发明的图像处理平台的优选实施例的微控制模块的通信芯片的电路示意图。

其中微控制芯片111包括SCK管脚(时钟信号管脚)以及SDA管脚(数据信号管脚)，微控制芯片111通过上述SCK管脚以及SDA管脚与时钟芯片113连接。

微控制芯片111还包括MISO管脚(数据输出管脚)以及MCLK管脚(时钟信号管脚)，微控制芯片111通过上述MISO管脚以及MCLK管脚与温度传感芯片114连接。

微控制芯片111还包括WDI管脚(监控管脚)以及RESET管脚(复位管脚)，微控制芯片111通过上述WDI管脚以及RESET管脚与复位芯片115连接。

微控制芯片111还包括TXD0管脚(信号发送管脚)、TXD1管脚(信号发送管脚)、RXD0管脚(信号接收管脚)以及RXD1管脚(信号接收管脚)，微控制芯片111通过上述TXD0管脚、TXD1管脚、RXD0管脚以及RXD1管脚与通信芯片112连接。

通信芯片112包括R2Out管脚、T2In管脚、R1Out管脚、T1In管脚、R2In管脚、T2Out管脚、R1In管脚以及T1Out管脚。通信芯片112通过R2Out管脚与微控制芯片111的RXD0管脚连接，通信芯片112通过T2In管脚与微控制芯片111的TXD0管脚连接，通信芯片112通过R1Out管脚与微控制芯片111的RXD1管脚连接，通信芯片112通过T1In管脚与微控制芯片111的所述TXD1管脚连接。通信芯片112通过上述R2In管脚、T2Out管脚、R1In管脚以及T1Out管脚与中央处理模块12的CPU接口123连接。

本优选实施例的图像处理平台10使用时，首先微控制模块11接收外部的视频图像数据，并将视频图像数据的处理过程分成了算法处理过程以及图像处理过程。随后微控制模块11将算法处理过程的视频图像数据发送至中央处理模块12进行处理，将图像处理过程的视频图像数据发送至图像编解码模块13进行处理。这样中央处理模块12可以较好的完成其擅长的算法处理部分，而图像编解码模块13也可较好的完成并行化程度较高的图像处理部分。最后中央处理模块12以及图像编解码模块13将处理结果返回至微控制模块11，最终实现了整个图像处理过程。

在图像处理过程中，微控制模块11的温度传感芯片114以及复位芯片115会不断判断微控制芯片111、CPU芯片121以及GPU芯片131是否正常工作，如以上芯片处于非正常工作状态，复位芯片115会对图像处理平台10进行软件重启或硬件掉电重启。

请参照图7，图7为本发明的图像处理平台的优选实施例的中央处理模块的CPU存储器的结构示意图。本优选实施例的图像处理平台的中央处理模块的CPU存储器70包括第一存储模块71以及第二存储模块72，第一存储模块71用于存储处理代码，第二存储模块72用于存储处理数据。

其中第一存储模块71包括用于存储运行处理代码的第一存储单元711、用于存储备份运行处理代码的第二存储单元712以及用于存储备份运行处理代码的第三存储单元713。其中第二存储单元712的属性为可读写，第三存储单元713的属性为只读。

第二存储模块72包括多个容量相等的存储块，每个存储块设置一文件存储时间，相邻的存储块的文件存储时间的第一时间间隔相同。

第二存储模块72包括查找单元721、存储单元722、标签设置单元723、数据丢弃单元724以及标识单元725。查找单元721用于接收到处理数据时，根据处理数据的数据生成时间以及存储块的文件存储时间，查找到处理数据对应的存储块，其中相邻的处理数据的数据生成时间的第二时间间隔相同，且第二时间间隔等于第一时间间隔。存储单元722用于将处理数据存储到对应的存储块中。标签设置单元723用于使用处理数据的数据生成时间设置存储块的文件时间标签。数据丢弃单元724用于当处理数据的容量大于对应的存储块的容量时，将处理数据后端的数据丢弃，以使得处理数据的容量等于对应的存储块的容量。标识单元725用于如CPU存储器70的第二存储模块72的存储块损坏时，在存储块上设置坏块标记，以避免在损坏的存储块上进行数据存储操作。

请参照图8，图8为本发明的图像处理平台的优选实施例的中央处理模块的CPU存储器的第二存储模块的查找单元的结构示意图。该查找单元721包括相邻存储块查找子单元7211以及存储块查找子单元7212。相邻存储块查找子单元7211用于接收到处理数据时，根据处理数据的数据生成时间以及第二时间间隔，找到处理数据对应的存储块的相邻存储块；存储块查找子单元7212用于将位于相邻存储块的后面的存储块设置为处理数据对应的存储块，如相邻存储块为最后一个存储块，则将第一个存储块设置为处理数据对应的存储块。

本优选实施例的图像处理平台的中央处理模块的CPU存储器70进行处理代码的存储操作时，会将处理代码同时存储在第一存储单元711、第二存储单元712以及第三存储单元713。正常情况下，会通过第一存储单元711读取处理代码，如第一存储单元711无法读取处理代码，则从第二存储单元712读取相应的处理代码，如正常读取，则将第二存储单元712的处理代码拷贝至第一存储单元，并重新从第一存储单元711读取处理代码。如第二存储单元712也无法读取处理代码，则从第三存储单元713读取处理代码，并将第三存储单元713的处理代码拷贝至第一存储单元711以及第二存储单元712。为了保证处理代码的稳定性以及可变更性，第二存储单元712的属性为可读写，第三存储单元713的属性为只读。

本优选实施例的图像处理平台的中央处理模块的CPU存储器70的第二存储模72块采用了块存储机制，即第二存储模块72通过多个容量相等的存储块进行数据存储。每个存储块均设置一文件存储时间，相邻的存储块的文件存储时间的第一时间间隔相同，即每个存储块均存储一固定时间间隔内的处理数据。

CPU存储器70进行处理数据的存储操作时，首先查找单元721接收到处理数据，根据处理数据的数据生成时间以及存储块的文件存储时间，查找到处理数据对应的存储块，其中相邻处理数据的数据生成时间的第二时间间隔相同，且第二时间间隔等于第一时间间隔。具体为：查找单元721的相邻存储块查找子单元7211接收处理数据时，根据处理数据的数据生成时间以及第二时间间隔，找到处理数据对应的存储块的相邻存储块；随后查找单元721的存储块查找子单元7212将位于相邻存储块的后面的存储块设置为处理数据对应的存储块。如相邻存储块为最后一个存储块，则将第一个存储块设置为处理数据对应的存储块。

如一存储块的文件存储时间为13:10，第一时间间隔为10分钟，则该存储块的后面的相邻存储块的文件存储时间应为13:20，数据生成时间为13:20的处理数据即存储在该相邻存储块中。如文件存储时间为13:10的存储块为第二存储模块72中的最后一个存储块，则将第二存储模块72中的第一个存储块设置为处理数据对应的存储块。

随后存储单元722将处理数据存储到对应的存储块中；然后标签设置单元723使用处理数据的数据生成时间设置存储块的文件时间标签。如判断处理数据的容量大于对应的存储块的容量，则数据丢弃单元724将处理数据后段的数据丢弃，以使得处理数据的容量等于对应的存储块的容量。

这样即完成了本优选实施例的图像处理平台的处理数据的存储过程。

优选的，第二存储模块72还包括标识单元725，该标识单元725可在已损坏的存储块上设置坏块标记，这样可以有效地避免在损坏的存储块上进行数据存储操作。

本发明的图像处理平台通过第一存储模块以及第二存储模块的设置，提高了图像处理平台的可靠性；解决了现有的图像处理平台的可靠性较低或制造成本较高的技术问题。

综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (9)

1.一种高可靠性的图像处理平台，其特征在于，所述图像处理平台包括微控制模块、中央处理模块以及图像编解码模块；

所述微控制模块包括用于控制所述中央处理模块以及所述图像编解码模块的微控制芯片、用于与所述中央处理模块进行通信操作的通信芯片以及用于提供时钟频率的时钟芯片；其中所述通信芯片以及所述时钟芯片分别与所述微控制芯片连接；

所述中央处理模块包括用于进行算法处理功能的CPU芯片、用于存储算法数据的CPU存储器以及用于分别与所述微控制模块以及所述图像编解码模块连接的CPU接口；其中所述CPU存储器以及所述CPU接口分别与所述CPU芯片连接；

所述图像编解码模块包括用于进行图像处理的GPU芯片、用于存储图像处理数据的GPU存储器以及用于与所述中央处理模块连接的GPU接口；其中所述GPU芯片分别与所述GPU存储器以及所述GPU接口连接；

其中所述CPU存储器包括用于存储处理代码的第一存储模块以及用于存储处理数据的第二存储模块；

所述第一存储模块包括用于存储运行处理代码的第一存储单元、用于存储备份运行处理代码的第二存储单元以及用于存储所述备份运行处理代码的第三存储单元；

其中所述第二存储单元的属性为可读写，所述第三存储单元的属性为只读。

2.根据权利要求1所述的高可靠性的图像处理平台，其特征在于，所述第二存储模块包括多个容量相等的存储块，每个所述存储块设置一文件存储时间，相邻的所述存储块的所述文件存储时间的第一时间间隔相同。

3.根据权利要求2所述的高可靠性的图像处理平台，其特征在于，所述第二存储模块包括：

查找单元，用于接收到所述处理数据时，根据所述处理数据的数据生成时间以及所述存储块的文件存储时间，查找到所述处理数据对应的存储块；其中相邻的所述处理数据的数据生成时间的第二时间间隔相同，且所述第二时间间隔等于所述第一时间间隔；

存储单元，用于将所述处理数据存储到对应的所述存储块中；以及

标签设置单元，用于使用所述处理数据的数据生成时间设置所述存储块的文件时间标签。

4.根据权利要求3所述的高可靠性的图像处理平台，其特征在于，所述查找单元包括：

相邻存储块查找子单元，用于接收到所述处理数据时，根据所述处理数据的数据生成时间以及所述第二时间间隔，找到所述处理数据对应的存储块的相邻存储块；以及

存储块查找子单元，用于将位于所述相邻存储块的后面的存储块设置为所述处理数据对应的存储块，如所述相邻存储块为最后一个存储块，则将第一个存储块设置为所述处理数据对应的存储块。

5.根据权利要求3所述的高可靠性的图像处理平台，其特征在于，所述第二存储模块还包括：

数据丢弃单元，用于当所述处理数据的容量大于对应的所述存储块的容量时，将所述处理数据后端的数据丢弃，以使得所述处理数据的容量等于对应的所述存储块的容量。

6.根据权利要求2所述的高可靠性的图像处理平台，其特征在于，所述第二存储模块还包括：

标识单元，用于如所述CPU存储器的第二存储模块的存储块损坏时，在所述存储块上设置坏块标记，以避免在损坏的所述存储块上进行数据存储操作。

7.根据权利要求1所述的高可靠性的图像处理平台，其特征在于，

所述微控制芯片包括SCK管脚、SDA管脚、TXD0管脚、TXD1管脚、RXD0管脚以及RXD1管脚，所述微控制芯片通过所述SCK管脚以及所述SDA管脚与所述时钟芯片连接；所述微控制芯片通过所述TXD0管脚、所述TXD1管脚、所述RXD0管脚以及所述RXD1管脚与所述通信芯片连接；

所述微控制模块还包括用于检测所述微控制模块的工作温度的温度传感芯片；所述微控制芯片包括MISO管脚以及MCLK管脚，所述微控制芯片通过所述MISO管脚以及所述MCLK管脚与所述温度传感芯片连接；

所述微控制模块还包括用于对所述微控制芯片进行复位操作的复位芯片，所述微控制芯片包括WDI管脚以及RESET管脚，所述微控制芯片通过所述WDI管脚以及所述RESET管脚与所述复位芯片连接。

8.根据权利要求1所述的高可靠性的图像处理平台，其特征在于，所述通信芯片包括R2Out管脚、T2In管脚、R1Out管脚、T1In管脚、R2In管脚、T2Out管脚、R1In管脚以及T1Out管脚，所述通信芯片通过所述R2Out管脚与所述微控制芯片的RXD0管脚连接，所述通信芯片通过所述T2In管脚与所述微控制芯片的TXD0管脚连接，所述通信芯片通过所述R1Out管脚与所述微控制芯片的所述RXD1管脚连接，所述通信芯片通过所述T1In管脚与所述微控制芯片的所述TXD1管脚连接；所述通信芯片还包括，所述通信芯片通过所述R2In管脚、所述T2Out管脚、所述R1In管脚以及所述T1Out管脚与所述中央处理模块连接。

9.根据权利要求1所述的高可靠性的图像处理平台，其特征在于，所述微控制模块还包括用于提供电源的微控制电源单元，所述微控制电源单元分别与所述微控制芯片、所述时钟芯片以及所述通信芯片连接；

所述中央处理模块还包括用于提供电源的CPU电源单元，所述CPU电源单元分别与所述CPU芯片、所述CPU存储器以及所述CPU接口连接；

所述图像编解码模块还包括用于提供电源的GPU电源单元，所述GPU电源单元分别与所述GPU芯片、所述GPU存储器以及所述GPU接口连接。