CN105142293A

CN105142293A - 一种反馈驱动电路

Info

Publication number: CN105142293A
Application number: CN201510591412.1A
Authority: CN
Inventors: 杨靖; 梅当民; 金学成
Original assignee: INTERNATIONAL GREEN CHIP (TIANJIN) CO Ltd
Current assignee: Sichuan Yichong Technology Co.,Ltd.
Priority date: 2015-09-16
Filing date: 2015-09-16
Publication date: 2015-12-09
Anticipated expiration: 2035-09-16
Also published as: CN105142293B

Abstract

本发明涉及一种反馈驱动电路,该电路包括，通道LED电流驱动电路模块(003)，用于根据接收的数字信号输出至少两条LED通道的匹配电流；至少两个采样保持电路模块(001)，用于分别采集以及保持至少两条LED通道一端的节点电压；通道反馈电压选择和误差放大器模块(002)，用于从至少两个采样保持电路模块(001)输出的电压中确定最小电压，并将最小电压放大后输出；升压驱动级电路模块(006)，用于根据所述通道反馈电压选择和误差放大器模块(002)的输出电压对至少两条LED通道的另一端的节点电压进行自适应调节。本发明确保在不增加芯片面积的情况下，节省了外部的分压反馈电阻，保持外部电路的电压稳定性，并且是最优化输出电压，同时提高了电源的利用效率。

Description

一种反馈驱动电路

技术领域

本发明涉及升压型高压LED电流驱动电路设计领域，尤其涉及一种反馈驱动电路。

背景技术

LED背光被用在小巧，廉价的LCD面板上；LED的背光结构主要分为两种，串联式电源和并联式电源，串联式电源可以使用较低恒流，但是需要将输入电源提升至符合串联式电源的总顺向电压水平，才能驱动LED；并联式需要较高的恒流来驱动，却降低了高电压的需求。串联式电源由于同一串上各个LED的电流是完全相等的，没有电流匹配的问题；而并联式电源由于各个LED上的电流会有一定的偏差，对电流匹配需要进行一定的处理。

现有技术中的BoostLED驱动采用固定的分压电阻进行反馈，如图1是现有技术的升压LED驱动固定电压反馈控制方式示意图所示，在实际使用中，需要预先设定串联的LED数量，并根据LED的数量设定分压电阻，一旦LED的数量需要改变时，反馈的分压电阻也需要跟着一起改变，并且由于LED的前向导通电压存在差异，为了保证足够的电压裕量，在设置分压电阻时需要考虑最差的LED前向电压情况；这样会导致使用中的复杂度，同时导致在驱动相同的LED数量时，需要考虑设定更高的Boost输出电压，影响整个系统的转换效率。

在现有技术中的LED驱动中所使用的DAC，如图7是现有技术中的电流型6BitDAC电路图，所示电路图中，D<5:0>控制电流支路的导通，不同的Bit信号控制不同的串联的基本电流单元的数量。如图6是现有技术中的带有DAC电流调节功能的LED输出驱动电路，如图所示，在设置不同的输出电流时，VREF_LED电压变化很大，如果输出驱动电流需要变化10倍，VREF_LED电压也需要变化10倍，为了保证最大电流正常工作，同样需要提高Boost的输出电压，也会影响这个电源的利用效率。

发明内容

本发明所要解决的技术问题在于针对上述现有技术的不足，提供一种随着LED数量变化负载自适应的反馈结构，以及在数模装换器DAC进行电流调整时，VREF_LED保持电压相对稳定的结构电路，以便电路应用更加简单，电源的利用效率更高。

为实现上述目的，本发明提供了一种反馈驱动电路，包括通道LED电流驱动电路模块、升压驱动级电路模块，以及至少两条LED通道；所述通道LED电流驱动电路模块与所述至少两条LED通道的一端相连，所述至少两条LED通道的另一端与所述升压驱动级电路模块相连；还包括至少两个采样保持电路模块和通道反馈电压选择和误差放大器模块，所述至少两个采样保持电路模块与所述至少两条LED通道的一端相连；所述通道反馈电压选择和误差放大器模块的一端与所述至少两个采样保持电路模块相连，其另一端与所述升压驱动级电路模块相连；其中，通道LED电流驱动电路模块，用于根据接收的数字信号输出所述至少两条LED通道的匹配电流；至少两个采样保持电路模块，用于分别采集以及保持所述至少两条LED通道一端的节点电压；通道反馈电压选择和误差放大器模块，用于从所述至少两个采样保持电路模块输出的电压中确定最小电压，并将所述最小电压放大后输出；升压驱动级电路模块，用于根据所述通道反馈电压选择和误差放大器模块的输出电压对所述至少两条LED通道的另一端的节点电压进行自适应调节。

优选地，所述至少两个采样保持电路模块，分别包括升压电路、第一控制开关、第二控制开关、电阻以及电容；其中，升压电路的输入端连接LED通道的一端，其输出端与第一控制开关的一端相连；第一控制开关的另一端与第二控制开关的一端以及电阻的一端相连，第一控制开关在LED_EN＝1以及LED_PWM＝1的时候导通，其他时候断开；第二控制开关的另一端接电源VDD，且在LED_EN＝0的时候导通，其他时候断开；电阻的另一端与电容的一端相连，并一起作为所述采样保持电路单元的输出，输出IFBxI；电容的另一端接地。

优选地，所述三通道反馈最小电压选择和误差放大器模块，包括第一比较器、第二比较器、第三比较器、电压选择器、误差放大器EA；其中，第一比较器的正端输入IFB0I，负端输入IFB1I，其输出端接SEL01；第二比较器的正端输入IFB1I，负端输入IFB2I，其输出端接SEL12；第三比较器的正端输入IFB2I，负端输入IFB0I，其输出端接SEL20；电压选择器接收输入模拟信号IFB0I、IFB1I以及IFB2I，并接收输入控制信号SEL01、SEL12以及SEL20，输出最小电压VMIN信号；误差放大器EA的第一输入MOS管的栅极接收最小电压VMIN信号，第二输入MOS管的栅极接收外部输入信号VREF_EA；误差放大器EA的尾电流一端接电源VDD，另一端与第一输入MOS管以及第二输入MOS管的源极相连；第一偏置电流的一端与第一输入MOS管的漏极相连，其另一端接地；第二偏置电流的一端与第二输入MOS管的漏极相连，其另一端接地；误差放大器EA的第二级输入端分别与第一输入MOS管以及第二输入MOS管的漏极相连，并输出EA_OUT信号。

优选地，所述三通道反馈最小电压选择和误差放大器模块，包括误差放大器EA、第三MOS管、第四MOS管、第五MOS管以及第六MOS管；其中，误差放大器EA的尾电流的一端接电源VDD，另一端与第三MOS管、第四MOS管、第五MOS管以及第六MOS管的源极相连；误差放大器EA的第一偏置电流的一端接地，其另一端与第三MOS管、第四MOS管以及第五MOS管的漏极相连；第三MOS管的栅极连接输入信号IFB0I；第四MOS管的栅极连接输入信号IFB1I；第五MOS管的栅极连接输入信号IFB2I；误差放大器EA的第二偏置电流的一端接地，其另一端与第六MOS管的漏极相连；第六MOS管的栅极接外端输入信号VREF_LED；误差放大器EA的第二级输入端分别与第五MOS管以及第六MOS管的漏极相连，并输出EA_OUT信号。

优选地，一种反馈驱动电路还包括，PWM时序控制模块以及数字编码模块；其中，所述数字编码模块，用于将输入的串行多Bit信号进行编码，并输出并行多Bit信号；所述PWM时序控制模块，用于接收PWM信号，对所述至少两个采样保持电路模块和通道LED电流驱动电路模块进行时序控制。

优选地，所述通道LED电流驱动电路模块，包括VREF_LED的产生电路、运算放大器、MOS管、电阻型6BitDAC电路、第六控制开关、第七控制开关；其中，VREF_LED的产生电路的输入端连接数模转换器DAC的最高比特DA<5>，其输出端与运算放大器的正输入端相连；运算放大器的正输入端接VREF_LED,负输入端与电压反馈VFBx相连，其输出端与第六控制开关相连；第六控制开关的另一端与MOS管的栅极相连；MOS管的源极与第七控制开关的一端相连，第七控制开关的另一端与电压反馈VFBx相连,其漏极与LED电流输出端IFBx；电阻型6BitDAC电路的输入端连接数模转换器DAC的DA<5:0>,输出端与电压反馈VFBx相连，其另一端接地。

优选地，所述电阻型6BitDAC包括与电源VDD直接相连的基本单元，接收D<0>信号的第一支路、第二支路、第三支路、第四支路、第五支路和接收D<5>信号的第六支路；其中，各个支路和基本单元的电阻的一端都与6BitDAC的输出端相连，另一端与控制开关的一端相连，控制开关的另一端接地；接收D<0>信号的第一支路、第二支路、第三支路、第四支路、第五支路和接收D<5>信号的第六支路分别是1个、2个、4个、8个、16个和16个与电源VDD直接相连的基本单元并联。

优选地，所述PWM时序控制模块，包括上升沿延时器和下降沿延时器；其中，PWM信号输入连接所述上升沿延时器和所述下降沿延时器的输入端；所述上升沿延时器输出PWM1信号；所述下降沿延时器输出PWM2信号。

优选地，所述VREF_LED的产生电路，包括第一恒流源，第一电阻、第二电阻、第三控制开关以及第四控制开关；其中，第一恒流源的电流源上端接电源VDD，下端与第一电阻和第三控制开关的一端相连；第一电阻的另一端与第二电阻以及第四控制开关的一端相连；第二电阻的另一端接地；第三控制开关的另一端和第四控制开关的另一端连接在一起，输出VREF_LED。第三控制开关是在DA<5>＝1的时候导通，其它时候断开；第四控制开关是在DA<5>＝0的时候导通，其它时候断开。

优选地，所述VREF_LED的产生电路包括第二恒流源、第三恒流源、第五控制开关以及基础电阻；其中，第二恒流源以及第三恒流源的一端接电源VDD；第二恒流源的另一端与第五控制开关的一端相连；第三恒流源的另一端与第五控制开关的另一端以及基础电阻的一端相连，连接后输出VREF_LED；基础电阻的另一端接地；第五控制开关在DA<5>＝1的时候导通，其它时候断开。

优选地，所述通道LED电流驱动电路模块中的MOS管可为N型MOS管或者D型MOS管。

优选地，所述至少两个采样保持电路模块检测PWM信号为高时的IFB0、IFB1和IFB2的电压，并将PWM信号为高时的IFB0、IFB1、IFB2的电压通过对应的开关和电容保持在IFB0I、IFB1I和IFB2I节点上。

优选地，所述数字编码模块，通过单引脚脉冲协议，实现输入多Bit信号，实现方式有多种，可以通过数脉冲的个数，或者通过检测脉冲的占空比，实现编码。

优选地，通道LED电流驱动电路模块，输出至少两通道的高匹配电流，电流的大小可以通过数模转换器DAC进行调节，同时电流的输入是灌电流输入，能够实现高匹配。

本发明的电路在不增加芯片面积的情况下，确保驱动LED的输出电压足够高，并且是最优化输出电压，从根本上解决了不同使用中需要计算反馈分压电阻的问题；保持外部电路的电压稳定性，不止节省了外部的分压反馈电阻，而且应用变得更加简单，同时提高了电源的利用效率。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术的升压LED驱动固定电压反馈控制方式示意图；

图2是本发明实施例提供的一种反馈驱动电路示意图；

图3是本发明实施例提供的采样保持电路单元示意图；

图4是本发明实施例提供的第一种最小电压选择和误差放大器电路示意图；

图5是本发明实施例提供的第二种最小电压选择和误差放大器电路示意图；

图6是现有技术中的带有DAC电流调节功能的LED输出驱动电路；

图7是现有技术中的电流型6BitDAC电路图；

图8是本发明实施例提供的带有DAC功能的LED输出驱动电路图；

图9是本发明实施例提供的VREF_LED电压产生的两种方案图；

图10是本发明实施例提供的电阻型6BitDAC电路图；

图11是本发明实施例提供的PWM时序电路图。

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

本发明的电路在不增加芯片面积的情况下，确保驱动LED的输出电压足够高，并且是最优化输出电压，从根本上解决了不同使用中需要计算反馈分压电阻的问题；保持外部电路的电压稳定性不止节省了外部的分压反馈电阻，而且应用变得更加简单，同时提高了电源的利用效率。

图2是本发明实施例提供的一种反馈驱动电路示意图。如图所示，一种反馈驱动电路，包括通道LED电流驱动电路模块003、升压驱动级电路模块006，以及至少两条LED通道；所述通道LED电流驱动电路模块003与所述至少两条LED通道的一端相连，所述至少两条LED通道的另一端与所述升压驱动级电路模块006相连；该电路还包括至少两个采样保持电路模块001和通道反馈电压选择和误差放大器模块002，所述至少两个采样保持电路模块001与所述至少两条LED通道的一端相连；所述通道反馈电压选择和误差放大器模块002的一端与所述至少两个采样保持电路模块001相连，其另一端与所述升压驱动级电路模块006相连。

具体地，通道LED电流驱动电路模块003，用于根据接收的数字信号输出所述至少两条LED通道的匹配电流；至少两个采样保持电路模块001，用于分别采集以及保持所述至少两条LED通道一端的节点电压；通道反馈电压选择和误差放大器模块002，用于从所述至少两个采样保持电路模块001输出的电压中确定最小电压，并将所述最小电压放大后输出；升压驱动级电路模块006，用于根据所述通道反馈电压选择和误差放大器模块002的输出电压对所述至少两条LED通道的另一端的节点电压进行自适应调节。

具体地，该电路包括，PWM时序控制模块004以及数字编码模块005；其中，所述数字编码模块005，用于将输入的串行多Bit信号进行编码，并输出并行多Bit信号；所述PWM时序控制模块004，用于接收PWM信号，对所述至少两个采样保持电路模块001和通道LED电流驱动电路模块003进行时序控制。

本发明实施例中的自适应负载反馈驱动环路，不论串联LED的数量是多少，还是不同通道之间的LED数量不一致，通过自适应反馈环路确保LED串下端的最小电压为一个预设值(譬如100mV)，LED串上端的电压根据LED的数量和LED电流自动适应到最优化的输出电压。从根本上解决了现有技术方案中由于不同LED数量的应用需要计算反馈分压电阻的问题。并且现有技术方案中的反馈电阻计算需要考虑应用中LED串上端电压最高的情况，不同厂家甚至不同批次的LED前向电压都会有所不同，在分压电压电阻计算时必须按照最大的LED前向电压进行计算，以保证所有LED串在不同LED电流和不同LED数量情况下都能正常发光，所以在驱动相同LED数量和相同LED电流情况下自适应方案的LED串上端电压比现有技术方案的LED串上端电压要低，自适应方案也因此提高了电源的利用效率。

本实施例可以驱动的LED数量比较多，采用串联、并联混合的方式实现LED驱动；并联驱动的应用，需要LED驱动对三通道之间的电流精度进行匹配性处理；串联驱动的应用，需要对输入电源进行Boost升压处理。

具体地，所述至少两个采样保持电路模块001，如图3是本发明实施例提供的采样保持电路示意图所示。每个采样电路都包括升压电路008、第一控制开关K1009、第二控制开关K2010、电阻R011以及电容012；其中，升压电路008的输入端连接LED电流输出端IFBx(x代表0、1、2)，其输出端与第一控制开关K1009的一端相连；第一控制开关K1009的另一端与第二控制开关K2010的一端以及电阻R011的一端相连，第一控制开关K1009在LED_EN＝1以及LED_PWM＝1的时候导通，其他时候断开；第二控制开关K2010的另一端接电源VDD，且在LED_EN＝0的时候导通，其他时候断开；电阻R011的另一端与电容012的一端相连，并一起作为所述采样保持电路模块001的输出，输出IFBxI(x代表0、1、2)；电容的另一端接地。

具体地，所述至少两个采样保持电路模块001检测PWM信号为高时的IFB0、IFB1和IFB2的电压，并将PWM信号为高时的IFB0、IFB1、IFB2的电压通过对应的开关和电容保持在IFB0I、IFB1I和IFB2I节点上。

实施例中采样保持电路模块001，其工作过程如下：采样保持电路在PWM1为高的情况下，自动采样IFBx(x代表0,1,2)到IFBxI(x代表0,1,2)信号节点，在PWM1为高时，IFBxI信号等于IFBx，在PWM1为低时，IFBxI信号保持不变。对于采样保持电路单元001中，在采样保持过程中，需要PWM时序控制单元004配合一起工作，在三通道LED电流驱动电路单元003关闭之前，先断开IFBx和IFBxI的连接，在三通道LED电流驱动电路单元003启动正常工作之后，再开启IFBx到IFBxI的连接进行采样。

具体地，所述通道反馈电压选择和误差放大器模块002，如图4是本发明实施例提供的第一种最小电压选择和误差放大器电路模块示意图所示。包括第一比较器013、第二比较器014、第三比较器015、电压选择器016、误差放大器EA；其中，第一比较器013的正端输入IFB0I，负端输入IFB1I，其输出端接SEL01；第二比较器014的正端输入IFB1I，负端输入IFB2I，其输出端接SEL12；第三比较器015的正端输入IFB2I，负端输入IFB0I，其输出端接SEL20；电压选择器016接收输入模拟信号IFB0I、IFB1I以及IFB2I，并接收输入控制信号SEL01、SEL12以及SEL20，输出最小电压VMIN信号；误差放大器EA的第一输入MOS管017的栅极接收最小电压VMIN信号，第二输入MOS管018的栅极接收外部输入信号VREF_EA；误差放大器EA的尾电流IO021一端接电源VDD，另一端与第一输入MOS管017以及第二输入MOS管018的源极相连；第一偏置电流I1019的一端与第一输入MOS管017的漏极相连，其另一端接地；第二偏置电流I2020的一端与第二输入MOS管018的漏极相连，其另一端接地；误差放大器EA的第二级022输入端分别与第一输入MOS管017以及第二输入MOS管018的漏极相连，并输出EA_OUT信号。

本发明实施例中第一种最小电压选择和误差放大器电路模块，其工作过程如下：IFB0I，IFB1I，IFB2I三个信号采用三个比较器013,014,015得出三个比较结果SEL01，SEL12，SEL20，然后根据比较结果选择出电压最小的IFBxI(x代表0,1,2)输出到VMIN，VMIN接到误差放大器的负端，VREF_EA接误差放大器的正端，形成反馈环路。

具体地，所述通道反馈电压选择和误差放大器模块002，如图5是本发明实施例提供的第二种最小电压选择和误差放大器电路示意图所示。包括误差放大器EA、第三MOS管023、第四MOS管024、第五MOS管025以及第六MOS管026；其中，误差放大器EA的尾电流I0029的一端接电源VDD，另一端与第三MOS管023、第四MOS管024、第五MOS管025以及第六MOS管026的源极相连；误差放大器EA的第一偏置电流I1027的一端接地，其另一端与第三MOS管023、第四MOS管024以及第五MOS管025的漏极相连；第三MOS管023的栅极连接输入信号IFB0I；第四MOS管024的栅极连接输入信号IFB1I；第五MOS管025的栅极连接输入信号IFB2I；误差放大器EA的第二偏置电流I2028的一端接地，其另一端与第六MOS管026的漏极相连；第六MOS管026的栅极接外端输入信号VREF_LED；误差放大器EA的第二级030输入端分别与第五MOS管025以及第六MOS管026的漏极相连，并输出EA_OUT信号。

本发明实施例中第二种最小电压选择和误差放大器电路工作过程是：采用一种比较特殊的误差放大器(EA)，与普通二输入的EA不同，该EA有四个输入端，IFB0I，IFB1I，IFB2I三个信号输入到三个PMOS管023,024,025的栅极，VREF_EA输入到PMOS管026的栅极上，该结构IFB0I，IFB1I，IFB2I三个信号电压最小的信号自动接入放大器，当IFBxI三个信号电压相差比较大时，最小电压信号会与VREF_EA比较接近，如果IFBxI三个信号电压比较接近时，IFBxI电压会比VREF_EA电压稍微高一些。

具体地，通道反馈电压选择和误差放大器模块002从IFBxI的三个信号中选择出电压最小的信号，并通过误差放大器和VREF_EA电压保证最小的IFBxI等于VREF_EA电压。

本发明实施例中通道LED电流驱动电路模块003，如图8是本发明实施例提供的带有DAC功能的LED输出驱动电路图所示。包括VREF_LED的产生电路031、运算放大器OPA032、MOS管033、电阻型6BitDAC电路034、第六控制开关K6和第7控制开关K7；其中，VREF_LED的产生电路031的输入端连接数模转换器DAC的最高比特DA<5>，其输出端与运算放大器OPA032的正输入端相连；运算放大器OPA032的正输入端接VREF_LED,负输入端与电压反馈VFBx(x代表0、1、2)相连，其输出端与第六控制开关K6的一端相连；第六控制开关K6的另一端与MOS管033的栅极相连；MOS管033的源极与第七控制开关K7的一端相连，第七控制开关K7的另一端与电压反馈VFBx(x代表0、1、2)相连,其漏极与LED电流输出端IFBx(x代表0、1、2)；电阻型6BitDAC电路034的输入端连接数模转换器DAC的DA<5:0>,输出端与电压反馈VFBx(x代表0、1、2)相连，其另一端接地。

具体地，所述通道LED电流驱动电路模块003中的MOS管为N型MOS管或者D型MOS管。

具体地，通道LED电流驱动电路模块003，输出至少两通道的高匹配电流，电流的大小可以通过数模转换器DAC进行调节，同时电流的输入是灌电流输入，能够实现高匹配。

实施例中所述的三通道LED电流驱动电路模块003，其工作过程如下：DA<5>控制VREF_LED产生电路031，DA<5>为高时和DA<5>为低时，VREF_LED可以设置为两个不同的电压，根据实际情况来定；DA<5:0>控制电阻型6BitDAC电路034，不同的Bit信号控制不同的并联电阻数量，并联的电阻数量越多，等效的电阻越小，输出的LED电流越大。

具体地，在通道LED电流驱动电路模块003中，VREF_LED的产生电路031的方案。图9是本发明实施例提供的VREF_LED电压产生的两种方案图。

图9a中电路，包括IREF_LED1，电阻R1，R2，控制开关K3,K4；其中，IREF_LED1电流源上端接VDD，下端与电阻R1和控制开关K3的一端相连；电阻R1的另一端与电阻R2和控制开关k4的一端相连；电阻R2的另一端接地；控制开关K3的另一端和K4的另一端连接在一起，输出VREF_LED。控制开关K3是在DA<5>＝1的时候导通，其它时候断开；控制开关K4是在DA<5>＝0的时候导通，其它时候断开。

图9b电路，包括IREF_LED2,IREF_LED3,控制开关K5，电阻R0；其中，IREF_LED2以及IREF_LED3的一端接电源VDD；IREF_LED2的另一端与控制开关K5的一端相连；IREF_LED3的另一端与控制开关K5的另一端以及电阻R0的一端相连，连接后输出VREF_LED；电阻R0的另一端接地。控制开关K5在DA<5>＝1的时候导通，其它时候断开。

具体地，在通道LED电流驱动电路模块003中电阻型6BitDAC034,如图10是本发明实施例提供的电阻型6BitDAC电路图。该电路图中，电阻的一端连接输出，另一端与控制开关的一端相连，控制开关的另一端接地，并整体连接电源VDD，整体作为一个基础单元035(M＝0)；其它6个支路：第一单元035(M＝1)、第二单元036、第三单元037、第四单元038、第五单元039和第六单元039(M＝16)，6个支路依次是1个、2个、4个、8个、16个和16个基础单元035(M＝0)的并联。

具体地，所述PWM时序控制模块004，如图11是本发明实施例提供的PWM时序电路图所示。包括上升沿延时器040和下降沿延时器041；其中，PWM信号输入连接所述上升沿延时器040和所述下降沿延时器041的输入端；所述上升沿延时器040输出PWM1信号；所述下降沿延时器041输出PWM2信号。

具体地，所述数字编码模块005,输入端接使能输入EN引脚，并且输入6Bit数字信号，输出模拟信号到所述通道LED电流驱动电路模块003；所述升压驱动级电路模块006，包括升压驱动控制电路和PowerMOS管；其中，PowerMOS管的栅极连接升压驱动控制电路的输出端，漏极连接开关SW，其源极接地；升压驱动控制电路的输入端接收EA_OUT信号。

具体地，所述数字编码模块005，通过单引脚脉冲协议，实现输入多Bit信号，实现方式有多种，可以通过数脉冲的个数，或者通过检测脉冲的占空比，实现编码。

本实施例的电路在不增加芯片面积的情况下，确保驱动LED的输出电压足够高，并且是最优化输出电压，从根本上解决了不同使用中需要计算反馈分压电阻的问题；保持外部电路的电压稳定性，不止节省了外部的分压反馈电阻，而且应用变得更加简单，同时提高了电源的利用效率。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种反馈驱动电路，包括通道LED电流驱动电路模块(003)、升压驱动级电路模块(006)，以及至少两条LED通道；所述通道LED电流驱动电路模块(003)与所述至少两条LED通道的一端相连，所述至少两条LED通道的另一端与所述升压驱动级电路模块(006)相连；其特征在于，还包括至少两个采样保持电路模块(001)和通道反馈电压选择和误差放大器模块(002)，所述至少两个采样保持电路模块(001)与所述至少两条LED通道的一端相连；所述通道反馈电压选择和误差放大器模块(002)的一端与所述至少两个采样保持电路模块(001)相连，其另一端与所述升压驱动级电路模块(006)相连；其中，

通道LED电流驱动电路模块(003)，用于根据接收的数字信号输出所述至少两条LED通道的匹配电流；

至少两个采样保持电路模块(001)，用于分别采集以及保持所述至少两条LED通道一端的节点电压；

通道反馈电压选择和误差放大器模块(002)，用于从所述至少两个采样保持电路模块(001)输出的电压中确定最小电压，并将所述最小电压放大后输出；

升压驱动级电路模块(006)，用于根据所述通道反馈电压选择和误差放大器模块(002)的输出电压对所述至少两条LED通道的另一端的节点电压进行自适应调节。

2.根据权利要求1所述的电路，其特征在于，所述至少两个采样保持电路模块(001)，分别包括升压电路(008)、第一控制开关(009)、第二控制开关(010)、电阻(011)以及电容(012)；其中，

升压电路(008)的输入端连接LED通道的一端，其输出端与第一控制开关(009)的一端相连；第一控制开关(009)的另一端与第二控制开关(010)的一端以及电阻(011)的一端相连，第一控制开关(009)在LED_EN＝1以及LED_PWM＝1的时候导通，其他时候断开；第二控制开关(010)的另一端接电源VDD，且在LED_EN＝0的时候导通，其他时候断开；电阻(011)的另一端与电容(012)的一端相连，并一起作为所述采样保持电路单元(001)的输出，输出IFBxI；电容的另一端接地。

3.根据权利要求1所述的电路，其特征在于，所述三通道反馈最小电压选择和误差放大器模块(002)，包括第一比较器(013)、第二比较器(014)、第三比较器(015)、电压选择器(016)、误差放大器EA；其中，

第一比较器(013)的正端输入IFB0I，负端输入IFB1I，其输出端接SEL01；第二比较器(014)的正端输入IFB1I，负端输入IFB2I，其输出端接SEL12；第三比较器(015)的正端输入IFB2I，负端输入IFB0I，其输出端接SEL20；电压选择器(016)接收输入模拟信号IFB0I、IFB1I以及IFB2I，并接收输入控制信号SEL01、SEL12以及SEL20，输出最小电压VMIN信号；误差放大器EA的第一输入MOS管(017)的栅极接收最小电压VMIN信号，第二输入MOS管(018)的栅极接收外部输入信号VREF_EA；误差放大器EA的尾电流(021)一端接电源VDD，另一端与第一输入MOS管(017)以及第二输入MOS管(018)的源极相连；第一偏置电流(019)的一端与第一输入MOS管(017)的漏极相连，其另一端接地；第二偏置电流(020)的一端与第二输入MOS管(018)的漏极相连，其另一端接地；误差放大器EA的第二级(022)输入端分别与第一输入MOS管(017)以及第二输入MOS管(018)的漏极相连，并输出EA_OUT信号。

4.根据权利要求1所述的电路，其特征在于，所述三通道反馈最小电压选择和误差放大器模块(002)，包括误差放大器EA、第三MOS管(023)、第四MOS管(024)、第五MOS管(025)以及第六MOS管(026)；其中，

误差放大器EA的尾电流(029)的一端接电源VDD，另一端与第三MOS管(023)、第四MOS管(024)、第五MOS管(025)以及第六MOS管(026)的源极相连；误差放大器EA的第一偏置电流(027)的一端接地，其另一端与第三MOS管(023)、第四MOS管(024)以及第五MOS管(025)的漏极相连；第三MOS管(023)的栅极连接输入信号IFB0I；第四MOS管(024)的栅极连接输入信号IFB1I；第五MOS管(025)的栅极连接输入信号IFB2I；误差放大器EA的第二偏置电流(028)的一端接地，其另一端与第六MOS管(026)的漏极相连；第六MOS管(026)的栅极接外端输入信号VREF_LED；误差放大器EA的第二级(030)输入端分别与第五MOS管(025)以及第六MOS管(026)的漏极相连，并输出EA_OUT信号。

5.根据权利要求1所述的电路，其特征在于，包括：PWM时序控制模块(004)以及数字编码模块(005)；其中，

所述数字编码模块(005)，用于将输入的串行多Bit信号进行编码，并输出并行多Bit信号；

所述PWM时序控制模块(004)，用于接收PWM信号，对所述至少两个采样保持电路模块(001)和通道LED电流驱动电路模块(003)进行时序控制。

6.根据权利要求1所述的电路，其特征在于，所述通道LED电流驱动电路模块(003)，包括VREF_LED的产生电路(031)、运算放大器(032)、MOS管(033)、电阻型6BitDAC电路(034)、第六控制开关(K6)、第七控制开关(K7)；其中，

VREF_LED的产生电路(031)的输入端连接数模转换器DAC的最高比特DA<5>，其输出端与运算放大器(032)的正输入端相连；运算放大器(032)的正输入端接VREF_LED,负输入端与电压反馈VFBx相连，其输出端与第六控制开关(K6)相连；第六控制开关的另一端与MOS管(033)的栅极相连；MOS管(033)的源极与第七控制开关(K7)的一端相连，第七控制开关的另一端与电压反馈VFBx相连,其漏极与LED电流输出端IFBx；电阻型6BitDAC电路(034)的输入端连接数模转换器DAC的DA<5:0>,输出端与电压反馈VFBx相连，其另一端接地。

7.根据权利要求6所述的电路，其特征在于，所述电阻型6BitDAC包括与电源VDD直接相连的基本单元(035)，接收D<0>信号的第一支路(035)、第二支路(036)、第三支路(037)、第四支路(038)、第五支路(039)和接收D<5>信号的第六支路(039)；其中，

各个支路和基本单元的电阻的一端都与6BitDAC的输出端相连，另一端与控制开关的一端相连，控制开关的另一端接地；接收D<0>信号的第一支路(035)、第二支路(036)、第三支路(037)、第四支路(038)、第五支路(039)和接收D<5>信号的第六支路(039)分别是1个、2个、4个、8个、16个和16个与电源VDD直接相连的基本单元(035)并联。

8.根据权利要求5所述的电路，其特征在于，所述PWM时序控制模块(004)，包括上升沿延时器(040)和下降沿延时器(041)；其中，

PWM信号输入连接所述上升沿延时器(040)和所述下降沿延时器(041)的输入端；所述上升沿延时器(040)输出PWM1信号；所述下降沿延时器(041)输出PWM2信号。

9.根据权利要求5所述的电路，其特征在于，所述VREF_LED的产生电路(031)，包括第一恒流源(IREF_LED1)，第一电阻(R1)、第二电阻(R2)、第三控制开关(K3)以及第四控制开关(K4)；其中，

第一恒流源(IREF_LED1)的电流源上端接电源VDD，下端与第一电阻(R1)和第三控制开关(K3)的一端相连；第一电阻(R1)的另一端与第二电阻(R2)以及第四控制开关(K4)的一端相连；第二电阻(R2)的另一端接地；第三控制开关(K3)的另一端和第四控制开关(K4)的另一端连接在一起，输出VREF_LED。第三控制开关(K3)是在DA<5>＝1的时候导通，其它时候断开；第四控制开关(K4)是在DA<5>＝0的时候导通，其它时候断开。

10.根据权利要求5所述的电路，其特征在于，所述VREF_LED的产生电路(031)包括第二恒流源(IREF_LED2)、第三恒流源(IREF_LED3)、第五控制开关(K5)以及基础电阻(R0)；其中，

第二恒流源(IREF_LED2)以及第三恒流源(IREF_LED3)的一端接电源VDD；第二恒流源(IREF_LED2)的另一端与第五控制开关(K5)的一端相连；第三恒流源(IREF_LED3)的另一端与第五控制开关(K5)的另一端以及基础电阻(R0)的一端相连，连接后输出VREF_LED；基础电阻(R0)的另一端接地；第五控制开关(K5)在DA<5>＝1的时候导通，其它时候断开。