CN105141306B - 硅基低漏电流固支梁浮动栅的与非门 - Google Patents
硅基低漏电流固支梁浮动栅的与非门 Download PDFInfo
- Publication number
- CN105141306B CN105141306B CN201510379166.3A CN201510379166A CN105141306B CN 105141306 B CN105141306 B CN 105141306B CN 201510379166 A CN201510379166 A CN 201510379166A CN 105141306 B CN105141306 B CN 105141306B
- Authority
- CN
- China
- Prior art keywords
- clamped beam
- floating gate
- beam floating
- nmos tube
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007667 floating Methods 0.000 title claims abstract description 63
- 239000000758 substrate Substances 0.000 title claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 20
- 229910052710 silicon Inorganic materials 0.000 title claims description 20
- 239000010703 silicon Substances 0.000 title claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000000725 suspension Substances 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 239000007787 solid Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明的该与非门由两个NMOS管(10)和一个电阻R串联所构成，整个结构基于P型Si衬底(1)上制作，这两个NMOS管(10)均具有固支梁浮动栅(4)，该固支梁浮动栅(4)由Al制作，其两端固定在锚区(2)上，中间横跨在栅氧化层(9)上方，在固支梁浮动栅(4)下方有两个下拉电极(5)，分布在锚区(2)与栅氧化层(9)之间，下拉电极(5)是接地的，其上还覆盖有氮化硅介质层(6)；第一输入信号(A)接一个NMOS管(10)的固支梁浮动栅(4)，第二输入信号(B)接另一个NMOS管(10)的固支梁浮动栅(4)，信号输出端(Vout)为NMOS管(10)与电阻R之间，这种结构具有低漏电流、低功耗的特点。
Description
技术领域
本发明提出了硅基低漏电流固支梁浮动栅的与非门，属于微电子机械系统(MEMS)的技术领域。
背景技术
在集成电路不断发展的今天，数字集成电路在整个领域内占有非常多的比重，人们对于数字逻辑电路的要求也越来越高，人们希望用体积更小、功耗更低、速度更快的器件来代替原来的器件，其中基本的逻辑门电路自然而然的就成为了人们争相研究的对象。与非门逻辑电路就是数字电路中的一种基本逻辑电路，它可以看做是与门和非门的结合，先进行与运算再进行非运算，从内部结构看，与非门其实是利用MOS器件的开关性能来实现与非逻辑，也正是由于与非门内部的MOS器件，因此这种与非门结构拥有结构简单、速度快、体积小、易于集成等众多的优点。然而传统的MOS管开关也存在着一些问题，其中栅极漏电流的存在是不可忽视的，这种漏电流会导致整个与非门的功耗增加、稳定性下降，从而引起整个系统的性能下降，因此对低漏电流、低功耗与非门器件的设计刻不容缓。
随着MEMS技术的深入发展，拥有MEMS固支梁结构的MOS开关是一种结构独特的开关管，它拥有极小的栅极漏电流，因此为了解决传统与非门电路的漏电流大、功耗高的问题，本发明在Si衬底上设计了一种具有极小的栅极漏电流的固支梁栅的与非门。
发明内容
技术问题：本发明的目的是提供一种硅基低漏电流固支梁浮动栅的与非门，与非门的实质是通过控制内部MOS管的导通与断开来得到相应的逻辑值，然而由于传统MOS管的栅氧化层厚度小，容易产生栅极泄漏电流，从而导致器件的直流功耗大大增加，因此本发明致力于降低与非门中的栅极漏电流，以此来减小与非门的直流功耗。
技术方案：本发明的硅基低漏电流固支梁浮动栅的与非门，其特征在于该与非门由两个NMOS管和一个电阻R串联所构成，整个结构基于P型Si衬底上制作，这两个NMOS管均具有固支梁浮动栅，该固支梁浮动栅由Al制作，其两端固定在锚区上，中间横跨在栅氧化层上方，在固支梁浮动栅下方有两个下拉电极，分布在锚区与栅氧化层之间，下拉电极是接地的，其上还覆盖有氮化硅介质层；第一输入信号接一个NMOS管的固支梁浮动栅，第二输入信号接另一个NMOS管的固支梁浮动栅，信号输出端为NMOS管与电阻R之间，这种结构具有低漏电流、低功耗的特点。
两个NMOS管的阈值电压设计为相等，而固支梁浮动栅的下拉电压设计为与NMOS管的阈值电压相等，只有当NMOS管的固支梁浮动栅与下拉电极间的电压大于阈值电压时，悬浮的固支梁浮动栅才会下拉贴至栅氧化层上使得NMOS管导通，否则NMOS管就截止。
两个NMOS管的固支梁浮动栅上都存在高电平时，NMOS管的固支梁浮动栅就会下拉并使其导通，此时输出低电平；当两个NMOS管的固支梁浮动栅上分别出现一高电平和一低电平时，只有一个NMOS管的固支梁浮动栅会下拉，电路无法形成通路，此时输出高电平；当两个NMOS管的固支梁浮动栅上都存在低电平时，NMOS管的固支梁浮动栅还是处于悬浮状态，没有导通，因此输出高电平。
在本发明中，与非门内部结构中的两个开关都是用具有MEMS固支梁浮动栅结构的NMOS管制作的，这两个NMOS管的阈值电压设计为相等，而固支梁栅的下拉电压设计为与NMOS管的阈值电压相等。NMOS管的固支梁栅是通过锚区悬浮在栅氧化层上方的，而不是贴附在栅氧化层上的，由于下拉电极接地，只有当固支梁栅与下拉电极间的电压大于阈值电压时，固支梁栅才会吸附下来并贴至氧化层上，从而使得NMOS管导通，否则NMOS管就截止，正是由于该NMOS管的固支梁结构，栅极的直流漏电流才得到了很好的抑制。
有益效果：本发明的硅基低漏电流固支梁浮动栅的与非门具有可浮动的固支梁栅极，不仅结构简单、易于集成，而且大大的减小了栅极漏电流，从而使得整个系统的直流功耗降低了。
附图说明
图1为本发明的硅基低漏电流固支梁浮动栅的与非门的示意图，
图2为本发明的硅基低漏电流固支梁浮动栅的与非门的内部原理图，
图3为本发明的硅基低漏电流固支梁浮动栅的与非门的俯视图，
图4为图3硅基低漏电流固支梁浮动栅的与非门的P-P’向的剖面图，
图5为图3硅基低漏电流固支梁浮动栅的与非门的A-A’向的剖面图。
图中包括：P型Si衬底1，锚区2，NMOS管有源区3，固支梁浮动栅4，下拉电极5，氮化硅介质层6，接触孔7，引线8，栅氧化层9，NMOS管10，电阻R。
具体实施方式
本发明的硅基低漏电流固支梁浮动栅的与非门主要是由两个NMOS管和一个电阻构成的，其中NMOS管拥有独特的MEMS固支梁浮动栅结构。整个与非门结构是基于Si衬底制作的，其中两个NMOS管的栅极是悬浮在氧化层上方的固支梁，该固支梁由Al制作，在固支梁栅下方有两个下拉电极，该下拉电极是接地的。
在整个结构中，这两个NMOS管是串联连接的，其中一个NMOS管的漏极通过一个高阻值的电阻R连接到电源VCC上，另一个NMOS管的源极接地，取NMOS管与电阻R之间一点作为输出端Vout，从而构成与非门结构。当两个NMOS管的固支梁浮动栅上都加载有高电平‘1’时，由于下拉电极接地，从而使得NMOS管的悬浮栅极被下拉电极吸附并贴至栅氧化层上，此时两个NMOS管均导通，于是整个电路形成通路，由于电阻R的分压作用使得输出端为低电平‘0’；当其中一个NMOS管的固支梁浮动栅上加载高电平‘1’、而另一个NMOS管的固支梁浮动栅上加载低电平‘0’时，使得一个NMOS管导通，另一个NMOS管管截止，整个电路没有形成通路，所以输出端为高电平‘1’；当两个NMOS管的固支梁浮动栅上都加载有低电平‘0’时，两个NMOS管的悬浮栅极都不会被下拉，使得两个NMOS管均是截止状态，整个电路并没有形成通路，所以输出端为高电平‘1’。此处的高电平‘1’是大于MOS管的阈值电压绝对值的电源电压，可根据需要设置为相应的值，而低电平‘0’即是地。
本发明的硅基低漏电流固支梁浮动栅的与非门是基于P型Si衬底1制作的，开关是由NMOS管构成，而这两个NMOS管的栅极是悬浮在栅氧化层9上方的固支梁浮动栅4，并且由Al制作，固支梁浮动栅4是通过锚区2固定住的，在固支梁栅4的下方淀积有两个下拉电极5，它们分布在锚区2与NMOS管有源区3之间，其上覆盖有氮化硅介质层6，该下拉电极是接地的，这两个独特结构的NMOS管10串联连接并与电阻R共同构成了与非门电路。
本发明的硅基低漏电流固支梁浮动栅的与非门的制备方法为：
1)准备P型Si衬底1；
2)进行P型Si衬底1的初始氧化，形成一层SiO2层；
3)去除表面氧化层，提供平整的硅表面；
4)底氧生长；
5)涂覆光刻胶，去除下拉电极处5的光刻胶；
6)淀积一层多晶硅，其厚度约为0.3μm；
7)去除剩余光刻胶以及光刻胶上的多晶硅，形成下拉电极5；
8)沉积氮化硅并光刻氮化硅，保留下拉电极5上的氮化硅介质层6和有源区的氮化硅；
9)进行场氧化；
10)去除底氧层和有源区的氮化硅；
11)进行栅氧化，并对有源区进行氧化，生长一层氧化层；
12)涂覆光刻胶，去除固支梁的锚区位置的光刻胶；
13)淀积一层多晶硅，其厚度约为0.3μm；
14)去除剩余光刻胶以及光刻胶上的多晶硅，形成多晶硅锚区2；
15)淀积并光刻聚酰亚胺牺牲层：在Si衬底上1涂覆1.6μm厚的聚酰亚胺牺牲层，要求填满凹坑；光刻聚酰亚胺牺牲层，仅保留固支梁下方的牺牲层；
16)蒸发淀积Al，形成固支梁图形；
17)涂覆光刻胶，保留固支梁栅上方的光刻胶；
18)反刻Al，形成固支梁浮动栅4；
19)涂覆光刻胶，光刻出磷的注入孔，注入磷，形成NMOS管有源区3；
20)光刻并刻蚀接触孔7、引线8；
21)释放聚酰亚胺牺牲层，形成悬浮的固支梁浮动栅4；
本发明的不同之处在于：
在本发明中，构成与非门结构的两个开关是由NMOS管构成的，它们串联相接，该NMOS管的栅极并不是如传统MOS管一样贴附在栅氧化层上，而是悬浮在氧化层上方的固支梁结构，两个NMOS管的阈值电压设计为相等，固支梁栅的下拉电压设计为MOS管的阈值电压，当固支梁栅与下拉电极间的电压大于NMOS管的阈值电压时，固支梁栅才会下拉贴至栅氧化层上，从而使得NMOS管导通，否则NMOS管截止。由于NMOS管的固支梁浮动栅的存在，使得栅极漏电流大大降低，直流功耗也进一步减小。
满足以上条件的结构即视为本发明的硅基低漏电流固支梁浮动栅的与非门。
本发明图1的硅基低漏电流固支梁浮动栅的与非门的符号和真值表：
Claims (1)
1.一种硅基低漏电流固支梁浮动栅的与非门，其特征在于该与非门由两个NMOS管(10)和一个电阻R串联所构成，整个结构基于P型Si衬底(1)上制作，这两个NMOS管(10)均具有固支梁浮动栅(4)，该固支梁浮动栅(4)由Al制作，其两端固定在锚区(2)上，中间横跨在栅氧化层(9)上方，在固支梁浮动栅(4)下方有两个下拉电极(5)，分布在锚区(2)与栅氧化层(9)之间，下拉电极(5)是接地的，其上还覆盖有氮化硅介质层(6)；第一输入信号(A)接一个NMOS管(10)的固支梁浮动栅(4)，第二输入信号(B)接另一个NMOS管(10)的固支梁浮动栅(4)，信号输出端(Vout)为NMOS管(10)与电阻R之间，这种结构具有低漏电流、低功耗的特点；
两个NMOS管(10)的阈值电压设计为相等，而固支梁浮动栅(4)的下拉电压设计为与NMOS管的阈值电压相等，只有当NMOS管的固支梁浮动栅(4)与下拉电极间的电压大于阈值电压时，悬浮的固支梁浮动栅(4)才会下拉贴至栅氧化层上使得NMOS管导通，否则NMOS管就截止；
两个NMOS管的固支梁浮动栅(4)上都存在高电平时，NMOS管的固支梁浮动栅(4)就会下拉并使其导通，此时输出低电平；当两个NMOS管的固支梁浮动栅(4)上分别出现一高电平和一低电平时，只有一个NMOS管的固支梁浮动栅(4)会下拉，电路无法形成通路，此时输出高电平；当两个NMOS管的固支梁浮动栅(4)上都存在低电平时，NMOS管的固支梁浮动栅(4)还是处于悬浮状态，没有导通，因此输出高电平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510379166.3A CN105141306B (zh) | 2015-07-01 | 2015-07-01 | 硅基低漏电流固支梁浮动栅的与非门 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510379166.3A CN105141306B (zh) | 2015-07-01 | 2015-07-01 | 硅基低漏电流固支梁浮动栅的与非门 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105141306A CN105141306A (zh) | 2015-12-09 |
| CN105141306B true CN105141306B (zh) | 2017-12-19 |
Family
ID=54726543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510379166.3A Expired - Fee Related CN105141306B (zh) | 2015-07-01 | 2015-07-01 | 硅基低漏电流固支梁浮动栅的与非门 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105141306B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102735932A (zh) * | 2012-06-20 | 2012-10-17 | 东南大学 | 基于微机械砷化镓基固支梁的相位检测器及检测方法 |
| CN102735933A (zh) * | 2012-06-20 | 2012-10-17 | 东南大学 | 基于微机械硅基固支梁的相位检测器及检测方法 |
| CN102735925A (zh) * | 2012-06-20 | 2012-10-17 | 东南大学 | 基于微机械硅基固支梁的频率检测器及检测方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8570066B2 (en) * | 2011-03-24 | 2013-10-29 | Electronics And Telecommunications Research Institute | Inverter, NAND gate, and NOR gate |
-
2015
- 2015-07-01 CN CN201510379166.3A patent/CN105141306B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102735932A (zh) * | 2012-06-20 | 2012-10-17 | 东南大学 | 基于微机械砷化镓基固支梁的相位检测器及检测方法 |
| CN102735933A (zh) * | 2012-06-20 | 2012-10-17 | 东南大学 | 基于微机械硅基固支梁的相位检测器及检测方法 |
| CN102735925A (zh) * | 2012-06-20 | 2012-10-17 | 东南大学 | 基于微机械硅基固支梁的频率检测器及检测方法 |
Non-Patent Citations (1)
| Title |
|---|
| 硅基共面波导RF MEMS开关设计关键技术研究;樊森;《中国博士学位论文全文数据库工程科技Ⅱ辑》;20150430(第04期);第5、7、12-13、96页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105141306A (zh) | 2015-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105428354B (zh) | 一种具有内嵌叉指nmos双向scr结构的esd保护器件 | |
| US20230298840A1 (en) | Electromechanical Power Switch Integrated Circuits And Devices And Methods Thereof | |
| CN105590932B (zh) | 一种基于柔性薄膜晶体管的cmos电路及其制作方法 | |
| CN105141306B (zh) | 硅基低漏电流固支梁浮动栅的与非门 | |
| CN101777905A (zh) | 一种逻辑电平转换电路 | |
| CN105140226B (zh) | 硅基低漏电流悬臂梁浮动栅的与非门 | |
| CN104935299B (zh) | 硅基低漏电流固支梁浮动栅的rs触发器 | |
| CN104935301B (zh) | 硅基低漏电流悬臂梁浮动栅的rs触发器 | |
| CN104967439B (zh) | 氮化镓基低漏电流固支梁开关场效应晶体管或非门 | |
| CN104935290B (zh) | 硅基低漏电流固支梁栅的开关电容滤波器及制备方法 | |
| CN105024649B (zh) | 硅基低漏电流悬臂梁栅金属氧化物场效应晶体管或非门 | |
| CN105049033B (zh) | 基于砷化镓基低漏电流双悬臂梁开关的或非门 | |
| CN104935297B (zh) | 基于硅基低漏电流双悬臂梁可动栅或非门的rs触发器 | |
| CN104953980B (zh) | 氮化镓基低漏电流悬臂梁的开关电容滤波器及制备方法 | |
| CN104954008B (zh) | 硅基低漏电流双悬臂梁可动栅mos管或非门 | |
| CN105044454B (zh) | 基于硅基低漏电流双悬臂梁可动栅的频率检测器 | |
| CN105161489A (zh) | 硅基低漏电流固支梁栅金属氧化物场效应晶体管或非门 | |
| CN105140227B (zh) | 氮化镓基低漏电流悬臂梁的与非门 | |
| CN104992939B (zh) | 氮化镓基低漏电流悬臂梁的环形振荡器及制备方法 | |
| CN104935298A (zh) | 硅基低漏电流悬臂梁栅mosfet或非门的rs触发器 | |
| CN103395737A (zh) | 一种基于mems工艺的非易失性、非可逆多逻辑复用的逻辑器件 | |
| CN104935252B (zh) | 硅基低漏电流固支梁栅的环形振荡器及制备方法 | |
| CN208353321U (zh) | 高速电平转换电路和数据传输装置 | |
| CN104935300B (zh) | 硅基低漏电流四悬臂梁可动栅mos管的rs触发器 | |
| CN105141259B (zh) | 硅基低漏电流固支梁场效应晶体管混频器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171219 |