CN105137537B - Awg输出波导与波导探测器的集成器件及其制备方法 - Google Patents

Abstract

本发明提供了一种AWG输出波导与探测器的集成器件及其制备方法。该集成器件包括：衬底；AWG输出波导，呈条状，位于衬底上的AWG区域，自下而上包括：AWG下包层、AWG芯层和AWG上包层，其中，AWG下包层和AWG芯层延伸至PD区域；以及波导探测器，形成于衬底上PD区域的AWG芯层的上方，与AWG输出波导相对设置，其自下而上包括：PD下接触层、PD吸收层和PD上接触层。本发明在AWG输出波导中传输的光自下而上由AWG芯层通过消逝场耦合的方式逐层耦合到波导探测器的PD吸收层，从而避免了分立器件互连时过多的耦合损耗，利用消逝场耦合提高了光链路中的能量效率。

Description

AWG输出波导与波导探测器的集成器件及其制备方法

技术领域

本发明涉及光电器件及其集成领域，尤其涉及一种AWG输出波导与波导探测器的集成器件及其制备方法。

背景技术

各种覆盖全球的信息网络的出现，标志着人类进入了信息社会。随着社会发展人们对信息服务的需求量与日俱增，相对的要求通信系统的带宽不断增长。为了满足全球日益增长的传输流量，以全光信息处理为特征的智能光网络和以光纤到户为代表的信息服务宽带化的进程正在加速，光通信正向着超高速、超大容量、智能化、集成化、低成本和高可靠性的新一代光纤通信演进。而波分复用(WDM)技术可以在单个光纤或波导中实现多通道的数据传输，为光通信系统的扩容提供了很好的技术方案，可以充分利用光纤的巨大带宽，满足人们不断增长的通信需求。

光子集成回路(PIC)是把数十个甚至数百个光器件集成到一个单一的芯片上，将各种功能的光器件在同一芯片上实现互连。PIC代替分立的光学器件消除了很多耦合能耗，大大提高了光链路中的能量效率；另外它可以借助于单片波分复用技术(WDM)达到更高的带宽要求；此外还能减少封装，降低成本。因此研制集成化光电子器件已经成为光通信领域的研究热点之一，具有重大的实际意义。光波导探测器解除了传统探测器的高带宽与高响应度之间的制约关系，并适用于多波长复用/解复用器件(AWG)进行平面集成。单片集成多波长并行高速探测芯片在不增加单个探测器的响应速率下，实现了整体接收速率的成倍增加，为实现高度集成的高速光传输网络系统提供了一种很好的探测解决方案，具有广泛的应用需求。

在实现本发明的过程，申请人发现现有技术中AWG输出波导与波导探测器分立设置，系统的稳定性较差，耦合能耗较高，影响了两者在光通信领域的应用。

发明内容

(一)要解决的技术问题

鉴于上述技术问题，本发明提供了一种AWG输出波导与波导探测器的集成器件及其制备方法，以实现AWG与波导探测器的集成，解决分立的光学器件过多的耦合能耗并提高系统的稳定性。

(二)技术方案

根据本发明的一个方面，提供了一种AWG输出波导与波导探测器的集成器件。该集成器件包括：衬底10，其左、右两区域分别作为AWG区域和PD区域；AWG输出波导20，呈条状，位于衬底上的AWG区域，自下而上包括：AWG下包层21、AWG芯层22和AWG上包层23，其中，AWG下包层21和AWG芯层22延伸至PD区域；以及波导探测器30，形成于衬底上PD区域的AWG芯层22的上方，与AWG输出波导20相对设置，其自下而上包括：PD下接触层31、PD吸收层32和PD上接触层33，其中，PD下接触层31和PD上接触层33为掺杂类型不同的接触层。

根据本发明的另一个方面，还提供了一种制备方法，用于制备上述的AWG输出波导与波导探测器的集成器件。该制备方法包括：步骤A：在衬底10的上表面自下而上依次外延AWG下包层11、AWG芯层22、PD下接触层31和PD吸收层32；其中，外延各层后的外延片的左、右区域分别作为AWG区域和PD区域；步骤B：对外延各层后的器件的AWG区域进行刻蚀，在AWG区域靠近PD区域的宽度为L的部分，仅去除PD吸收层31；在AWG区域远离PD区域的部分去除PD吸收层32和PD下接触层31；步骤C：在器件上进行二次外延，其中，AWG区域的二次外延材料作为AWG上包层23，PD区域的二次外延材料作为PD上接触层33；步骤D：对二次外延后的外延片的PD区域进行刻蚀，形成波导探测器的N接触台面34和P接触台面35，进而形成波导探测器30；以及步骤E：对二次外延后的外延片的AWG区域进行刻蚀，形成AWG输出波导，AWG输出波导与波导探测器的集成器件制备完毕。

(三)有益效果

从上述技术方案可以看出，本发明AWG输出波导与波导探测器的集成器件及其制备方法具有以下有益效果：

(1)通过单片集成AWG输出波导与波导探测器，避免了分立器件互连时过多的耦合损耗，利用消逝场耦合大大提高了光链路中的能量效率；

(2)AWG输出波导与波导探测器的无缝对接增大了探测器台面刻蚀的对准容差，同时减小了耦合能耗；

(3)由光刻来决定波导与探测器的对准，提高了横向对准精度，简化了器件封装，提高了器件的稳定性；

(4)增加了探测器P台面与二次外延边界的对准容差，降低了工艺要求；

(5)通过单片集成多波长并行高速探测芯片，在不增加单个探测器的响应速率下，实现了整体接收速率的成倍增加，为实现高度集成的高速光传输网络系统提供了一种很好的探测解决方案。

附图说明

图1A为根据本发明实施例AWG输出波导与探测器的集成器件的立体图；

图1B为图1A所示集成器件沿A-A面的剖视图；

图2为图1A和图1B所示集成器件在实际应用下的示意图；

图3为根据本发明实施例AWG输出波导与探测器的集成器件的制备方法的流程图；

图4为图3所示制备方法中首次外延步骤后器件的剖面图；

图5为图3所示制备方法中执行步骤C后器件的剖面图；

图6为图3所示制备方法中执行步骤D后器件的剖面图；

图7为图3所示制备方法中执行步骤E后器件的剖面图。

【主要元件】

10-衬底；

20-AWG输出波导；

21-AWG下包层； 22-AWG芯层； 23-AWG上包层；

30-波导探测器；

31-PD下接触层； 32-PD吸收层； 33-PD上接触层；

34-N接触台面； 35-P接触台面。

具体实施方式

本发明中，以半导体工艺构建出器件的主体结构，通过二次外延技术实现AWG与波导探测器外延结构的兼容，两者的无缝对接增大了探测器台面刻蚀的对准容差，同时减小了耦合能耗。

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

在本发明的一个示例性实施例中，提供了一种AWG输出波导与波导探测器的集成器件。图1A为根据本发明实施例AWG输出波导与波导探测器的集成器件的立体图。图1B为图1A所示集成器件沿A-A面的剖视图。如图1A和图1B所示，本实施例AWG输出波导与波导探测器无缝对接的集成器件包括：

衬底10，其左、右两区域分别作为AWG区域和PD区域；

AWG输出波导20，呈条状，其主体部分位于衬底上的AWG区域，自下而上包括：AWG下包层21、AWG芯层22和AWG上包层23，其中，AWG下包层21和AWG芯层22延伸至PD区域；

波导探测器30，形成于PD区域的AWG芯层22的上方，与AWG输出波导20无缝对接，其自下而上包括：PD下接触层31、PD吸收层32和PD上接触层33。

本实施例中，在AWG输出波导中传输的光自下而上由AWG芯层22通过消逝场耦合的方式逐层耦合到PD吸收层32。本实施例通过单片集成AWG输出波导与波导探测器，避免了分立器件的端面损耗和互连时过多的耦合损耗，利用消逝场耦合大大提高了光链路中的能量效率。

以下分别对本实施例AWG输出波导与波导探测器的集成器件的各个组成部分进行详细说明。

本实施例中，衬底为InP衬底。衬底上的各层，包括：AWG下包层21、AWG芯层12、PD下接触层31和PD吸收层32是通过金属有机物化学气相沉积(MOCVD)方式外延生长而成。

本实施例中，AWG输出波导20呈条状，其宽度约2-3μm，深度大于3μm。波导探测器30(PD吸收层32和P接触层33)同样呈条状，其宽度为5-6μm，深度大约1～2μm。AWG输出波导20和波导探测器30中心对准。

需要注意的是，请参照图1B，波导探测器的PD下接触层31延伸至AWG输出波导的AWG上包层23内，AWG芯层22的上方。延伸部分的长度L介于1～10μm之间，优选地介于3～4μm之间。本实施例中，L＝4μm。

该延伸部分使得光场在传输到波导探测器台面之前就已经进入波导探测器的N接触层，有利于PD吸收层对光的吸收。而L的长度影响光传输到探测器台面时的光场分布，从而影响AWG波导与波导探测器之间的耦合，通过光刻可调整L的长度使得耦合效率达到最优值。

其中，AWG下包层21为未掺杂的InP层，其厚度为5μm。AWG芯层22包括：未掺杂的InGaAsP层和InP层，其中，InGaAsP层的厚度为0.5μm，Ga和As的组分分别为0.11和0.25；InP层的厚度为10nm。AWG上包层23为1.2μm渐变掺杂的InP层，自下而上分别为600nm未掺杂的InP层和600nm的P型掺杂InP层。在P型掺杂InP层中，掺杂浓度由5×10¹⁷/cm³渐变到1×10¹⁸/cm³。其中，AWG芯层材料的折射率相比于上/下包层的折射率较高，所以光的传播光场基本集中在AWG芯层内。

请参照图1A和图1B，在PD区域的AWG下包层21、AWG芯层22呈面状。波导探测器的PD下接触层31，即N接触层，呈面状，形成于AWG芯层22上。波导探测器的PD吸收层32和PD上接触层33，即P接触层，形成于PD下接触层31上。其中，PD吸收层32和P接触层33同样呈条状，与AWG输出波导相对设置。

由于条形的PD吸收层32和P接触层33与AWG输出波导材料是相连的，所以两者的刻蚀界面与材料界面可以不重合，在工艺上就增大了纵向的对准容差。同时，条形的波导探测器的宽度大于AWG输出波导的宽度，而且光的耦合不是端面对端面而是通过自下而上的AWG芯层逐层耦合到上面的PD吸收层，所以两个器件的横向工艺容差相比于分立器件较大，另外这个对准工艺是通过光刻实现的，所以工艺难度较小。

本实施例中，N接触层包括：N型掺杂的InGaAsP层和未掺杂的InP层，其中，InGaAsP层的掺杂浓度为2×10¹⁸/cm³，厚度为0.32μm，其中Ga和As的组分分别为0.3和0.64；InP层的厚度为10nm。PD吸收层32为波导探测器的吸收层，其为未掺杂的In_0.53Ga_0.47As层，厚度为0.42μm。PD上接触层33为1.2μm渐变掺杂的InP层，自下而上分别为600nm未掺杂的InP和600nm P型掺杂的InP，其掺杂浓度由5×10¹⁷/cm³渐变到1×10¹⁸/cm³。并且，PD上接触层33和AWG上包层23为同时外延的材料。

其中，N接触层的折射率介于AWG芯层与PD吸收层之间，提供了AWG芯层与PD吸收层之间的折射率匹配，这会很大程度上提高探测器的量子效率。在PD上接触层中靠近AWG芯层的InP为轻掺或本征以减小掺杂在AWG波导中所引入的光传输损耗。

在N接触层的上表面形成N接触台面34，在P接触层的上表面形成有P接触台面35。为了方便测试，在N接触台面34和P接触台面35上分别形成有电极引线(未示出)。

此外，需要说明的是，波导探测器中N接触层和P接触层的位置可以互换，即在本发明其他实施例中，可以是上接触层为N接触层，而下接触层的P接触层，同样不影响本发明的实施。

本实施例中，波导探测器中PD下接触层31的折射率大于AWG输出波导中AWG芯层22的折射率，从而对光有一定的引导作用，使得光可以更快的从AWG波导层耦合到PD吸收层从而减小波导探测器的器件长度提高PD的带宽性能。

图2为图1A和图1B所示集成器件在实际应用下的示意图。以下结合图2来介绍本实施例AWG输出波导与波导探测器的集成器件的工作过程：光纤中的光通过AWG中的一根输入波导耦合进入AWG器件，利用AWG器件的波分复用作用，把多波长的光分成多路单波长，分别经由各路的AWG输出波导耦合进入相应的波导探测器，而波导探测器把光信号转换成电信号，实现数据传输。

可见，AWG输出波导与波导探测器的集成器件在不增加单个探测器的响应速率下，实现了整体接收速率的成倍增加，为实现高度集成的高速光传输网络系统提供了一种很好的探测解决方案。

至此，本实施例AWG输出波导与探测器无缝对接的集成器件介绍完毕。

图3为根据本发明实施例AWG输出波导与探测器的集成器件的制备方法的流程图。如图3所示，本实施例AWG输出波导与探测器的集成器件的制备方法包括：

步骤A：在衬底10的上表面自下而上依次外延AWG下包层11、AWG芯层22、PD下接触层31和PD吸收层32，如图4所示；

本实施例中，衬底为InP衬底。衬底上的各层，包括：AWG下包层21、AWG芯层22、PD下接触层31和PD吸收层32通过金属有机物化学气相沉积(MOCVD)方式制备。

本实施例中，AWG下包层21为未掺杂的InP层，其厚度为5μm。AWG芯层22包括：未掺杂的InGaAsP层和InP层，其中，InGaAsP层的厚度为0.5μm，Ga和As的组分分别为0.11和0.25；InP层的厚度为10nm。

本实施例中，PD下接触层31为波导探测器的N接触层，其包括：N型掺杂的InGaAsP层和未掺杂的InP层，其中，InGaAsP层的掺杂浓度为2×10¹⁸/cm³，厚度为0.32μm，其中Ga和As的组分分别为0.3和0.64；InP层的厚度为10nm。

本实施例中，PD吸收层32为波导探测器的吸收层，其为未掺杂的In_0.53Ga_0.47As层，厚度为0.42μm。

其中，外延各层后的器件分为左、右两区域，其中，左侧区域作为AWG区域，右侧区域作为PD区域。

步骤B：对外延各层后的外延片的AWG区域进行刻蚀，在其远离PD区域的部分去除PD吸收层32和PD下接触层31，在其靠近PD区域的宽度为L的部分，仅去除PD吸收层31；

本实施例中，首先在图4所示结构的基础上光刻出AWG区域的掩模图形，而后通过湿法腐蚀工艺去掉该区域的相关层。

需要注意的是，在AWG区域与PD区域的界面处，有长度为L＝3～4μm的N接触层伸入到AWG芯层上方。

步骤C：在器件的AWG区域和PD区域同时进行二次外延，其中，AWG区域的二次外延材料作为AWG上包层23，PD区域的二次外延材料作为PD上接触层33，如图6所示；

本步骤中，在图5所示的结构经过清洗处理之后，采用MOCVD的方法完成器件的整体二次外延。

请参照图6，外延材料为1.2μm渐变掺杂的InP层和In_0.53Ga_0.47As层，其中自下而上分别为600nm的未掺杂InP和600nm的P型掺杂InP，其掺杂浓度由5×10¹⁷/cm³渐变到1×10¹⁸cm^-3。

步骤D：对二次外延后的外延片的PD区域进行刻蚀，形成波导探测器的N接触台面34和P接触台面35，进而形成波导探测器30，如图7所示；

本步骤中，首先在图6所示的二次外延片上生长300nm的SiO₂，光刻出器件的掩模图形，而后采用干法加湿法的方法刻蚀出波导探测器的P接触台面35和N接触台面34。P接触台面35为5×40μm²，刻蚀深度为1.62μm。N接触台面34为50×50μm²，腐蚀的深度为0.32μm。然后用HF酸溶液去掉片子上的SiO₂，再重新生长300nm的SiO₂钝化层。

需要说明的是，为了制备完整的波导探测器，还需要在该N接触台面和P台面做出电极引线。具体而言，即是在SiO₂钝化层上分别开出P、N电极窗口，溅射金属Ti/Au，刻蚀出电极引线图形。

需要注意的是，在AWG区域与探测器区域的界面处，有长度为L＝3～4μm的N接触层伸入到AWG芯层与上包层之间。

步骤E：对二次外延后的外延片的AWG区域进行刻蚀，形成AWG输出波导，且该波导探测器的N接触层部分延伸至AWG输出波导的AWG上包层，AWG输出波导与探测器无缝对接的集成器件制备完毕，如图1A和图1B所示；

本步骤中，首先要生长一层SiO₂掩膜，其厚度要在600nm左右，然后光刻出AWG图形，再干法刻蚀出掩膜图形以及波导图形，波导的刻蚀深度大于4μm，AWG输出波导宽度为3μm左右，这样AWG输出波导基本上制备完成，同时AWG输出波导与探测器无缝对接的集成器件制备完毕，如图1A和图1B所示。

在本步骤之后，还需要湿法去除探测器电极引线上所残留的SiO₂掩膜，以便于探测器的测试。

需要说明的是，上述的步骤D和步骤E的顺序可以互换。此外，为了达到简要说明的目的，上述实施例1中任何可作相同应用的技术特征、相同的有益效果叙述皆并于此，无需再重复相同叙述。

至此，本实施例AWG输出波导与波导探测器的集成器件的制备方法介绍完毕。

至此，已经结合附图对本发明两实施例进行了详细描述。依据以上描述，本领域技术人员应当对本发明AWG输出波导与波导探测器的集成器件及其制备方法有了清楚的认识。

需要说明的是，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换，例如：

(1)PD的P接触台面可以用半圆形或梯形结构代替；

(2)二次外延材料(即AWG上包层23和PD上接触层33)的掺杂可以用均匀的掺杂代替；

(3)波导探测器上接触层和下接触层的掺杂类型可以互换；

(4)本发明的技术方案还可以应用其他类型的衬底和材料，只要满足相关的结构，同样应当包括在本发明的保护范围之内。

此外，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本发明的保护范围。本文可提供包含特定值的参数的示范，但这些参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应值。并且，在制备方法中，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。

综上所述，本发明以半导体工艺构建出器件的主体结构，通过二次外延技术实现AWG与波导探测器外延结构的兼容，WG的输出波导与波导探测器的无缝对接增大了探测器台面刻蚀的对准容差，同时减小了耦合能耗，大大提高了光链路中的能量效率；另外它可以借助于单片波分复用技术(WDM)达到更高的带宽要求，具有广阔的应用前景。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种AWG输出波导与波导探测器的集成器件，其特征在于，包括：

衬底(10)，其左、右两区域分别作为AWG区域和PD区域；

AWG输出波导(20)，呈条状，位于衬底上的所述AWG区域，自下而上包括：AWG下包层(21)、AWG芯层(22)和AWG上包层(23)，其中，所述AWG下包层(21)和AWG芯层(22)延伸至所述PD区域；以及

波导探测器(30)，呈条状，形成于衬底上PD区域的AWG芯层(22)的上方，与AWG输出波导(20)相对设置，其自下而上包括：PD下接触层(31)、PD吸收层(32)和PD上接触层(33)，其中，PD下接触层(31)和PD上接触层(33)为掺杂类型不同的接触层；

其中，所述波导探测器的PD下接触层(31)延伸至AWG输出波导的AWG上包层(23)内，AWG芯层(22)的上方；所述波导探测器中PD下接触层(31)延伸至AWG输出波导的AWG上包层(23)内的延伸部分的长度L介于1～10μm之间。

2.根据权利要求1所述的集成器件，其特征在于，所述波导探测器(30)与AWG输出波导(20)无缝对接。

3.根据权利要求1所述的集成器件，其特征在于，波导探测器中PD下接触层(31)的折射率大于AWG输出波导中AWG芯层(22)的折射率。

4.根据权利要求1所述的集成器件，其特征在于，所述波导探测器的宽度大于AWG输出波导的宽度。

5.根据权利要求1所述的集成器件，其特征在于：

所述衬底为InP衬底；

所述AWG输出波导中：AWG下包层(21)为未掺杂的InP层；AWG芯层(22)包括：未掺杂的InGaAsP层和InP层；AWG上包层(23)为渐变掺杂的InP层；

所述波导探测器中：PD下接触层(31)为N接触层，包括：N型掺杂的InGaAsP层和未掺杂的InP层；PD吸收层(32)为未掺杂的In_0.53Ga_0.47As层；PD上接触层(33)为P接触层，包括：渐变掺杂的InP层。

6.根据权利要求5所述的集成器件，其特征在于：

所述AWG下包层(21)的厚度为5μm；

所述AWG芯层(22)中，InGaAsP层的厚度为0.5μm，Ga和As的组分分别为0.11和0.25；InP层的厚度为10nm；

所述AWG上包层23自下而上分别为600nm未掺杂的InP层和600nm的P型掺杂InP层，在P型掺杂InP层中，掺杂浓度由5×10¹⁷/cm³渐变到1×10¹⁸/cm³。

7.根据权利要求5所述的集成器件，其特征在于：

所述N接触层中，InGaAsP层的掺杂浓度为2×10¹⁸/cm³，厚度为0.32μm，其中Ga和As的组分分别为0.3和0.64；InP层的厚度为10nm；

PD吸收层(32)的厚度为0.42μm；

所述P接触层中，渐变掺杂的InP层自下而上分别为600nm未掺杂的InP和600nm P型掺杂的InP，其掺杂浓度由5×10¹⁷/cm³渐变到1×10¹⁸/cm³。

8.根据权利要求1所述的集成器件，其特征在于，在PD上接触层的上表面形成P接触台面(34)，在PD下接触层的上表面形成有N接触台面(35)；

其中，所述P接触台面(34)的形状为矩形、半圆形或梯形。

9.一种制备方法，其特征在于，用于制备权利要求1至8中任一项所述的AWG输出波导与探测器的集成器件，包括：

步骤A：在衬底(10)的上表面自下而上依次外延AWG下包层(11)、AWG芯层(22)、PD下接触层(31)和PD吸收层(32)；其中，外延各层后的外延片的左、右区域分别作为AWG区域和PD区域；

步骤B：对外延各层后的器件的AWG区域进行刻蚀，在AWG区域靠近PD区域的宽度为L的部分，仅去除PD吸收层(31)；在AWG区域远离PD区域的部分去除PD吸收层(32)和PD下接触层(31)；

步骤C：在器件上进行二次外延，其中，AWG区域的二次外延材料作为AWG上包层(23)，PD区域的二次外延材料作为PD上接触层(33)；

步骤D：对二次外延后的外延片的PD区域进行刻蚀，形成波导探测器的N接触台面(34)和P接触台面(35)，进而形成波导探测器(30)；以及

步骤E：对二次外延后的外延片的AWG区域进行刻蚀，形成AWG输出波导，从而AWG输出波导与探测器无缝对接的集成器件制备完毕。

10.根据权利要求9所述的制备方法，其特征在于，所述步骤E在步骤D之前或之后执行。