CN105092922A - 一种基于sopc技术的便携式数字存储示波器 - Google Patents

Abstract

本发明提供了一种基于SOPC技术的便携式数字存储示波器，待测信号经光电耦合器输出至RC衰减电路，完成待测信号衰减切换，宽带放大器对衰减后的待测信号进行缓冲隔离，再通过可变增益放大器对待测信号的增益进行调整，调整后的待测信号通过ADC驱动器混合参考电平，通过模数转换器进行模数转换，由FPGA对采样信号进行存储控制，完成数据的幅值、频率运算，并进行频谱分析运算，将运算结果输出到人机交互模块进行显示。本发明简化了硬件电路，降低功耗、体积和成本，具有较高的采样速率，可实现信号的波形测量、峰峰值测量、有效值测量、频率测量和信号频谱分析功能。

Description

一种基于SOPC技术的便携式数字存储示波器

技术领域

本发明属于仪器仪表应用领域，涉及片上可编程技术，主要是一种便携式数字存储示波器。

背景技术

从目前情况来看，国外在数字存储示波器领域的技术已经相当成熟，并且占领了绝大部分的国内市场份额，其中国外的三大公司：美国泰克、安捷伦、力科生产的示波器仍然是是市场上的主流。目前，便携式数字存储示波器主流产品主要用于工业领域故障诊断和安装调试领域。国外的高端产品功能齐备，整机性能优异，价格十分昂贵；低端产品无频谱分析功能，每台数千元的价格成本，影响了产品更广泛的应用。国内产品参差不齐，在便携式数字存储示波器研发上仍然处于起步阶段。而且，市场上的便携式测试仪器产品无法同时满足波形测试分析、信号发生及低成本等多项要求。

另外，在便携式数字示波器研发上，传统设计方案大多采用FPGA+MCU设计方案，设计主要以FPGA作为示波器的核心采集数据模块，以MCU作为显示控制核心，以TFT彩屏作为显示模块。FPGA与高速A/D获取波形采样数据，通过单片机完成TFT的波形显示，通过合理设计单片机与FPGA通信的总线握手协议，实现信号波形的连续采集及显示功能。专利号201220088792.9《基于FPGA的存储数字示波器》和专利号201120488332.0《基于FPGA的小体积、多功能数字示波器》即属于此列。采用FPGA+MCU设计方案，电路设计相对复杂，不利于降低功耗、体积和开发成本。

现有的采用基于FPGA的便携式数字存储示波器器的设计方案，简化了电路设计，但是其功能比较简单，仅限于波形的测试，无频谱分析功能，性能上表现为采样率不够高，使用范围较窄。

发明内容

为了克服现有技术的不足，本发明提供一种基于SOPC技术的便携式数字存储示波器，不仅简化了硬件电路，有效地降低功耗、体积和成本，而且具有较高的采样速率，可实现信号的波形测量、峰峰值测量、有效值测量、频率测量功能，同时还实现了信号频谱分析功能，具有更为广阔的应用空间。

本发明解决其技术问题所采用的技术方案是：一种基于SOPC技术的便携式数字存储示波器，包括信号调理电路、采样电路、FPGA和人机交互模块，所述的信号调理电路包括光电耦合器、RC衰减电路、电磁继电器、宽带放大器和可变增益放大器，所述的采样电路包括ADC驱动器和模数转换器；待测信号经光电耦合器进行交直流耦合切换后输出至RC衰减电路输入端，RC衰减电路输出端连接电磁继电器，完成待测信号1/2和1/50衰减切换，宽带放大器对电磁继电器衰减后的待测信号进行缓冲隔离，再通过可变增益放大器对待测信号的增益进行调整，调整后的待测信号通过ADC驱动器混合参考电平，再通过模数转换器进行模数转换，将转换所得的数字信号送入FPGA中，由FPGA对采样信号进行存储控制，完成数据的幅值、频率运算，并进行频谱分析运算，将运算结果输出到人机交互模块进行显示。

所述的信号调理电路为双路信号调理电路，包括两路光电耦合器、RC衰减电路、电磁继电器、宽带放大器和可变增益放大器，对模拟信号进行不同程度的放大或衰减。

所述光电耦合器为AQY201E，完成模拟信号的交流和直流耦合切换功能；所述电磁继电器为TQ2-5，完成对耦合切换后的信号进行1/2或1/50档位的衰减切换功能；所述宽带放大器为AD8065，实现对信号隔离缓冲，保证信号无衰减的送至后级可变增益放大器；所述可变增益放大器为AD603，实现对缓冲后的信号进行不同程度的放大功能。

所述ADC驱动器为AD8065；所述模数转换器为AD9288，AD9288为双通道125Msps高采样速率的模数转换器，所述的采样电路中还包括电磁继电器TQ2-5，实现两路待测信号通道的切换。

所述FPGA采用CycloneIII系列芯片EP3C10。

所述FPGA包括NiosII系统、采样存取控制模块、测频模块和时钟模块，时钟模块为模数转换器以及NiosII系统、采样存取控制模块、测频模块提供工作时钟；采样电路输出的数据送入到FPGA内部的采样存取控制模块和测频模块，分别完成数据存储和频率测量功能，存储后的数据和测量得到的信号频率值送至NiosII系统中完成信号数据的幅值计算、频谱分析以及波形数据重建，并最终输出波形及参数到人机交互模块。

本发明的有益效果是：功能丰富，可实现双通道信号波形显示、峰峰值测量、均方根值测量、频率测量及频谱分析功能。本发明能够实现较高的采样率，双通道最高采样率可达125Msps，单通道时可达250Msps，该示波器可调时基为100ns/div-5s/div(步进1-2-5)，垂直灵敏度为10mv/div-5v/div(步进1-2-5)，并具有多种触发模式，包括auto、normal、single，同时该示波器具有体积小、重量轻、操作简单、易于携带等优点。

附图说明

图1为本发明的系统原理组成框图；

图2为本发明的信号调理电路原理图；

图3为本发明的信号采集电路原理图；

图4为本发明的FPGA内部设计原理图；

图5为本发明的系统的信号工作流程图。

具体实施方式

下面结合附图和实施例对本发明进一步说明，本发明包括但不仅限于下述实施例。

基于SOPC技术的便携式数字存储示波器。该示波器的核心数据采集处理及显示控制核心完全由单片FPGA实现。基于片上可编程技术设计思路是通过在FPGA中设计嵌入式NiosII处理器系统，再配合FPGA逻辑资源设计数字逻辑硬件接口及功能模块，从而实现对整个示波器的信号采集处理及显示控制功能。

本发明的技术方案是：一种基于SOPC技术的便携式数字存储示波器。该系统主要由双路信号调理电路、采样电路、FPGA、人机交互模块组成。双路信号调理电路由光电耦合器、RC衰减、电磁继电器、宽带放大器、可变增益放大器和ADC驱动器组成。采样电路主要由模数转换器组成。FPGA为核心控制模块，实现对采样信号的存取及运算处理。人机交互模块由TFT液晶显示器和键盘组成，其中TFT液晶显示器用来显示信号波形及参数，键盘实现对信号波形显示的控制并完成一些测量功能。待测信号首先进入光电耦合器，光电耦合器输出端连接至RC衰减电路输入端，RC衰减电路输出端连接至电磁继电器，由电磁继电器完成信号1/2和1/50衰减切换。电磁继电器输出端连接宽带放大器输入端，对衰减后的信号进行缓冲隔离，宽带放大器输出端连接到可变增益放大器输入端，对信号的增益进行调整，可变增益放大器输出端连接至ADC驱动器的输入端，以混合参考电平和待测信号，ADC驱动器的输出端连接至模数转换器的模拟信号输入端，待测信号送入模数转换器，经过模数转换，将转换所得的数字信号，送入FPGA中，由FPGA对采样信号进行存储控制，完成数据的幅值、频率运算，并进行频谱分析运算，以作为最终输出到LCD显示的数据。

本发明的进一步技术方案是：上述双路信号调理电路主要完成模拟信号不同程度的放大或衰减功能，上述光电耦合器为AQY201E，主要完成模拟信号的交流和直流耦合切换功能；上述电磁继电器为TQ2-5，完成对耦合切换后的信号进行1/2或1/50档位的衰减切换功能；上述宽带放大器为AD8065，实现对信号隔离缓冲，保证信号无衰减的送至后级可变增益放大器；上述可变增益放大器为AD603，实现对缓冲后的信号进行不同程度的放大功能；上述ADC驱动器由AD8065组成，主要实现将直流参考电平和经过程控放大后的模拟信号进行混合，以满足模数转换器对输入电压信号的要求。

本发明的进一步技术方案是：上述采样电路由模数转换器AD9288和电磁继电器TQ2-5组成。采样电路主要完成将待测连续模拟信号转换成离散的数字信号，并送至FPGA。其中AD9288为双通道125Msps高采样速率的模数转换器，主要完成模拟信号的数字化，电磁继电器TQ2-5实现两路待测信号通道的切换功能。

本发明的进一步技术方案是：上述FPGA采用CycloneIII系列芯片EP3C10，FPGA内部设计主要由NiosII系统、采样存取控制模块、测频模块、时钟模块组成。其中NiosII系统作为核心控制模块，主要完成信号数据的幅值计算、频谱分析，波形数据重建功能，并实现对TFT液晶显示器的显示控制；采样存取控制模块主要完成对经过AD9288采样后输出的数据进行存储控制；测频模块主要完成信号的频率测量功能；时钟模块主要提供模数转换器以及FPGA内部各个子模块工作时钟。经过模数转换器采样后的数字信号首先送入到FPGA内部的采样存取控制模块和测频模块，分别完成数据存储和频率测量功能，存储后的数据和信号频率值送至NiosII系统中完成信号数据的幅值计算、频谱分析以及波形数据重建功能，并最终输出波形及参数到TFT液晶显示器。

本发明的进一步技术方案是：上述NiosII系统是通过在QuartusII中调用SOPCbuilder来定制，NiosII系统中软件的实现是通过NiosIIIDE软件来实现。NiosII系统实现的主要功能是完成信号数据的幅值计算、频谱分析，波形数据重建功能，并实现对TFT液晶显示器的显示控制；

本发明的进一步技术方案是：上述采样存取控制模块是通过在FPGA中采用VerilogHDL语言来实现。该模块主要完成对经过模数转换器AD9288采样后数据进行存储控制。

本发明的进一步技术方案是：上述测频模块是通过在FPGA中采用VerilogHDL语言来实现。该模块主要完成待测信号的频率测量功能。该测频模块采用硬件直接测频法来实现，其原理是：通过设定1s的闸门计数时间，对经过整形后的被测脉冲信号进行计数，计数时间到1s时停止计数，得到的脉冲数目即为被测信号的频率。

本发明的进一步技术方案是：上述TFT液晶显示器采用的是480*320分辨率的彩色点阵液晶，上述键盘采用的是8*2的矩阵式键盘。键盘的功能包括：触发方式选择、垂直灵敏度选择、时基选择、触发电平调节、基线电平调整、耦合方式选择、显示通道选择、显示模式选择、存储深度选择。

本发明的进一步技术方案是：上述FPGA(Fieldprogrammablegatearray)为现场可编程门阵列，采用的是Altera公司的CycloneIII系列EP3C10E144C8N，比其它系列FPGA的功耗低75％，拥有10320个逻辑单元，46个嵌入式乘法器。

本发明的技术指标如下：

●采样率：双通道125Msps，单通道250Msps

●扫速时基：100ns/div-5s/div(步进1-2-5)

●垂直灵敏度：10mv/div-5v/div(步进1-2-5)

●触发方式：上升沿、下降沿

●触发模式：正常、自动、单次

●具备频谱分析功能

●显示器：3.5寸彩色液晶480*320分辨率

●供电：电源电池双供电(6.5v-10v)

本发明实施例的系统原理框图参考图1，包括双路信号调理电路、采样电路、FPGA、人机交互模块。双路信号调理电路由光电耦合器、RC衰减、宽带放大器、可变增益放大器组成。采样电路主要由模数转换器组成。FPGA为核心控制模块，实现对采样信号的存取及运算处理。人机交互模块由TFT液晶显示器和键盘组成，其中TFT液晶显示器用来显示信号波形及参数，键盘实现对信号波形显示的控制并完成一些测量功能。系统原理框图参考图1，光电耦合器主要完成信号的交流直流切换功能；RC衰减主要实现信号的1/2和1/50不同档位的衰减；宽带放大器为AD8065，实现对信号隔离缓冲，保证信号无衰减的送至后级可变增益放大器；可变增益放大器为AD603，实现对缓冲后的信号进行不同程度的放大功能；ADC驱动器由AD8065组成，主要实现将直流参考电平和经过程控放大后的模拟信号进行混合，以满足模数转换器对输入电压信号的要求；双通道模数转换器为AD9288，实现信号的模数转换；FPGA为核心控制模块，完成数字信号的幅值计算、频谱分析以及波形数据重建功能，并最终输出波形及参数到TFT液晶显示器；flash为FPGA配置芯片，主要用于存储FPGA配置文件；SDRAM为动态随机存储器，提供FPGA程序运行空间。

待测信号经过光电耦合器进行DC/AC耦合切换，然后再送入到RC衰减电路进行1/2和1/50档位的衰减，其中衰减切换由电磁继电器TQ2-5完成。衰减后的信号，经由AD8065放大器进行缓冲隔离，采用AD8065作为电压跟随器，主要是保证前一级信号完全送至后级可控增益放大器。经过AD8065缓冲隔离后的信号无衰减的进入可控增益放大器AD603，由AD603调整放大倍数，放大后的信号再通过ADC驱动器AD8065，这里采用AD8065用以将直流参考电平和经过程控放大后的模拟信号进行叠加混合，作为双通道模数转换器AD9288的输入模拟电压信号，由AD9288完成模数转换，将转换所得的数字信号，送入FPGA中，FPGA完成数字信号的存储控制、频率测量、幅值计算、频谱分析以及波形数据重建功能，并最终输出波形及参数到TFT液晶显示器。

如图2所示，信号调理电路由光电耦合器、RC衰减、宽带放大器、可变增益放大器组成。其中，AQY210E为光电耦合器，选择交直流切换，由CH_AC_DC信号来控制。CH_AC_DC为高电平时直流耦合，CH_ACDC为低电平时交流耦合。CH_ATT为衰减切换控制信号，以控制信号衰减切换继电器TQ2-5，实现信号幅度1/2和1/50衰减切换。AD603是一种低噪声且由电压控制的增益放大器。它提供精确的、线性变化的增益，其增益可通过外接不同反馈网络的方式改变，以选择AD603不同的增益变化范围。本系统中AD603工作在宽带模式，其输入信号带宽可达90MHz，其输出增益范围在-10dB到30dB。增益为40*V_g+10(dB)，其中V_g为AD603的1脚CH_VAMP信号和2脚Vref信号之差。经过AD603放大后的信号再通过一级AD8065放大器混合直流参考电平，以满足模数转换器对输入模拟电压的要求。图中CH_VPOS信号即为直流参考电平信号。上述CH_AC_DC、CH_ATT、CH_VAMP、CH_VPOS信号均由FPGA控制。

图3是本款发明的采样电路。两路输入信号AD_CH1和AD_CH2分别经过继电器TQ2-5V接入模数转换器AD9288的A、B通道。通过对S1、S2的高低电平设置可以改变AD9288的采样模式。本发明中S1置高电平，而S2由AD_S信号控制。当AD_S为高电平时，开关电路8050(NPN)导通，继电器3、4闭合，2、3断开，7、8闭合，8、9断开。此时，AD9288工作在输出对齐模式。通道CH2断开通道CH1接入，时钟A和时钟B同步反相，两个通道对同一信号AD_CH1进行采样；当AD_S为低电平时，此时，AD9288工作输出非对齐模式。AD_CH1和AD_CH2为独立的两路输入通道信号。

图4是本发明FPGA设计框图。FPGA采用CycloneIII系列芯片EP3C10，FPGA内部设计主要由NiosII系统、采样存取控制模块、测频模块、时钟模块组成。其中NiosII系统作为核心控制模块，主要完成信号数据的幅值计算、频谱分析，波形数据重建功能，并实现对TFT液晶显示器的显示控制；采样存取控制模块主要完成对经过AD9288采样后输出的数据进行存储控制；测频模块主要完成信号的频率测量功能；时钟模块主要提供模数转换器以及FPGA内部各个子模块工作时钟。经过模数转换器采样后的数字信号首先送入到FPGA内部的采样存取控制模块和测频模块，分别完成数据存储和频率测量功能，存储后的数据和信号频率值送至NiosII系统中完成信号数据的幅值计算、频谱分析以及波形数据重建功能，并最终输出波形及参数到TFT液晶显示器。

上述一种基于SOPC技术的数字示波器的工作方法，如图5所示，具体步骤如下：

a.将便携式数字示波器电源接通，将所要测量的模拟信号接至信号调理电路的输入端口，同时调整控放大器的放大倍数，以满足A/D采样器的输入模拟信号范围。

b.调整后的信号输入至A/D采样器中将模拟信号转换成数字信息，并将转换后的数字信号传送给FPGA。

c.FPGA内部采样存储控制模块完成对采样信号的存取，并将采集到的数字信号送至NiosII嵌入式处理器系统进行必要的运算处理。

d.TFT彩屏液晶显示器主要完成信号波形重现以及测量参数的显示功能，由FPGA实现对TFT液晶屏的控制。

e.键盘主要完成信号波形的调整以及一些参数的测量功能，由FPGA通过读取按键键值来不同的键值功能。

Claims (6)

1.一种基于SOPC技术的便携式数字存储示波器，包括信号调理电路、采样电路、FPGA和人机交互模块，其特征在于：所述的信号调理电路包括光电耦合器、RC衰减电路、电磁继电器、宽带放大器和可变增益放大器，所述的采样电路包括ADC驱动器和模数转换器；待测信号经光电耦合器进行交直流耦合切换后输出至RC衰减电路输入端，RC衰减电路输出端连接电磁继电器，完成待测信号1/2和1/50衰减切换，宽带放大器对电磁继电器衰减后的待测信号进行缓冲隔离，再通过可变增益放大器对待测信号的增益进行调整，调整后的待测信号通过ADC驱动器混合参考电平，再通过模数转换器进行模数转换，将转换所得的数字信号送入FPGA中，由FPGA对采样信号进行存储控制，完成数据的幅值、频率运算，并进行频谱分析运算，将运算结果输出到人机交互模块进行显示。

2.根据权利要求1所述的基于SOPC技术的便携式数字存储示波器，其特征在于：所述的信号调理电路为双路信号调理电路，包括两路光电耦合器、RC衰减电路、电磁继电器、宽带放大器和可变增益放大器，对模拟信号进行不同程度的放大或衰减。

3.根据权利要求1所述的基于SOPC技术的便携式数字存储示波器，其特征在于：所述光电耦合器为AQY201E，完成模拟信号的交流和直流耦合切换功能；所述电磁继电器为TQ2-5，完成对耦合切换后的信号进行1/2或1/50档位的衰减切换功能；所述宽带放大器为AD8065，实现对信号隔离缓冲，保证信号无衰减的送至后级可变增益放大器；所述可变增益放大器为AD603，实现对缓冲后的信号进行不同程度的放大功能。

4.根据权利要求1所述的基于SOPC技术的便携式数字存储示波器，其特征在于：所述ADC驱动器为AD8065；所述模数转换器为AD9288，AD9288为双通道125Msps高采样速率的模数转换器，所述的采样电路中还包括电磁继电器TQ2-5，实现两路待测信号通道的切换。

5.根据权利要求1所述的基于SOPC技术的便携式数字存储示波器，其特征在于：所述FPGA采用CycloneIII系列芯片EP3C10。

6.根据权利要求1所述的基于SOPC技术的便携式数字存储示波器，其特征在于：所述FPGA包括NiosII系统、采样存取控制模块、测频模块和时钟模块，时钟模块为模数转换器以及NiosII系统、采样存取控制模块、测频模块提供工作时钟；采样电路输出的数据送入到FPGA内部的采样存取控制模块和测频模块，分别完成数据存储和频率测量功能，存储后的数据和测量得到的信号频率值送至NiosII系统中完成信号数据的幅值计算、频谱分析以及波形数据重建，并最终输出波形及参数到人机交互模块。