CN105048810A - 一种用于功率变换器的自适应电压调节电路 - Google Patents

Abstract

本发明属于电子电路技术领域，涉及一种用于功率变换器的自适应电压调节电路。本发明的电路，包括逻辑模块、导通时间产生器、第一比较器、第二比较器和控制电路；所述逻辑模块的输入端接功率变换器的输出端，输出端接导通时间产生电路的输出端；所述第一比较器的正向输入端接功率变换器的输出端，其负向输入端接控制电路的输出端，其输出端接控制电路的输入端；所述第二比较器的正向输入端接功率变换器的输出端，其负向输入端接控制电路的输出端，其输出端接控制电路的输入端；控制电路的输出端接导通时间产生器的输入端；导通时间产生器的输出端接功率变换器。本发明的有益效果为，减小了功率变换器调压过程中的电感电流，降低了对电感的要求。

Description

一种用于功率变换器的自适应电压调节电路

技术领域

本发明属于电子电路技术领域，涉及一种用于功率变换器的自适应电压调节(AdaptiveVoltageScales，AVS)电路。

背景技术

随着技术的发展数字集成电路(如片上系统SoC、中央处理器CPU和数字信号处理器DSP)的集成度越来越高，由于功耗、散热和应用对象的变化，越来越趋向于低压低功耗，同时根据系统要求可以在不同频率和电压下工作。

AVS技术根据数字集成电路工作频率的不同自适应地搜索到该频率下数字集成电路正常工作时的最小电压。现有的很多电子部件，如CPU和DSP都可以在不同时钟频率下工作。当数字集成电路工作在高频时，集成电路功耗的主要部分是门电路的开关功耗，门电路的开关功耗P＝fCV2，门电路的开关功耗与电路工作的频率成正比，与电路的工作电压的平方成正比。当数字集成电路完成一个给定的任务时，数字集成电路完成任务所需要的时钟周期个数是确定的，只降低数字集成电路的工作频率而不改变工作的电压，完成该任务消耗的总能量是不变的。但是当工作频率固定时，适当的降低数字集成电路的工作电压，根据门电路的功耗的表达式，其完成任务消耗的能量会明显降低。根据不同地工艺偏差、温度和数字集成电路工作频率实时的调节其供电电压，使其能量消耗最小的方法即是自适应电压调节技术。

在现有的技术中，由于自适应电压调节技术的DC-DC变换器中的功率管的栅驱动信号占空比固定，功率管按固定时间导通，电流对电感充电的时间一直较长，导致上电过冲电压大、输出电压纹波较大等问题。为了防止电压过冲和电感电流太大，常用的方法是加入限流电路。

发明内容

本发明所要解决的，就是针对上述问题，提出一种用于功率变换器的自适应电压调节电路。

为实现上述目的，本发明采用如下技术方案：

一种用于功率变换器的自适应电压调节电路，包括逻辑模块、导通时间产生器、第一比较器、第二比较器和控制电路；所述逻辑模块的输入端接功率变换器的输出端，其输出端接导通时间产生电路的第一输入端；所述第一比较器的正向输入端接功率变换器的输出端，其负向输入端接控制电路的第一输出端，其输出端接控制电路的第一输入端；所述第二比较器的正向输入端接功率变换器的输出端，其负向输入端接控制电路的第二输出端，其输出端接控制电路的第二输入端；控制电路的第三输出端接导通时间产生器的第二输入端；导通时间产生器的输出端接功率变换器；

所述控制电路由状态机和数模转换器构成；所述状态机的第一输入端为控制电路的第一输入端，其第二输入端为控制电路的第二输入端，其输出端接数模转换器的输入端；数模转换器包括分压电阻、第一电压选择单元和第二电压选择单元，分压电阻的输出端分别接第一电压选择单元和第二电压选择单元的输入端，第一电压选择单元的输出端为控制电路的第一输出端，第二电压选择单元的输出端为控制电路的第二输出端。

本发明的有益效果为，使Buck功率变换器在调压过程中的过冲电压较小；同时，减小了Buck功率变换器调压过程中的电感电流，由此降低了对电感的要求；该电路利用状态机实现逻辑关系和算法，简化了模拟部分的电路，节省了芯片面积，更有利于集成。

附图说明

图1是本发明的电路结构示意图；

图2是本发明的控制电路模块的结构示意图；

图3是本发明的自适应电压调节电路调压原理示意图；

图4是本发明的自适应电压调节电路输出电压Vfb的示意图。

具体实施方式

下面结合附图，详细描述本发明的技术方案：

本发明的自适应电压调节器通过与功率变换器相互协调配合能够根据负载当前工作频率的不同自适应调节负载的工作电压，使负载在当前工作频率下正常工作时工作电压最低，有效降低了负载的功耗。同时利用PSM调制模式在轻负载下具有响应速度快、效率高、抗干扰能力强、电磁兼容特性好和鲁棒性强等优点作为该自适应电压调节器的控制模式。

如图1所示，本发明的一种用于功率变换器的自适应电压调节电路，包括逻辑模块、导通时间产生器、第一比较器、第二比较器和控制电路；所述逻辑模块的输入端接功率变换器的输出端，其输出端接导通时间产生电路的第一输入端；所述第一比较器的正向输入端接功率变换器的输出端，其负向输入端接控制电路的第一输出端，其输出端接控制电路的第一输入端；所述第二比较器的正向输入端接功率变换器的输出端，其负向输入端接控制电路的第二输出端，其输出端接控制电路的第二输入端；控制电路的第三输出端接导通时间产生器的第二输入端；导通时间产生器的输出端接功率变换器；

如图2所示，所述控制电路由状态机和数模转换器构成；所述状态机的第一输入端为控制电路的第一输入端，其第二输入端为控制电路的第二输入端，其输出端接数模转换器的输入端数模转换器包括分压电阻、第一电压选择单元和第二电压选择单元，分压电阻的输出端分别接第一电压选择单元和第二电压选择单元的输入端，第一电压选择单元的输出端为控制电路的第一输出端，第二电压选择单元的输出端为控制电路的第二输出端。

本发明的工作原理为：

本发明的一种低输出过冲的AVS电压调节电路，由导通时间产生器、AVS逻辑模块、控制电路模块和两个比较器构成。Buck功率变换器的输出电压Vfb施加到两个比较器上，控制电路模块具有三个输出信号，一个输出信号加到导通时间产生模块，另外两个输出信号dac_aout和dac_bout分别加到两个比较器的负相输入端；比较器将输出电压Vfb与dac_aout和dac_bout分别进行比较，比较器的输出控制码作用在控制电路模块，控制DAC模块调整dac_aout和dac_bout的大小；当Buck功率变换器的输出电压Vfb小于dac_aout时，比较器输出信号comp_aout为低电平，若此时Vfb小于dac_bout，则另一比较器输出信号comp_bout为低电平，comp_aout和comp_bout组成00控制码使导通时间产生模块输出控制信号导通Buck功率变换器中的功率PMOS管MP，使Buck功率变换器的输出电压Vfb升高，若此时Vfb大于dac_bout，则另一比较器输出信号comp_bout为高电平，comp_aout和comp_bout组成01控制码使Vfb保持；当Buck功率变换器的输出电压Vfb比comp_aout大时，则比较器输出信号comp_aout为高电平，dac_aout比dac_bout大ΔV，因此comp_bout也为高电平，comp_aout和comp_bout组成11控制码。dac_aout和dac_bout下调ΔV，导通时间产生模块跳过这个周期不输出PSM调制信号，使Buck功率变换器中的功率管不导通使其输出电压Vfb降低。功率管导通时，导通时间受AVS逻辑模块的输出信号D<3:0>控制而逐渐增大。

如图3所示，为本发明所述的调压电路调压原理示意图。

本发明所提出的一种低输出过冲的AVS电压调节电路，通过控制电路模块控制输出电压的过冲始终小于一定电压值；同时，减小了Buck功率变换器调压过程中的电感电流，由此降低了对电感的要求；该电路利用状态机实现逻辑关系和算法，简化了模拟部分的电路，节省了芯片面积，更有利于集成。

Claims (1)

1.一种用于功率变换器的自适应电压调节电路，包括逻辑模块、导通时间产生器、第一比较器、第二比较器和控制电路；所述逻辑模块的输入端接功率变换器的输出端，其输出端接导通时间产生电路的第一输入端；所述第一比较器的正向输入端接功率变换器的输出端，其负向输入端接控制电路的第一输出端，其输出端接控制电路的第一输入端；所述第二比较器的正向输入端接功率变换器的输出端，其负向输入端接控制电路的第二输出端，其输出端接控制电路的第二输入端；控制电路的第三输出端接导通时间产生器的第二输入端；导通时间产生器的输出端接功率变换器；

所述控制电路由状态机和数模转换器构成；所述状态机的第一输入端为控制电路的第一输入端，其第二输入端为控制电路的第二输入端，其输出端接数模转换器的输入端；数模转换器包括分压电阻、第一电压选择单元和第二电压选择单元，分压电阻的输出端分别接第一电压选择单元和第二电压选择单元的输入端，第一电压选择单元的输出端为控制电路的第一输出端，第二电压选择单元的输出端为控制电路的第二输出端。