CN104980267A - 量子保密通信系统控制器 - Google Patents

Abstract

本发明涉及一种量子保密通信系统控制器，包括第一FPGA芯片、第一时钟处理单元、第一SFP光模块、第一程序存储单元、第一I/O接口、第一SMA连接器、第一程序加密芯片、第一LED、第一USB芯片、第一RS232芯片和第一密码产生控制按钮；还包括第二FPGA芯片、第二时钟处理单元、第二SFP光模块、第二程序存储单元、第二I/O接口、第二SMA连接器、第二程序加密芯片、第二LED、第二USB芯片和第二RS232芯片，其中第一SFP光模块通过光纤与第二SFP光模块连接，第一SMA连接器通过同轴电缆连接第二SMA连接器。本发明提供一种量子保密通信中产生密码的控制以及算法处理装置，其使用FPGA作为控制器。

Description

量子保密通信系统控制器

技术领域

本发明涉及一种量子保密通信系统控制器，属于保密通信领域。

背景技术

量子保密通信利用其信息载体——单光子所具有的量子特性可实现通信的绝对安全性，在信息安全至上的国防、政治、金融等行业凸显出重要作用。但目前的技术基本上还是用计算机进行量子密码的生成。

目前，量子保密通信方面还没有使用FPGA作为控制器，也没有独立专利或公开发表的论文。

CN201010114280.0“量子保密电话”公开了一种FPGA控制的量子保密电话，但仅限于系统组成、光学部分组成和系统工作流程，并没有公开FPGA控制器的具体组成和工作原理。

CN200910185177.2“全时全通型量子网络路由器及扩展量子保密通信网络的方法”，公开了一种扩展量子保密通信网络的方法及一种新型的全时全通量子网络路由器，结合量子密钥分配的特点，通过引入光环行器和偏振分束器增加光信号的自由度，增强了量子保密通信网络的可扩展性，降低了对光波长资源的消耗。

CN201110235775.3“一种远程量子保密通信的中继方法”，公开了一种远程量子保密通信的中继方法，由量子信道和高速光模块信道链接两用户终端的链路上设有至少一个以上的中继站，中继站采用相位编码的BB84协议生成各自相对独立的密钥，中继站每链接一次将对传输的信息加密一次，并生成一个相应的密钥，中继站以多个点对点的密钥分发进行连接和整合，实现超长距离的量子保密通信。具有点对点的远程量子保密通信，保密程度高，系统安全性好，传输效率高的优点，大大提高了量子通信的有效传输距离，解决了单系统安全通信距离受限制的难题。

CN201120299022.4“远程量子保密通信系统”公开了一种远程量子保密通信系统，其特点是由量子信道和高速光模块信道连接A用户终端与B用户终端的链路上设有至少一个以上的中继站，中继站由上一级系统的接收端和下一级系统的发送端组成，接收端由量子信道和高速光模块信道与A用户终端或上一级系统的发送端连接；发送端由量子信道和高速光模块信道与B用户终端或下一级系统的接收端连接。具有点对点的远程量子保密通信，保密程度高，系统安全性好，传输效率高的优点，大大提高了量子通信的有效传输距离，解决了单系统安全通信距离受限制的难题。

CN201010114250.X“保偏即插即用量子保密通信系统”一种保偏即插即用量子保密通信系统，其优点是：利用保偏光纤实现出射光偏振的自动初始化，保证了偏振和干涉的稳定，无需人为调节。利用波分复用技术将时钟光和信号光通过一路光纤传输，节约了信道成本，提高了光纤利用率，避免了不同光纤中的相对抖动带来的影响，并且利用锁相环技术和滤波技术有效地消除了时钟信号脉冲对单光子探测的影响。

CN200910210539.9“一种抗干扰量子保密直接通信的方法及系统”提供一种抗干扰量子保密直接通信的方法及系统，其中，该方法包括下列步骤：发送端进行非正交态组合编码，将一个比特随机扩展为两个比特，然后随机选择两个不同的基组合，并把这两个比特转换为所述基组合中相应的量子态后通过量子信道发送；接收端随机选择两个相同的基组合进行量子态测量，实现一个比特的确定测量。能够有效解决量子测不准条件下的量子保密直接通信问题，实现点到多点的量子信息分发。

韩佳佳的“量子保密通信及网络化研究”一文中（理学硕士学位论文、第28页、第五章：实验系统中的电路控制），采用简单的分立元件实现系统的控制。

发明内容

本发明的目的用FPGA作为控制器，提供一种量子保密通信中产生密码的控制以及算法处理的装置。

本发明解决其技术问题所采用的技术方案是：一种量子保密通信系统控制器，包括第一FPGA芯片，以及分别与所述第一FPGA芯片连接的第一时钟处理单元、第一SFP光模块、第一程序存储单元、第一I/O接口、第一SMA连接器、第一程序加密芯片、第一LED、第一USB芯片、第一RS232芯片和第一密码产生控制按钮；还包括第二FPGA芯片，以及分别与所述第二FPGA芯片连接的第二时钟处理单元、第二SFP光模块、第二程序存储单元、第二I/O接口、第二SMA连接器、第二程序加密芯片、第二LED、第二USB芯片和第二RS232芯片，其中第一SFP光模块通过光纤与第二SFP光模块连接，所述第一SMA连接器通过同轴电缆连接第二SMA连接器。

所述第一FPGA芯片包括第一Schedule模块、第一计算机数据加密解密器、第一语音加密解密器、第一密码上传器、第一密码生成器、第一偏振控制器、第一偏振数据处理器、第一回传码解析器、第一密码指示产生器、第一密码校验器、第一专用通道训练控制器、第一初始随机密码发生器、第一初始随机密码编码器、第一传统密码通道信令执行解析器、第一传统密码通道数据通路、第一传统密码通道执行器和第一量子专用密码通道执行器，其中第一Schedule模块的输出端分别与第一计算机数据加密解密器、第一语音加密解密器、第一密码上传器、第一密码生成器、第一偏振控制器、第一回传码解析器、第一密码指示产生器、第一密码校验器、第一专用通道训练控制器和第一初始随机密码发生器的输入端连接，第一Schedule模块与第一传统密码通道信令执行解析器双向连接，第一计算机数据加密解密器的输入端与第一密码上传器的输出端连接，第一密码上传器的输出端与第一语音加密解密器的输入端连接，第一密码生成器的输出端与第一密码上传器输入端连接，第一密码指示产生器、第一密码校验器和第一初始随机密码发生器的输出端分别与第一密码生成器的输入端连接，第一偏振数据处理器的输出端与第一偏振控制器的输入端连接，第一回传码解析器的输出端与第一密码指示产生器的输入端连接，第一传统密码通道数据通路的输出端分别与第一偏振数据处理器、第一回传码解析器的输入端连接，第一传统密码通道数据通路的输入端与第一密码指示产生器的输出端连接，第一传统密码通道数据通路分别与第一密码校验器和第一传统密码通道执行器双向连接，第一传统密码通道执行器与第一传统密码通道信令执行解析器双向连接，第一专用通道训练控制器的输出端与第一量子专用密码通道执行器的输入端连接，第一初始随机密码发生器的输出端与第一初始随机密码编码器的输入端连接，第一初始随机密码编码器的输出端与第一量子专用密码通道执行器的输入端连接。

所述第二FPGB芯片包括第二Schedule模块、第二计算机数据加密解密器、第二语音加密解密器、第二密码上传器、第二密码生成器、第二偏振控制器、第二偏振数据处理器、第二回传码发生器、第二密码指示接收器、第二密码校验器、第二专用通道训练序列处理器、第二初始随机密码存储器、第二专用通道密码译码器、第二传统密码通道信令执行解析器、第二传统密码通道数据通路、第二传统密码通道执行器和第二量子专用密码通道执行器，其中第二Schedule模块的输出端分别与第二计算机数据加密解密器、第二语音加密解密器、第二密码上传器、第二密码生成器、第二偏振控制器、第二回传码发生器、第二密码指示接收器、第二密码校验器的输入端连接，第二Schedule模块的输入端分别与第二专用通道训练序列处理器、第二初始随机密码存储器的输出端连接，第二Schedule模块与第二传统密码通道信令执行解析器双向连接，第二计算机数据加密解密器的输入端与第二密码上传器的输出端连接，第二密码上传器的输出端与第二语音加密解密器的输入端连接，第二密码生成器的输出端与第二密码上传器的输入端连接，第二密码指示接收器、第二密码校验器、第二专用通道训练序列处理器和第二初始随机密码存储器的输出端分别与第二密码生成器的输入端连接，第二偏振数据处理器的输出端与第二偏振控制器的输入端连接，第二回传码发生器与第二Schedule模块双向连接，第二传统密码通道数据通路的输出端分别与第二偏振数据处理器、第二密码指示接收器的输入端连接，第二传统密码通道数据通路的输入端与第二回传码发生器的输出端连接，第二传统密码通道数据通路分别与第二密码校验器和第二传统密码通道执行器双向连接，第二传统密码通道执行器与第二传统密码通道信令执行解析器双向连接，第二专用通道训练序列处理器的输入端与第二量子专用密码通道执行器的输出端连接，第二初始随机密码存储器的输入端与第二专用通道密码译码器的输出端连接，第二专用通道密码译码器的输入端与第二量子专用密码通道执行器的输出端连接。

有益效果：随着电子技术的飞速发展，量子通信的控制技术经历了从单片机、DSP控制，到计算机、FPGA(现场可编程门阵列)控制的发展历程。由于FPGA的系列优点，如高处理速度、设计灵活、可靠性高、设计周期短、成本低、本身具有加密功能、小型化、高集成度等，作为量子保密通信核心控制器实现方案，优于DSP方案的工作速度，适应未来更高速度的通信需求；优于计算机和数据采集卡集成的数据处理和硬件控制方案的带宽和效率，适应大容量信息传输要求。另外，计算机自身存在安全漏洞，通过侵入计算机窃取密码本成为可能，而通过攻击FPGA窃取密码本的可能性微乎其微。

本发明使用支持并发能力的超大规模数字电路处理单元替代了传统的计算机单元，从而使处理运算能力大大增强，提高了密码产生的效率，保证了密码更新的速度。再结合超大规模数字电路处理单元自身保密性高的特点，使破解密码几乎不可能。本发明的技术方案实现的量子保密系统可以产生高效的密码，可以实时进行光纤的偏振控制，密码的校验以及加密和解密；可以实时产生数百MHz的初始密码；传统传输通道具备2GHz数据承载能力；传统通道和量子通道自动同步；初始密码伪随机产生，密码种子支持任意设置。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1是本发明的优选实施例的结构示意图；

图2是第一FPGA芯片的内部结构图；

图3是第二FPGA芯片的内部结构图。

具体实施方式

如图1所示的一种量子保密通信系统控制器，包括第一FPGA芯片A1，以及分别与所述第一FPGA芯片A1连接的第一时钟处理单元A2、第一SFP光模块A3、第一程序存储单元A4、第一I/O接口A5、第一SMA连接器A6、第一程序加密芯片A7、第一LEDA8、第一USB芯片A9、第一RS232芯片A10和第一密码产生控制按钮A11；还包括第二FPGA芯片B1，以及分别与所述第二FPGA芯片B1连接的第二时钟处理单元B2、第二SFP光模块B3、第二程序存储单元B4、第二I/O接口B5、第二SMA连接器B6、第二程序加密芯片B7、第二LEDB8、第二USB芯片B9和第二RS232芯片B10。其中第一SFP光模块A3通过光纤与第二SFP光模块B3连接，为量子数据通道。所述第一SMA连接器A6通过同轴电缆连接第二SMA连接器B6，为语音数据通道。第一I/O接口A5和第二I/O接口B5包含偏振控制器的输出信号。第一LEDA8和第二LEDB8用于告警等状态指示。第一程序加密芯片A7和第二程序加密芯片B7采用Maxim公司的芯片DS2432。第一USB芯片A9和第二USB芯片B9均采用芯片CY7C68013A。第一FPGA芯片A1为发送端系统控制器，所述第二FPGB芯片B1为接收端系统控制器，发送、接收端的系统控制器均选择了XILINXLX30TFPGA。

本发明中FPGA内部由“密码生成模块、偏振控制模块、加解密模块”组成，可实现密码分发系统的同步(量子密码通道与传统密码通道间的同步)、单光子信号发送、量子通道数据流读出、单光子偏振控制、传统密码通道的信号传递、量子密码的筛选和纠错、密码本缓存、语音加解密等系统的控制功能。

如图2所示：第一FPGA芯片A1包括用于负责协调第一FPGA芯片正常工作的第一Schedule模块SA1，用于对从计算机来的需要加密的数据段执行加密、对计算机来的需要解密的数据段执行解密、并支持USB通道、可以升级支持千兆网口的第一计算机数据加密解密器SA2，第一语音加密解密器SA3，用于支持密码上传给其它设备、并支持RS232上传、可以升级支持USB/千兆网口上传的第一密码上传器SA4，用于产生实时密码的第一密码生成器SA5，为长周期控制调整器的第一偏振控制器SA6，用于为第一偏振控制器提供需要的数据信息和命令信息的第一偏振数据处理器SA7，用于解析传统密码通道回传码信息的第一回传码解析器SA8，用于产生密码指示生成、分配可以使用的密码的第一密码指示产生器SA9，用于校验初步生成的密码的第一密码校验器SA10，第一专用通道训练控制器SA11，用于产生伪随机密码的第一初始随机密码发生器SA12，用于编码适合专用通道传输的第一初始随机密码编码器SA13，用于完成信令解析和传递、完成状态提取和传递的第一传统密码通道信令执行解析器SA14，为中转站的第一传统密码通道数据通路SA15，用于完成GigaBit数据的发送和接收的第一传统密码通道执行器SA16和用于完成量子数据的发送的第一量子专用密码通道执行器SA17。其中第一Schedule模块SA1的输出端分别与第一计算机数据加密解密器SA2、第一语音加密解密器SA3、第一密码上传器SA4、第一密码生成器SA5、第一偏振控制器SA6、第一回传码解析器SA8、第一密码指示产生器SA9、第一密码校验器SA10、第一专用通道训练控制器SA11和第一初始随机密码发生器SA12的输入端连接，第一Schedule模块SA1与第一传统密码通道信令执行解析器SA14双向连接，第一计算机数据加密解密器SA2的输入端与第一密码上传器SA4的输出端连接，第一密码上传器SA4的输出端与第一语音加密解密器SA3的输入端连接，第一密码生成器SA5的输出端与第一密码上传器SA4输入端连接，第一密码指示产生器SA9、第一密码校验器SA10和第一初始随机密码发生器SA12的输出端分别与第一密码生成器SA5的输入端连接，第一偏振数据处理器SA7的输出端与第一偏振控制器SA6的输入端连接，第一回传码解析器SA8的输出端与第一密码指示产生器SA9的输入端连接，第一传统密码通道数据通路SA15的输出端分别与第一偏振数据处理器SA7、第一回传码解析器SA8的输入端连接，第一传统密码通道数据通路SA15的输入端与第一密码指示产生器SA9的输出端连接，第一传统密码通道数据通路SA15分别与第一密码校验器SA10和第一传统密码通道执行器SA16双向连接，第一传统密码通道执行器SA16与第一传统密码通道信令执行解析器SA14双向连接，第一专用通道训练控制器SA11的输出端与第一量子专用密码通道执行器SA17的输入端连接，第一初始随机密码发生器SA12的输出端与第一初始随机密码编码器SA13的输入端连接，第一初始随机密码编码器SA13的输出端与第一量子专用密码通道执行器SA17的输入端连接。

如图3所示：第二FPGB芯片B1包括用于负责协调第二FPGA芯片正常工作的第二Schedule模块SB1，用于对计算机来的需要加密的数据段执行加密、对计算机来的需要解密的数据段执行解密、并支持USB通道、可以升级支持千兆网口的第二计算机数据加密解密器SB2，第二语音加密解密器SB3，用于支持密码上传给其它设备、支持RS232上传、可以升级支持USB/千兆网口上传的第二密码上传器SB4，用于产生实时密码的第二密码生成器SB5，为短周期控制调整器的第二偏振控制器SB6，为第二偏振控制器提供需要的数据信息和命令信息的第二偏振数据处理器SB7，用于产生回传码经传统密码通道回传到第一FPGA芯片的第二回传码发生器SB8，用于接收指示密码、指示可以使用的密码的第二密码指示接收器SB9，用于校验初步生成的密码的第二密码校验器SB10，第二专用通道训练序列处理器SB11，用于存储伪随机密码的第二初始随机密码存储器SB12，用于对专用通道传输的数据进行译码的第二专用通道密码译码器SB13，用于完成信令解析和传递、完成状态提取和传递的第二传统密码通道信令执行解析器SB14，为中转站的第二传统密码通道数据通路SB15，用于完成GigaBit数据的发送和接收的第二传统密码通道执行器SB16和用于完成量子数据的接收的第二量子专用密码通道执行器SB17。其中第二Schedule模块SB1的输出端分别与第二计算机数据加密解密器SB2、第二语音加密解密器SB3、第二密码上传器SB4、第二密码生成器SB5、第二偏振控制器SB6、第二回传码发生器SB8、第二密码指示接收器SB9、第二密码校验器SB10的输入端连接，第二Schedule模块SB1的输入端分别与第二专用通道训练序列处理器SB11、第二初始随机密码存储器SB12的输出端连接，第二Schedule模块SB1与第二传统密码通道信令执行解析器SB14双向连接，第二计算机数据加密解密器SB2的输入端与第二密码上传器SB4的输出端连接，第二密码上传器SB4的输出端与第二语音加密解密器SB3的输入端连接，第二密码生成器SB5的输出端与第二密码上传器SB4的输入端连接，第二密码指示接收器SB9、第二密码校验器SB10、第二专用通道训练序列处理器SB11和第二初始随机密码存储器SB12的输出端分别与第二密码生成器SB5的输入端连接，第二偏振数据处理器SB7的输出端与第二偏振控制器SB6的输入端连接，第二回传码发生器SB8与第二Schedule模块SB1双向连接，第二传统密码通道数据通路SB15的输出端分别与第二偏振数据处理器SB7、第二密码指示接收器SB9的输入端连接，第二传统密码通道数据通路SB15的输入端与第二回传码发生器SB8的输出端连接，第二传统密码通道数据通路SB15分别与第二密码校验器SB10和第二传统密码通道执行器SB16双向连接，第二传统密码通道执行器SB16与第二传统密码通道信令执行解析器SB14双向连接，第二专用通道训练序列处理器SB11的输入端与第二量子专用密码通道执行器SB17的输出端连接，第二初始随机密码存储器SB12的输入端与第二专用通道密码译码器SB13的输出端连接，第二专用通道密码译码器SB13的输入端与第二量子专用密码通道执行器SB17的输出端连接。

本发明的目的是提供一种用于量子保密通信中产生密码的控制以及算法处理装置，在需要产生密码的两端各有一个设备，有主从之分，第一FPGA芯片A1为主设备（以下简称A），第二FPGA芯片B1为从设备（以下简称B）。具体通讯过程如下所示：

1）、A、B两端上电，软件加载成功后，启动自检；

2）、A、B两端传统密码通道2GHz数据接收和发送正常启动运行；

3）、A、B两端在专用密码通道训练光序列的配合下，完成与传统密码通道数据的配合；

4）、A、B端配合通过偏振控制器控制光学相关部分的光纤传输特性，从而满足专用量子保密信道数据传输的要求；

5）、A端高速产生初始化实时密码，经过量子信道编码模块后从专用量子密码通道传输到B；

6）、B端从专用量子密码通道接收数据，经过译码器进行数据译码；

7）、B端发送回传码信息给A端；

8）、A端对该数据进行信号处理发送索引信息给B；

9）、A、B两端产生密码；

10）、A、B两端交互密码校验信息，去除误码；

11）、A、B两端产生可用密码；

12）、密码上传、密码存储；

13）、检测光路状态是否需要调整，如果需要，则进行调整，否则继续密码的产生；

14）、当密码产生到一定数量，密码即可使用。

15）、当压缩过的语音数字信号到达时，FPGA对此数字信号进行解析，找出代表语音信息的数据位，导出存储的密码本对语音信号进行加密，密码本中密码序列按照FIFO（Firstinputfirstoutput先入先出）原则用于加密过程，使用过的密码可丢弃，也可按照一定周期重复使用。

其中初始密码为伪随机序列。

实施例一：

系统上电进行硬件自检，自检完成后，第一SFP光模块A3与第二SFP光模块B3之间进行数据通讯的训练工作，训练正常后即可进行信令以及数据业务的交互。

第一SFP光模块A3、第二SFP光模块B3与第一SMA连接器A6、第二SMA连接器B6部分进行合作训练，从而保证密码可以正常产生。

偏振控制器SA6、SB6结合偏振数据处理器SA7、SB7通过偏振执行器开始调整量子保密通道光纤偏振状态，使其适合量子信道工作。然后A根据高层下发的伪随机密码的Seed产生初始密码(SA12)；该密码编码成适合量子保密信道传输的数据向B端发送；B端接收数据后进行信道译码(SB13)，然后B端回传特征码到A端，A端根据该特征码解析出可用的初始密码给A、B密码生成器SA5、SB5；A、B对各自的初始密码进行校验数据交互，将信息提供给A、B密码生成器SA5、SB5；密码生成器结合初始密码以及校验信息和指示信息，产生两端可用密码；密码产生周期一直进行，除给出外部停止信号。产生的密码累计在密码上传器SA4、SB4)中，支持密码上传、低速设备加解密(SA3、SB3)、高速设备加解密(SA2、SB2)。A、B上述的所有过程均在Schedule模块SA1、SB1的指示下进行工作。

应当理解，以上所描述的具体实施例仅用于解释本发明，并不用于限定本发明。由本发明的精神所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (3)

1.一种量子保密通信系统控制器，其特征在于：包括第一FPGA芯片（A1），以及分别与所述第一FPGA芯片（A1）连接的第一时钟处理单元（A2）、第一SFP光模块（A3）、第一程序存储单元（A4）、第一I/O接口（A5）、第一SMA连接器（A6）、第一程序加密芯片（A7）、第一LED（A8）、第一USB芯片（A9）、第一RS232芯片（A10）和第一密码产生控制按钮（A11）；还包括第二FPGA芯片（B1），以及分别与所述第二FPGA芯片（B1）连接的第二时钟处理单元（B2）、第二SFP光模块（B3）、第二程序存储单元（B4）、第二I/O接口（B5）、第二SMA连接器（B6）、第二程序加密芯片（B7）、第二LED（B8）、第二USB芯片（B9）和第二RS232芯片（B10），其中第一SFP光模块（A3）通过光纤与第二SFP光模块（B3）连接，所述第一SMA连接器（A6）通过同轴电缆连接第二SMA连接器（B6）。

2.根据权利要求1所述的量子保密通信系统控制器，其特征在于：所述第一FPGA芯片（A1）包括第一Schedule模块（SA1）、第一计算机数据加密解密器（SA2）、第一语音加密解密器（SA3）、第一密码上传器（SA4）、第一密码生成器（SA5）、第一偏振控制器（SA6）、第一偏振数据处理器（SA7）、第一回传码解析器（SA8）、第一密码指示产生器（SA9）、第一密码校验器（SA10）、第一专用通道训练控制器（SA11）、第一初始随机密码发生器（SA12）、第一初始随机密码编码器（SA13）、第一传统密码通道信令执行解析器（SA14）、第一传统密码通道数据通路（SA15）、第一传统密码通道执行器（SA16）和第一量子专用密码通道执行器（SA17），其中第一Schedule模块（SA1）的输出端分别与第一计算机数据加密解密器（SA2）、第一语音加密解密器（SA3）、第一密码上传器（SA4）、第一密码生成器（SA5）、第一偏振控制器（SA6）、第一回传码解析器（SA8）、第一密码指示产生器（SA9）、第一密码校验器（SA10）、第一专用通道训练控制器（SA11）和第一初始随机密码发生器（SA12）的输入端连接，第一Schedule模块（SA1）与第一传统密码通道信令执行解析器（SA14）双向连接，第一计算机数据加密解密器（SA2）的输入端与第一密码上传器（SA4）的输出端连接，第一密码上传器（SA4）的输出端与第一语音加密解密器（SA3）的输入端连接，第一密码生成器（SA5）的输出端与第一密码上传器（SA4）输入端连接，第一密码指示产生器（SA9）、第一密码校验器（SA10）和第一初始随机密码发生器（SA12）的输出端分别与第一密码生成器（SA5）的输入端连接，第一偏振数据处理器（SA7）的输出端与第一偏振控制器（SA6）的输入端连接，第一回传码解析器（SA8）的输出端与第一密码指示产生器（SA9）的输入端连接，第一传统密码通道数据通路（SA15）的输出端分别与第一偏振数据处理器（SA7）、第一回传码解析器（SA8）的输入端连接，第一传统密码通道数据通路（SA15）的输入端与第一密码指示产生器（SA9）的输出端连接，第一传统密码通道数据通路（SA15）分别与第一密码校验器（SA10）和第一传统密码通道执行器（SA16）双向连接，第一传统密码通道执行器（SA16）与第一传统密码通道信令执行解析器（SA14）双向连接，第一专用通道训练控制器（SA11）的输出端与第一量子专用密码通道执行器（SA17）的输入端连接，第一初始随机密码发生器（SA12）的输出端与第一初始随机密码编码器（SA13）的输入端连接，第一初始随机密码编码器（SA13）的输出端与第一量子专用密码通道执行器（SA17）的输入端连接。

3.根据权利要求1或2所述的量子保密通信系统控制器，其特征在于：所述第二FPGB芯片（B1）包括第二Schedule模块（SB1）、第二计算机数据加密解密器（SB2）、第二语音加密解密器（SB3）、第二密码上传器（SB4）、第二密码生成器（SB5）、第二偏振控制器（SB6）、第二偏振数据处理器（SB7）、第二回传码发生器（SB8）、第二密码指示接收器（SB9）、第二密码校验器（SB10）、第二专用通道训练序列处理器（SB11）、第二初始随机密码存储器（SB12）、第二专用通道密码译码器（SB13）、第二传统密码通道信令执行解析器（SB14）、第二传统密码通道数据通路（SB15）、第二传统密码通道执行器（SB16）和第二量子专用密码通道执行器（SB17），其中第二Schedule模块（SB1）的输出端分别与第二计算机数据加密解密器（SB2）、第二语音加密解密器（SB3）、第二密码上传器（SB4）、第二密码生成器（SB5）、第二偏振控制器（SB6）、第二回传码发生器（SB8）、第二密码指示接收器（SB9）、第二密码校验器（SB10）的输入端连接，第二Schedule模块（SB1）的输入端分别与第二专用通道训练序列处理器（SB11）、第二初始随机密码存储器（SB12）的输出端连接，第二Schedule模块（SB1）与第二传统密码通道信令执行解析器（SB14）双向连接，第二计算机数据加密解密器（SB2）的输入端与第二密码上传器（SB4）的输出端连接，第二密码上传器（SB4）的输出端与第二语音加密解密器（SB3）的输入端连接，第二密码生成器（SB5）的输出端与第二密码上传器（SB4）的输入端连接，第二密码指示接收器（SB9）、第二密码校验器（SB10）、第二专用通道训练序列处理器（SB11）和第二初始随机密码存储器（SB12）的输出端分别与第二密码生成器（SB5）的输入端连接，第二偏振数据处理器（SB7）的输出端与第二偏振控制器（SB6）的输入端连接，第二回传码发生器（SB8）与第二Schedule模块（SB1）双向连接，第二传统密码通道数据通路（SB15）的输出端分别与第二偏振数据处理器（SB7）、第二密码指示接收器（SB9）的输入端连接，第二传统密码通道数据通路（SB15）的输入端与第二回传码发生器（SB8）的输出端连接，第二传统密码通道数据通路（SB15）分别与第二密码校验器（SB10）和第二传统密码通道执行器（SB16）双向连接，第二传统密码通道执行器（SB16）与第二传统密码通道信令执行解析器（SB14）双向连接，第二专用通道训练序列处理器（SB11）的输入端与第二量子专用密码通道执行器（SB17）的输出端连接，第二初始随机密码存储器（SB12）的输入端与第二专用通道密码译码器（SB13）的输出端连接，第二专用通道密码译码器（SB13）的输入端与第二量子专用密码通道执行器（SB17）的输出端连接。