CN104969506B - 用于确定和补偿差分对成对时间偏移的系统及方法 - Google Patents
用于确定和补偿差分对成对时间偏移的系统及方法 Download PDFInfo
- Publication number
- CN104969506B CN104969506B CN201380072425.7A CN201380072425A CN104969506B CN 104969506 B CN104969506 B CN 104969506B CN 201380072425 A CN201380072425 A CN 201380072425A CN 104969506 B CN104969506 B CN 104969506B
- Authority
- CN
- China
- Prior art keywords
- information processing
- delay
- differential
- eye size
- differential signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
- H04L1/244—Testing correct operation by comparing a transmitted test signal with a locally generated replica test sequence generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31706—Testing of digital circuits involving differential digital signals, e.g. testing differential signal circuits, using differential signals for testing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Theoretical Computer Science (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Quality & Reliability (AREA)
Abstract
根据本公开的实施方式，一种信息处理系统可以包括处理器；第一信息处理单元，被通信耦合至处理器，以及第二信息处理单元，被通信耦合至处理器和第一信息处理单元。第一信息处理单元和第二信息处理单元可以被配置成，针对经由包括差分对的路径从第一信息处理单元传达至第二信息处理单元的差分信号，一致确定相反极性信号之间的最佳延时，并且通过将与最佳延时相等的延时插入至相反极性信号中的一者中，经由路径将数据从第一信息处理单元传送至第二信息处理单元。
Description
技术领域
本公开主要涉及信息处理系统，更具体地，涉及确定和补偿在通信路径信息处理系统内通信路径中的时间偏移。
背景技术
随着信息的价值和使用持续增加，个人和商业寻求处理和存储信息的附加方式。使用者的一种可用选择是信息处理系统(“信息处理系统”)。信息处理系统主要针对商业、个人或其它目的处理、汇编、存储和/或传达信息或数据，从而允许用户利用信息的价值。因为技术和信息处理需要和要求在不同用户和应用之间不同，关于什么信息被处理，信息如何被处理，多少信息被处理、存储或传达，以及信息如何快速而有效地被处理、存储或传达的信息处理系统也不同。在信息处理系统内的变化使得信息处理系统一般化或针对特定用户或诸如金融交易处理、航线预定、企业数据存储或全球通信的特定使用而被配置。此外，信息处理系统可以包括各种硬件和软件部件，这些硬件或软件部件可以被配置为处理、存储以及传达信息，以及可以包括一个或多个计算机系统、数据存储系统及网络系统。
信息处理系统的各种部件经常使用差分信号。差分信号是使用在两个成对导电体(如，导线，电路等)上被发送的，称为差分对的两个互补信号电传送信息的方法。由于许多原因，在不同对的差分信号可能遭受成对(in-pair)时间偏移(skew)，其中差分信号彼此之间可能相对具有相位差，在轻微的不同的时间转换，而不是理想情况下的同时转换。在足够低通信速度或数据速率下，成对时间偏移的影响可能被忽略。但是，在更高速度或数据速率下，成对时间偏移可能成为问题。例如，细想在通信路径中存在15皮秒的成对时间偏移。在1千兆比特每秒的通信路径中，这种成对时间偏移相当于降低1.5个百分点的数据速率。但是，在40千兆比特每秒的通信路径中，这种成对时间偏移相当于降低60个百分点的数据速率，而这是不可以被忽略的。
许多设计和处理方法已经被使用以减少成对时间偏移。但是，这种方法不可能消除成对时间偏移的所有源。例如，成对时间偏移可能由各种加工精度引入，包括但不限于部件可以安装在其内的印刷电路板的玻璃纤维组织、集成电路芯片不匹配、印刷电路板接线不匹配、接线插脚不匹配以及信号发射器和/或接收器部件的其它处理不匹配。
发明内容
根据本公开的教示，与时间偏移确定和/或补偿相关联的缺点和问题已经被减少或消除。
根据本公开的实施方式，信息处理系统可以包括处理器；第一信息处理单元，被通信耦合至处理器，以及第二信息处理单元，被通信耦合至处理器和第一信息处理单元。第一信息处理单元和第二信息处理单元可以被配置成，针对经由包括差分对的路径从第一信息处理单元传达至第二信息处理单元的差分信号，一致确定相反极性信号之间的最佳延时，并且并且通过将与最佳延时相等的延时插入至相反极性信号中的一者中，经由路径将数据从第一信息处理单元传送至第二信息处理单元。
根据本公开的这些或其它实施方式，一种方法可以包括：针对经由包括差分对的路径从第一信息处理单元传达至第二信息处理单元的差分信号，确定相反极性信号之间的最佳延时。该方法还可以包括通过将与最佳延时相等的延时插入至相反极性信号中的一者中，经由路径将数据从第一信息处理单元传送至第二信息处理单元。
根据本公开的这些或其它实施方式，一件产品，该产品包括计算机可读介质及在计算机可读介质上运行的计算机可读指令。该指令可以由一个或多个处理器读取，当指令被读取和执行时，用于引起一个或多个处理器执行：针对经由包括差分对的路径从第一信息处理单元传达至第二信息处理单元的差分信号，确定相反极性信号之间的最佳延时，并且通过将与最佳延时相等的延时插入至相反极性信号中的一者中，经由路径将数据从第一信息处理单元传送至第二信息处理单元。
通过，下文说明书、权利要求书及附图，技术优点对于本领域普通技术人员来说将是显而易见的。
附图说明
结合附图参考下文描述，可以更完全理解本实施方式及其优点，其中相同参考数字指示类似的特征，并且其中：
图1阐明根据本公开实施方式的示例性信息处理系统的框图；
图2阐明根据本公开实施方式的用于确定和补偿成对时间偏移的示例性方法的流程图；以及
图3阐明根据本公开实施方式的信号振幅相对时间的示例性图，其示出针对差分信号对的眼图(eye pattern)。
具体实施方式
通过参考图1-3，优选实施方式及它们的优点可以被更好的理解，其中相同的数字被用于指示相同或相应的部分。
针对本公开的目的，信息处理系统可以包括可操作于计算、分类、处理、传输、接收、检索、发源(originate)、转换、存储、显示、表示、检测、记录、重现、操作或利用任何形式的针对商业、科学的、控制、娱乐或其它目的的信息、情报或数据的任何执行机构或者执行机构的集合。例如，信息处理系统可以是个人计算机、个人数字助理(PDA)、消费电子设备、网络存储设备或者任何其它合适的设备并且大小、形状、性能、功能及价格可以不同。信息处理系统可以包括存储器，诸如中央处理单元(CPU)或硬件或软件控制逻辑的一个或多个处理单元。信息处理系统的附加组件可以包括一个或多个存储设备，用于与外部设备通信的一个或多个通信端口和诸如键盘、鼠标及视频显示器的各种输入/输出(I/O)设备。信息处理系统还可以包括可操作于在各种硬件组件之间传输通信的一个或多个总线。
针对本公开的目的，计算机可读介质可以包括可以保留一段时间的数据和/或指令的任何执行机构或者执行机构的集合。计算机可读介质可以包括但不限于诸如直接存取存储设备(如，硬盘驱动或软盘)、连续存取存储设备(如，磁带驱动)、光盘、CD-ROM、DVD、随机存取存储器(RAM)、只读存储器(ROM)、电可擦只读存储器(EEPROM)和/或闪存的存储媒介，和诸如电线、光纤、微波、无线电波以及其它电磁和/或光学载波的通信媒介；和/或前述的任意结合。
针对本公开的目的，明显地，信息处理系统可以涉及信息处理系统的任何组件系统、设备或装置，包括但不限于信息处理系统的服务处理器、基本输入/输出系统(BIOS)、总线、存储器、I/O设备和/或接口、存储单元、网络接口、主板和/或任何其它组件和/或元件。
图1阐明根据本公开实施方式的示例性信息处理系统102的框图。在一些实施方式中，信息处理系统102可以是服务器。在其它实施方式中，信息处理系统102可以是个人计算机(如，台式电脑或便携式电脑)。如图1中所描述，信息处理系统102可以包括处理器103，通信耦合至处理器103的存储器104，经由总线108通信耦合至处理器103的一个或多个信息处理单元106。
处理器103可以包括配置为解释和/或执行程序指令和/或过程数据的任何系统、设备或装置，以及可以包括但不限于配置为解释和/或执行程序指令和/或处理数据的微处理器、微控制器、数字信号处理器(DSP)、专用集成电路(ASIC)和或其它任何数字或模拟电路。在一些实施方式中，处理器103可以翻译和/或执行存储在信息处理系统102的存储器104和/或信息处理系统102的其它组件中的数据程序指令和/或过程数据。
存储器104可以通信地耦合至处理器103并且可以包括配置为保留程序指令和/或数据一段时间的任何系统、设备或装置(如，计算机可读介质)。存储器104可以包括在信息处理系统102的电源被关掉后保留数据的RAM、EEPROM、PCMCIA卡、闪存、磁存储器、光磁存储器或任何合理选择和/或挥发性或非挥发性存储器阵列。
信息处理单元106可以包括可以通过一个或多个总线108与处理器103、存储器104和/或一个或多个其它信息处理单元通信的信息处理系统102的任何部件、设备或装置。例如，信息处理单元可以包括服务处理器、BIOS、I/O设备、存储单元、网络接口或任何其它合适的部件。如图1所示，信息处理单元106可以包括纠偏(de-skew)模块110。如本公开中的更详细描述，纠偏模块110可以包括被配置为与另一个信息处理单元106的相应的纠偏模块相一致的用于确定和补偿在信息处理单元106之间传递信号的差分信号对的成对时间偏移的任何系统、设备或装置。
如图1所示，信息处理单元106可以通过点对点连接112而被通信地耦合。点对点连接112可以包括配置成在信息处理单元106之间转移数据的任何系统、设备或装置。
总线108可以包括配置成在信息处理单元106和处理器103之间转移数据的任何系统、设备或装置。例如，总线108可以包括串行高级技术附件(SATA)总线、外部控制器接口(PCI)总线、通用串行总线(USB)、小型计算机系统接口(SCSI)总线、附着SCSI的串行(SAS)总线、火线(IEEE1394)总线、无线宽带总线或任何其它适当的总线。
图2阐明根据本公开实施方式的用于确定和补偿成对时间偏移的示例性方法200的流程图。根据一实施方式，方法200可以在步骤202处开始。如上文所记录，本公开的教示可以信息处理系统102的各种配置而被实施。同样的，方法200的优选初始化点及方法200的步骤顺序可以取决于所选择的实施。
在步骤202处，信息处理单元106的纠偏模块110可以初始化用于确定和补偿成对时间偏移的校准值。这些校准值可以包括，例如，最大眼尺寸(electrical eye size)、最佳插入的延时和/或一个或多个其它变量。
在步骤204处，源信息处理单元106可以在包括差分对的路径上向目标信息处理单元106传送差分测试信号模式(如，经由点对点连接112)。
在步骤206处，目标信息处理单元106的纠偏模块110可以接收差分测试信号模式，并且基于测试信号模式的分析，估算由目标信息处理单元106所接收的差分测试信号模式的眼图的眼尺寸。根据相关领域中现在的或将来已知的用于确定眼尺寸的一种或多种方法可以确定所估算的眼尺寸。
为了阐明“眼图”的概念，参考图3，其阐明根据本公开实施方式的针对差分信号对的信号振幅相对时间n的示例性图。一般而言，眼图(eye pattern或eye diagram)，为示波器显示,其中位于接收器的差分数字数据信号被重复采样并且被应用于纵轴，而数据速率被用于触发水平扫描。其被如此称作是因为图案看起来像一系列眼睛。几个系统性能测量可以通过分析眼图而被得到。如果信号太长、太短、与系统时钟不充分同步、太高、太低、太多噪声、或太短而不能变化、或具有太多负尖峰或正尖峰，这可以从眼图中观察到。打开的眼图相当于最小信号失真。信号波形失真是由于码间串扰、噪声、成对时间偏移以及可能表现为眼图关闭的其它因素。
正如在本公开中所使用的，词语“眼尺寸(eye size)”包括眼图的眼开放或者眼图的眼宽(eye width)。眼开放(eye opening)是眼图在纵轴的峰间值高度，而眼宽是眼图在水平轴的宽度。
在步骤208处，返回图2，目标信息处理单元106的纠偏模块110可以将所估算的眼尺寸储存(如，在完整的计算机可读媒介上或者可以其它方式访问纠偏模块110)为最大的估算的眼尺寸。
在步骤210处，信息处理单元106的纠偏模块110可以相对于差分对的负极性而插入差分对的正极性的正延时。在步骤210的第一执行期间，所插入的正延时可能稍微超过零，并且然后在每次步骤210执行时被增加。在一些实施方式中，所插入的延时可以针对步骤210的每一连续执行而通过特定间隔被增加。在这些实施方式中，这种间隔可以是用户定义的(如，通过信息处理系统102的最终用户或者管理者)。
在步骤212处，源信息处理单元106可以在相同路径上向目标信息处理单元106再次传送差分测试信号图样，通过所插入的延时来延时差分测试信号图样的正极性。
在步骤214处，目标信息处理单元106的纠偏模块110可以接收差分测试信号图样，并且基于测试信号图样的分析，估算目标信息处理单元106所接收的差分测试信号图样的眼图的眼尺寸。
在步骤216处，目标信息处理单元106的纠偏模块110可以确定所估算的眼尺寸是否超过先前所存储的最大估算眼尺寸。如果所估算的眼尺寸超过先前所存储的最大估算眼尺寸，方法200可以转到步骤218。否则，方法200可以转到步骤220。
在步骤218处，响应于所估算的眼尺寸超过先前所存储的最大估算眼尺寸的确定，目标信息处理单元106的纠偏模块110可以将所估算的眼尺寸储存为最大的估算的眼尺寸。在步骤218完成后，方法200可以再次转到210。
在步骤220处，目标信息处理单元106的纠偏模块110可以将所插入的延时值存储(如，在完整的计算机可读媒介上或者可以其它方式访问纠偏模块110)为最佳插入延时。
在步骤222处，目标信息处理单元106的纠偏模块110可以相对于差分对的负极性而插入差分对的正极性的负延时。在步骤210的第一执行期间，所插入的负延时可能是稍微超过零的量级，并且然后在每次步骤222执行时被逐量级增大。在一些实施方式中，所插入的延时的量级可以针对步骤210的每一连续执行而通过特定间隔被增加。在这些实施方式中，这种间隔可以是用户定义的(如，通过信息处理系统102的最终用户或者管理者)。
在步骤224处，源信息处理单元106可以在相同路径上向目标信息处理单元106再次传送差分测试信号图样，通过所插入的延时来延时(在这种情况下，由于负延时而超前)差分测试信号图样的正极性。
在步骤226处，目标信息处理单元106的纠偏模块110可以接收差分测试信号图样，并且基于测试信号图样的分析，估算目标信息处理单元106所接收的差分测试信号图样的眼图的眼尺寸。
在步骤228处，目标信息处理单元106的纠偏模块110可以确定所估算的眼尺寸是否超过先前所存储的最大估算眼尺寸。如果所估算的眼尺寸超过先前所存储的最大估算眼尺寸，方法200可以转到步骤230。否则，方法200可以转到步骤232。
在步骤230处，响应于所估算的眼尺寸超过先前所存储的最大估算眼尺寸的确定，目标信息处理单元106的纠偏模块110可以将所估算的眼尺寸储存为最大的估算的眼尺寸。在步骤230完成后，方法200可以再次转到220。
在步骤232处，目标信息处理单元106可以将最佳插入延时(如，所插入延时导致最大眼尺寸)传递至源信息处理单元。在完成步骤232后，方法200可以结束。
尽管图2公开了关于方法200所采用的步骤的特定数字，方法200可以具有比图2所示的这些更多或更少的步骤而被执行。此外，尽管图2公开了关于方法200所采用的步骤的特定顺序，包括方法200的步骤可以任何适当的顺序被执行。
方法200可以使用信息处理系统102或能够操作实施方法200的任何其它系统而被实施。在某些实施方式中，方法200可以部分地或全部地在计算机可读媒介中包含的软件和/或固件中被执行。
一旦最佳插入延时被传递至目标信息处理单元106，如上文所述，目标信息处理单元106可以被配置成通过将最佳插入延时插入至在差分对之上被传递的差分信号的正极性而在差分对之上传送数据。因此，根据上文描述的系统和方法，源信息处理单元106和目标信息处理单元106的每一者的纠偏模块110可以在相对于其相应负极性的差分信号的正极性的一个或多个正延时和一个或多个负延时之间一致反复操作以确定哪种延时在接收目标信息处理单元时引起最佳差分信号质量。
在一些实施方式中，方法200可以在源信息处理单元106和目标信息处理单元106之间训练的自动协调或链接期间或之后进行。在这些或其它实施方式中，方法200可以在源信息处理单元106和目标信息处理单元106之间培养的反向通道分析之前进行。
此外，上文描述的源信息处理单元106和目标信息处理单元106的每一者执行方法200的特定步骤，可以理解，方法200中的许多步骤可以由源信息处理单元106或目标信息处理单元106执行。
尽管本公开已经被详细描述，应当理解，在不脱离所附权利要求书定义的本公开的精神和范围的情况下，可以进行各种更改、替代和改变。
Claims (14)
1.一种信息处理系统，该系统包括：
处理器；
第一信息处理单元，被通信地耦合至所述处理器；
第二信息处理单元，被通信地耦合至所述处理器；以及
纠偏模块，被配置为执行以下操作：
针对经由包括差分对的路径从所述第一信息处理单元被传递至所述第二信息处理单元的差分信号确定估算的最大眼尺寸，其中所述最大眼尺寸与插入到所述差分信号的一个分量中的估算的最佳延时相关联；
将差分信号延时插入到所述第一信息处理单元处的所述差分信号的一个分量，并确定与所述差分信号延时对应的差分信号眼尺寸；
响应于检测所述差分信号眼尺寸超过所述估算的最大眼尺寸，将所述差分信号延时存储为所述估算的最佳延时；以及
在从所述第一信息处理单元发送数据之前，在所述第一信息处理单元处插入等于所述估算的最佳延时的特定延时到相反极性分量之一。
2.根据权利要求1所述的信息处理系统，其中确定差分信号眼尺寸包括：
经由所述路径反复地传递多个差分测试信号并且在每次重复时递增在所述相反极性分量之间的延时的量级；以及
针对与所述多个差分测试信号对应的多个延时的每一个，确定在所述第二信息处理单元处接收的所述差分测试信号的眼尺寸。
3.根据权利要求2所述的信息处理系统，其中所述差分信号眼尺寸与具有最大的眼开放的所述差分测试信号相对应。
4.根据权利要求2所述的信息处理系统，其中所述差分信号眼尺寸与具有最大的眼宽的所述差分测试信号相对应。
5.一种信息处理方法，包括：
针对经由包括差分对的路径从第一信息处理单元被传递至第二信息处理单元的差分信号确定估算的最大眼尺寸，其中所述最大眼尺寸与插入到所述差分信号的一个分量中的估算的最佳延时相关联；
将差分信号延时插入到所述第一信息处理单元处的所述差分信号的一个分量，并确定与所述差分信号延时对应的差分信号眼尺寸；
响应于检测所述差分信号眼尺寸超过所述估算的最大眼尺寸，将所述差分信号延时存储为所述估算的最佳延时；以及
在从所述第一信息处理单元发送数据之前，在所述第一信息处理单元处插入等于所述估算的最佳延时的特定延时到相反极性分量之一。
6.根据权利要求5所述的信息处理方法，其中确定所述差分信号眼尺寸包括：
经由所述路径反复地传递多个差分测试信号并且在每次重复时递增在所述相反极性分量之间延时的量级；以及
针对与所述多个差分测试信号对应的多个延时的每一个，确定在所述第二信息处理单元处接收的所述差分测试信号的眼尺寸。
7.根据权利要求6所述的信息处理方法，其中所述差分信号眼尺寸与具有最大的眼开放的所述差分测试信号相对应。
8.根据权利要求6所述的信息处理方法，其中所述差分信号眼尺寸与具有最大的眼宽的所述差分测试信号相对应。
9.根据权利要求6所述的信息处理方法，其中在每次重复时递增所述延时的所述量级包括将所述量级递增一恒定延时并且其中所述恒定延时的值包括用户选择的恒定延时的值。
10.一种制造产品，包括：
非暂时性计算机可读媒介；以及
在所述计算机可读媒介上运行的计算机可读指令，所述指令能够由一个或多个处理器读取，当所述指令被读取并执行时，用于引起所述一个或多个处理器执行以下操作：
针对经由包括差分对的路径从第一信息处理单元被传递至第二信息处理单元的差分信号确定估算的最大眼尺寸，其中所述最大眼尺寸与插入到所述差分信号的一个分量中的估算的最佳延时相关联；
将差分信号延时插入到所述第一信息处理单元处的所述差分信号的一个分量，并确定与所述差分信号延时对应的差分信号眼尺寸；
响应于检测所述差分信号眼尺寸超过所述估算的最大眼尺寸，将所述差分信号延时存储为所述估算的最佳延时；以及
在从所述第一信息处理单元发送数据之前，在所述第一信息处理单元处插入等于所述估算的最佳延时的特定延时到相反极性分量之一。
11.根据权利要求10所述的制造产品，其中确定所述差分信号眼尺寸包括：
经由所述路径反复地传递多个差分测试信号并且在每次重复时递增在所述相反极性分量之间的延时的量级；以及
针对与所述多个差分测试信号对应的多个延时的每一个，确定在所述第二信息处理单元处接收的所述差分测试信号的眼尺寸。
12.根据权利要求11所述的制造产品，其中所述眼尺寸至少基于眼开放。
13.根据权利要求11所述的制造产品，其中所述眼尺寸至少基于眼宽。
14.根据权利要求11所述的制造产品，其中在每次重复时递增所述延时的所述量级包括将所述量级递增一恒定延时并且其中所述恒定延时的值包括用户选择的恒定延时的值。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/720,283 | 2012-12-19 | ||
| US13/720,283 US9537618B2 (en) | 2012-12-19 | 2012-12-19 | Systems and methods for differential pair in-pair skew determination and compensation |
| PCT/US2013/047000 WO2014098991A1 (en) | 2012-12-19 | 2013-06-21 | Systems and methods for differential pair in-pair skew determination and compensation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104969506A CN104969506A (zh) | 2015-10-07 |
| CN104969506B true CN104969506B (zh) | 2019-01-11 |
Family
ID=50932448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201380072425.7A Active CN104969506B (zh) | 2012-12-19 | 2013-06-21 | 用于确定和补偿差分对成对时间偏移的系统及方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9537618B2 (zh) |
| EP (1) | EP2936726B1 (zh) |
| CN (1) | CN104969506B (zh) |
| WO (1) | WO2014098991A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10430363B2 (en) | 2015-11-18 | 2019-10-01 | Dell Products L.P. | Systems and methods of in-situ digital eye characterization for serial data transmitter circuitry |
| CN107783027B (zh) * | 2017-10-13 | 2019-10-18 | 福州创实讯联信息技术有限公司 | 一种高速差分信号的完整性测试方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004034078A2 (en) | 2002-10-08 | 2004-04-22 | Broadcom Corporation | A high speed data link with transmitter equalization and receiver equalization |
| US20040091064A1 (en) | 2002-11-12 | 2004-05-13 | Broadcom Corporation | Phase detector with delay elements for improved data regeneration |
| US7085337B2 (en) * | 2003-09-30 | 2006-08-01 | Keyeye Communications | Adaptive per-pair skew compensation method for extended reach differential transmission |
| US7493509B2 (en) | 2004-12-10 | 2009-02-17 | Ati Technologies Ulc | Intra-pair differential skew compensation method and apparatus for high-speed cable data transmission systems |
| US7440531B2 (en) * | 2005-02-11 | 2008-10-21 | International Business Machines Corporation | Dynamic recalibration mechanism for elastic interface |
| US7412618B2 (en) * | 2005-02-11 | 2008-08-12 | International Business Machines Corporation | Combined alignment scrambler function for elastic interface |
| US7352204B2 (en) | 2005-05-13 | 2008-04-01 | Warpspeed Chips, Llc | Automatic skew correction for differential signals |
| CN1933465B (zh) * | 2005-09-13 | 2010-09-08 | 华为技术有限公司 | 消除差分传输时延差的实现方法及装置 |
| US7817761B2 (en) * | 2007-06-01 | 2010-10-19 | Advanced Micro Devices, Inc. | Test techniques for a delay-locked loop receiver interface |
| US8422590B2 (en) * | 2007-12-06 | 2013-04-16 | Rambus Inc. | Apparatus and methods for differential signal receiving |
| US8108710B2 (en) | 2008-01-08 | 2012-01-31 | Mayo Foundation For Medical Education And Research | Differential communication link with skew compensation circuit |
| US8327196B2 (en) * | 2008-07-16 | 2012-12-04 | International Business Machines Corporation | Identifying an optimized test bit pattern for analyzing electrical communications channel topologies |
| FR2938913A1 (fr) * | 2008-11-27 | 2010-05-28 | France Telecom | Mesure du retard de groupe differentiel d'une liaison par fibre optique |
| US7984326B2 (en) * | 2009-05-14 | 2011-07-19 | International Business Machines Corporation | Memory downsizing in a computer memory subsystem |
| US8429439B2 (en) | 2009-05-20 | 2013-04-23 | Quellan, Inc. | Inter-pair skew adjustment |
| JP2011071852A (ja) * | 2009-09-28 | 2011-04-07 | Fujitsu Ltd | 伝送システムおよび伝送方法 |
| US8494038B2 (en) | 2010-12-19 | 2013-07-23 | International Business Machines Corporation | Common mode noise reduction within differential signal |
| US8305113B1 (en) | 2011-05-04 | 2012-11-06 | Texas Instruments Incorporated | Intra-pair skew cancellation technique for differential signaling |
-
2012
- 2012-12-19 US US13/720,283 patent/US9537618B2/en active Active
-
2013
- 2013-06-21 WO PCT/US2013/047000 patent/WO2014098991A1/en active Application Filing
- 2013-06-21 CN CN201380072425.7A patent/CN104969506B/zh active Active
- 2013-06-21 EP EP13866260.6A patent/EP2936726B1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP2936726A4 (en) | 2016-08-03 |
| CN104969506A (zh) | 2015-10-07 |
| EP2936726B1 (en) | 2020-12-23 |
| US20140173367A1 (en) | 2014-06-19 |
| EP2936726A1 (en) | 2015-10-28 |
| US9537618B2 (en) | 2017-01-03 |
| WO2014098991A1 (en) | 2014-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9191245B2 (en) | Methods and systems for providing optimum decision feedback equalization of high-speed serial data links | |
| US10355890B2 (en) | Repeatable backchannel link adaptation for high speed serial interfaces | |
| CN101233714B (zh) | 补偿通信系统中的抖动的方法和系统 | |
| US20120320964A1 (en) | Methods and systems for providing optimum decision feedback equalization of high-speed serial data links | |
| JP5341118B2 (ja) | 電磁的に結合されたデータの復元及びリタイミングを行う受信器 | |
| US9325536B2 (en) | Enhanced receiver equalization | |
| US20040022311A1 (en) | Selectable-tap equalizer | |
| US10229081B2 (en) | System level crosstalk mitigation | |
| US20230052588A1 (en) | On-chip virtual oscilloscope using high-speed receiver sampler readback | |
| US9928318B1 (en) | System and method for simulating channels | |
| US10430363B2 (en) | Systems and methods of in-situ digital eye characterization for serial data transmitter circuitry | |
| CN109270432B (zh) | 测试方法与测试系统 | |
| KR20160097314A (ko) | 중첩을 사용하는 크로스토크 분석 방법들 | |
| US9940294B2 (en) | Method, apparatus, and system for configuring high-speed serial bus parameter | |
| CN104969506B (zh) | 用于确定和补偿差分对成对时间偏移的系统及方法 | |
| US7889785B2 (en) | Method, system and apparatus for quantifying the contribution of inter-symbol interference jitter on timing skew budget | |
| CN106443086B (zh) | 一种测试基板 | |
| CN105045748A (zh) | 一种pvib专业虚拟仪器总线 | |
| US20230081758A1 (en) | Hard Disk Device Simulator, Testing System Using Hard Disk Device Simulators And Testing Method Thereof | |
| CN105282065A (zh) | 用于提供高速串行数据链路的最优dfe的方法和系统 | |
| US9785607B2 (en) | In-situ die-to-die impedance estimation for high-speed serial links | |
| US11899056B2 (en) | Communicating using contactless coupling | |
| US9178626B2 (en) | System and method of enhancing signal integrity | |
| Nelson | From USB 3.1 to 400GbE, data rates push limits | |
| US9300357B2 (en) | Signal splitter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |