CN104944361B - 一种mems器件的制作方法 - Google Patents

一种mems器件的制作方法 Download PDF

Info

Publication number
CN104944361B
CN104944361B CN201410114224.5A CN201410114224A CN104944361B CN 104944361 B CN104944361 B CN 104944361B CN 201410114224 A CN201410114224 A CN 201410114224A CN 104944361 B CN104944361 B CN 104944361B
Authority
CN
China
Prior art keywords
mems
sige layer
preparation
region
mems device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410114224.5A
Other languages
English (en)
Other versions
CN104944361A (zh
Inventor
郑超
李广宁
沈哲敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201410114224.5A priority Critical patent/CN104944361B/zh
Publication of CN104944361A publication Critical patent/CN104944361A/zh
Application granted granted Critical
Publication of CN104944361B publication Critical patent/CN104944361B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Micromachines (AREA)

Abstract

本发明提供一种MEMS器件的制作方法,至少包括以下步骤:S1:提供一半导体基底,所述半导体基底表面预先划分有用于后续制作MEMS敏感结构的MEMS区域;S2:在所述半导体基底上形成第一SiGe层;S3:在位于非MEMS区域的第一SiGe层表面形成若干凹槽,并在所述凹槽内填充塑性材料,形成塑性填充块;S4:去除所述凹槽外多余的塑性材料,然后在所述第一SiGe层表面形成一覆盖所述塑性填充块的第二SiGe层;S5:以位于所述MEMS区域的第一SiGe层及第二SiGe层作为结构材料制作MEMS敏感结构。本发明在SiGe层中加入塑性填充块,利用该塑性填充块的塑性变形能力,吸收SiGe层中的应力,有效防止了SiGe层发生剥离的现象。且塑性填充块位于非MEMS区域,不会对器件的功能产生影响。

Description

一种MEMS器件的制作方法
技术领域
本发明属于半导体领域,涉及一种MEMS器件的制作方法。
背景技术
微机电系统(MEMS,Micro-Electro-MechanicalSystem)是指可批量制作的,集微型机构、微型传感器、微型执行器以及信号处理和控制电路、直至接口、通信和电源等于一体的微型器件或系统。它是以半导体制造技术为基础发展起来的。MEMS技术采用了半导体技术中的光刻、腐蚀、薄膜等一系列的现有技术和材料,因此从制造技术本身来讲,MEMS中基本的制造技术是成熟的。但MEMS更侧重于超精密机械加工,并要涉及微电子、材料、力学、化学、机械学诸多学科领域。目前存在很多种类的MEMS应用,比如MEMS陀螺仪、微镜、RF、微探针、压力传感器和一些IR传感器,MEMS微流体和微冷却等应用也即将上马。
在CMOS上制作MEMS可以通过使用多晶锗硅(poly-SiGe)作为MEMS构建材料。由于其热特性兼容CMOS后端处理工艺,因此这种材料被认为是对CMOS有益的。多晶SiGe能够在400℃左右沉积。换句话说,当直接在主流CMOS技术上进行沉积时,它不会熔化现有的CMOS和后端材料,也允许使用纯锗(Ge),Ge溶解在过氧化氢(H2O2)中,其中H2O2作为蚀刻剂。H2O2常用于CMOS后端处理,比氢氟酸或其他常用于MEMS工艺的蚀刻剂更好。这两种主要特性使MEMS表面微机械工艺一体化兼容先进的CMOS技术。
工艺兼容性仅是问题的一部分。材料质量也至关重要。一般来说,材料的质量和沉积温度对于MEMS应用往往呈现相反方向。虽然像铝和铜一样的金属材料兼容CMOS工艺,但是方向性使得他们不适合作为结构材料。而SiGe在这个关键的方向性上却非常适合。在400℃以上和特定条件,SiGe是用于沉积的多晶材料,与多晶硅有着类似的属性,广泛用于MEMS材料。这些属性包括高断裂强度和低热弹性亏损(即高Q值),并且当周期性通过压力时,SiGe不会出现滞后。这些属性对于制造高性能MEMS器件是绝对关键的。
现有技术中制作MEMS器件过程中,首先需要在半导体基底上大面积沉积SiGe层作为MEMS结构层的构建材料,由于SiGe层厚度较大,在高应力作用下,SiGe图案通常会发生剥离现象,使MEMS器件失效。
因此,提供一种新的MEMS器件的制作方法,以解决现有技术中在形成SiGe层时,SiGe层由于应力发生剥离导致器件失效的问题实属必要。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种MEMS器件的制作方法,用于解决现有技术中在形成SiGe层时,SiGe层由于应力发生剥离导致器件失效的问题。
为实现上述目的及其他相关目的,本发明提供一种MEMS器件的制作方法,至少包括以下步骤:
S1:提供一半导体基底,所述半导体基底表面预先划分有用于后续制作MEMS敏感结构的MEMS区域;
S2:在所述半导体基底上形成第一SiGe层;
S3:在位于非MEMS区域的第一SiGe层表面形成若干凹槽,并在所述凹槽内填充塑性材料,形成塑性填充块;
S4:去除所述凹槽外多余的塑性材料,然后在所述第一SiGe层表面形成一覆盖所述塑性填充块的第二SiGe层;
S5:以位于所述MEMS区域的第一SiGe层及第二SiGe层作为结构材料制作MEMS敏感结构。
可选地,所述半导体基底包括焊垫区域及覆盖所述焊垫区域的介质层;所述焊垫区域位于所述MEMS区域旁。
可选地,于所述步骤S3中,在所述焊垫区域上方的第一SiGe层表面形成若干凹槽。
可选地,于所述步骤S5之后,进一步去除所述焊垫区域上方的第二SiGe层、塑性填充块、第一SiGe层及介质层以暴露出所述焊垫区域。
可选地,暴露出所述焊垫区域后,进一步提供一包括腔体区域和键合区域的封帽层,将所述腔体区域对准所述MEMS敏感结构、将所述键合区域对准所述焊垫区域,然后将所述封帽层与所述半导体基底键合,以为所述MEMS敏感结构提供一真空密封环境。
可选地,所述塑性材料为绝缘高分子材料。
可选地,所述塑性材料为BCB材料。
可选地,于所述步骤S3中,所述凹槽的深宽比范围是0.2~0.5。
可选地,于所述步骤S3中,采用化学气相沉积法形成所述塑性填充块。
可选地,所述第一SiGe层与所述第二SiGe层的厚度比为0.5~2。
如上所述,本发明的MEMS器件的制作方法,具有以下有益效果:(1)本发明在MEMS器件的制作过程中,在SiGe层中加入塑性填充块,利用该塑性填充块的塑性变形能力,吸收SiGe层中的应力,有效防止了SiGe层发生剥离的现象。(2)由于MEMS区域的SiGe层需要具备特定的弹性系数,因此需要尽量保证这部分SiGe层的完整性,本发明中,塑性填充块位于非MEMS区域,不会对器件的功能产生影响。(3)本发明中,塑性填充块位于非MEMS区域,且高宽比范围是0.2~0.5,减少了对SiGe层导电能力的影响。(4)本发明运用塑性填充块来吸收应力的同时,也减少了非MEMS区域的SiGe层厚度,降低整体SiG层中的应力。
附图说明
图1显示为本发明的MEMS器件的制作方法的工艺流程图。
图2显示为本发明的MEMS器件的制作方法中半导体基底的结构示意图。
图3显示为本发明的MEMS器件的制作方法中在半导体基底上形成第一SiGe层的示意图。
图4显示为本发明的MEMS器件的制作方法中在第一SiGe层表面形成若干凹槽的示意图。
图5显示为本发明的MEMS器件的制作方法中在凹槽中填充塑性材料形成塑性填充块的示意图。
图6显示为本发明的MEMS器件的制作方法中形成第二SiGe层的示意图。
图7显示为本发明的MEMS器件的制作方法中制作MEMS敏感结构的示意图。
图8显示为本发明的MEMS器件的制作方法中暴露出焊垫区域的示意图。
图9显示为本发明的MEMS器件的制作方法中键合封帽层的示意图。
图10显示为本发明的MEMS器件的制作方法中切掉焊垫区域上方部分封帽层的示意图。
元件标号说明
S1~S5步骤
IMEMS区域
II非MEMS区域
1半导体基底
2焊垫区域
3介质层
4第一SiGe层
5凹槽
6性填充块
7第二SiGe层
8MEMS敏感结构
9腔体区域
10键合区域
11封帽层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图10。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
本发明提供一种MEMS器件的制作方法,请参阅图1,显示为本发明的MEMS器件的制作方法的工艺流程图,至少包括以下步骤:
步骤S1:提供一半导体基底,所述半导体基底表面预先划分有用于后续制作MEMS敏感结构的MEMS区域;
步骤S2:在所述半导体基底上形成第一SiGe层;
步骤S3:在位于非MEMS区域的第一SiGe层表面形成若干凹槽,并在所述凹槽内填充塑性材料,形成塑性填充块;
步骤S4:去除所述凹槽外多余的塑性材料,然后在所述第一SiGe层表面形成一覆盖所述塑性填充块的第二SiGe层;
步骤S5:以位于所述MEMS区域的第一SiGe层及第二SiGe层作为结构材料制作MEMS敏感结构。
首先请参阅图2,执行步骤S1:提供一半导体基底1,所述半导体基底表面预先划分有用于后续制作MEMS敏感结构的MEMS区域I。
具体的,所述半导体基底1可以为常规的半导体衬底,如Si、Ge、SOI、GOI等,所述半导体基底1中还可以包括CMOS器件、金属互连层等。
作为示例,所述半导体基底1中包括焊垫区域2及覆盖所述焊垫区域2的介质层3;所述焊垫区域2位于所述MEMS区域旁,即位于所述半导体基底1的非MEMS区域II。所述焊垫区域2与所述半导体基底中的金属互连层(此处未予图示)连接。所述焊垫区域2具有特定图案,其中部分区域用于后续封装时与封帽层键合,部分区域用于后续测试、接入电信号等,为了图示的方便,图2中所述焊垫区域2以一整体表示,但须知,该焊垫区域2中各部分根据器件设计可以相连,也可以不相连。所述介质层3亦是如此,可以包含刻蚀停止层、牺牲层、层间介质层等,此为本领域的公知常识,此处不应过分限制本发明的保护范围。
然后请参阅图3,执行步骤S2:在所述半导体基底1上形成第一SiGe层4。
具体的,采用炉管制程沉积所述第一SiGe层4,所述第一SiGe层4的厚度为最终所需SiGe膜厚的三分之一到三分之二,本实施例中,所述第一SiGe层4的厚度优选为最终所需SiGe膜厚的一半。
接着请参阅图4及图5,执行步骤S3:在位于非MEMS区域II的第一SiGe层4表面形成若干凹槽5,并在所述凹槽5内填充塑性材料,形成塑性填充块6。
具体的,采用光刻、刻蚀等常规半导体制程形成所述凹槽5,所述凹槽的深宽比范围是0.2~0.5。采用化学气相沉积法形成所述塑性填充块6。所述塑性填充块6形成于非MEMS区域,且深宽比不宜太大,可以减少对于SiGe层强度的影响。
本实施例中,所述半导体基底1的非MEMS区域II包括焊垫区域2,该焊垫区域2在后续封装及测试过程需要裸露出来,即需要去除其上形成的各功能层。因此,本实施例中,优选为在所述焊垫区域2上方的第一SiGe层表面形成若干所述凹槽5,从而形成塑性填充块6,在后续制程中,焊垫区域上方的塑性填充块6会被去除,因此可以尽可能减小塑性填充块对器件的影响。而去除焊垫区域上方的SiGe层后,整体SiGe层被打断,形成若干小面积SiGe区域,其应力不足以使SiGe发生剥离,因此去除焊垫区域上方的SiGe层中的BCB层不会再导致SiGe层剥离。当然,也可以在所述非MEMS区域II中的其它区域形成所述塑性填充块。
具体的,所述塑性材料为绝缘高分子材料,本实施例中,所述塑性材料优选采用BCB材料,其与现有半导体工艺兼容,可采用化学气相沉积法形成,并且BCB具有良好的塑性变形能力,能够有效吸收SiGe层中的应力。
再请参阅图6,执行步骤S4:去除所述凹槽5外多余的塑性材料,然后在所述第一SiGe层4表面形成一覆盖所述塑性填充块6的第二SiGe层7。
具体的,采用化学机械抛光(CMP)制程将所述凹槽5外多余的塑性材料去除并露出所述第一SiGe层4,然后继续采用炉管制程沉积剩下厚度的SiGe层,即所述第二SiGe层7,使所述第一SiGe层4与所述第二SiGe层7的厚度之和为预设整体SiGe层的厚度。
所述第一SiGe层4与所述第二SiGe层7的厚度比范围是0.5~2,即厚度相近,所述塑性填充块6位于中间位置,更有利于应力的吸收,防止整体SiGe层(第一SiGe层与第二SiGe层)由于厚度太厚、面积太大而发生剥离。
所述塑性填充块在吸收应力的同时,也减少了非MEMS区域的SiGe层厚度,降低整体SiG层中的应力。
最后请参阅图7,执行步骤S5:以位于所述MEMS区域I的第一SiGe层及第二SiGe层作为结构材料制作MEMS敏感结构8。
具体的,所述MEMS敏感结构8可以为压力传感器、振荡器等微机电结构的敏感部分,其结构根据产品设计可以有不同的类型,此处仅为示意图,未予具体图示。
至此,完成了MEMS器件的制作,后续可以进行器件的封装及测试等。
作为示例,进一步去除所述焊垫区域2上方的第二SiGe层7、塑性填充块6、第一SiGe层4及介质层3以暴露出所述焊垫区域2表面,如图8所示。
作为示例,暴露出所述焊垫区域2后,进一步提供一包括腔体区域9和键合区域10的封帽层11,将所述腔体区域9对准所述MEMS敏感结构8、将所述键合区域10对准所述焊垫区域2,然后将所述封帽层11与所述半导体基底1键合,以为所述MEMS敏感结构8提供一真空密封环境,如图9所示。
此外,还可以进一步切割所述封帽层11,露出所述焊垫区域2中密封键合部分以外的其余部分,以供后续测试或引线键合用,如图10所示。
本发明为了能够改变SiGe层的应力情况,在SiGe层中按照一定比例加入塑性填充块。在先用炉管制程沉积一定厚度的第一SiGe层之后,在该第一SiGe层非MEMS区域形成若干凹槽,该凹槽的深宽比大致在0.2~0.5,可以减少对SiGe层的导电能力的影响;然后用CVD制程沉积塑性材料层,形成塑性填充块,并用CMP制程将其磨平;最后用炉管制程将SiGe层沉积到标准厚度。考虑到MEMS区域的SiGe膜需要具备特定的弹性系数,因此需要尽量保证这部分SiGe膜的完整性,本发明将塑性材料填充到非MEMS区域的SiGe层中,不会对器件的功能产生影响。
综上所述,本发明的MEMS器件的制作方法,具有以下有益效果:(1)本发明在MEMS器件的制作过程中,在SiGe层中加入塑性填充块,利用该塑性填充块的塑性变形能力,吸收SiGe层中的应力,有效防止了SiGe层发生剥离的现象。(2)由于MEMS区域的SiGe层需要具备特定的弹性系数,因此需要尽量保证这部分SiGe层的完整性,本发明中,塑性填充块位于非MEMS区域,不会对器件的功能产生影响。(3)本发明中,塑性填充块位于非MEMS区域,且高宽比范围是0.2~0.5,减少了对SiGe层导电能力的影响。(4)本发明运用塑性填充块来吸收应力的同时,也减少了非MEMS区域的SiGe层厚度,降低整体SiG层中的应力。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种MEMS器件的制作方法,其特征在于,至少包括以下步骤:
S1:提供一半导体基底,所述半导体基底表面预先划分有用于后续制作MEMS敏感结构的MEMS区域;
S2:在所述半导体基底上形成第一SiGe层;
S3:在位于非MEMS区域的第一SiGe层表面形成若干凹槽,并在所述凹槽内填充塑性材料,形成塑性填充块;
S4:去除所述凹槽外多余的塑性材料,然后在所述第一SiGe层表面形成一覆盖所述塑性填充块的第二SiGe层;
S5:以位于所述MEMS区域的第一SiGe层及第二SiGe层作为结构材料制作MEMS敏感结构。
2.根据权利要求1所述的MEMS器件的制作方法,其特征在于:所述半导体基底包括焊垫区域及覆盖所述焊垫区域的介质层;所述焊垫区域位于所述MEMS区域旁。
3.根据权利要求2所述的MEMS器件的制作方法,其特征在于:于所述步骤S3中,在所述焊垫区域上方的第一SiGe层表面形成若干凹槽。
4.根据权利要求3所述的MEMS器件的制作方法,其特征在于:于所述步骤S5之后,进一步去除所述焊垫区域上方的第二SiGe层、塑性填充块、第一SiGe层及介质层以暴露出所述焊垫区域。
5.根据权利要求4所述的MEMS器件的制作方法,其特征在于:暴露出所述焊垫区域后,进一步提供一包括腔体区域和键合区域的封帽层,将所述腔体区域对准所述MEMS敏感结构、将所述键合区域对准所述焊垫区域,然后将所述封帽层与所述半导体基底键合,以为所述MEMS敏感结构提供一真空密封环境。
6.根据权利要求1~5任意一项所述的MEMS器件的制作方法,其特征在于:所述塑性材料为绝缘高分子材料。
7.根据权利要求1~5任意一项所述的MEMS器件的制作方法,其特征在于:所述塑性材料为BCB材料。
8.根据权利要求1~5任意一项所述的MEMS器件的制作方法,其特征在于:于所述步骤S3中,所述凹槽的深宽比范围是0.2~0.5。
9.根据权利要求1~5任意一项所述的MEMS器件的制作方法,其特征在于:于所述步骤S3中,采用化学气相沉积法形成所述塑性填充块。
10.根据权利要求1~5任意一项所述的MEMS器件的制作方法,其特征在于:所述第一SiGe层与所述第二SiGe层的厚度比为0.5~2。
CN201410114224.5A 2014-03-25 2014-03-25 一种mems器件的制作方法 Active CN104944361B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410114224.5A CN104944361B (zh) 2014-03-25 2014-03-25 一种mems器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410114224.5A CN104944361B (zh) 2014-03-25 2014-03-25 一种mems器件的制作方法

Publications (2)

Publication Number Publication Date
CN104944361A CN104944361A (zh) 2015-09-30
CN104944361B true CN104944361B (zh) 2016-05-18

Family

ID=54159508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410114224.5A Active CN104944361B (zh) 2014-03-25 2014-03-25 一种mems器件的制作方法

Country Status (1)

Country Link
CN (1) CN104944361B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001673A (en) * 1999-02-11 1999-12-14 Ericsson Inc. Methods for packaging integrated circuit devices including cavities adjacent active regions
CN101032014A (zh) * 2004-09-30 2007-09-05 特拉希特技术公司 用于微电子和微系统的新结构以及制造方法
CN103288043A (zh) * 2012-03-05 2013-09-11 台湾积体电路制造股份有限公司 高纵横比mems器件及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001673A (en) * 1999-02-11 1999-12-14 Ericsson Inc. Methods for packaging integrated circuit devices including cavities adjacent active regions
CN101032014A (zh) * 2004-09-30 2007-09-05 特拉希特技术公司 用于微电子和微系统的新结构以及制造方法
CN103288043A (zh) * 2012-03-05 2013-09-11 台湾积体电路制造股份有限公司 高纵横比mems器件及其形成方法

Also Published As

Publication number Publication date
CN104944361A (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
CN104303262B (zh) 用于其中一部分暴露在环境下的密封mems设备的工艺
CN103979481B (zh) Mems铝锗键合结构及其制造方法
US8481365B2 (en) MEMS devices
CN104692319B (zh) 对封装应力不敏感的mems芯片的制造方法及其mems芯片
CN110719889B (zh) 用于制造微机电系统的方法
CN105293419A (zh) 一种防止悬浮层刻蚀损伤的mems器件
US10160640B2 (en) Mechanisms for forming micro-electro mechanical system device
US8461656B2 (en) Device structures for in-plane and out-of-plane sensing micro-electro-mechanical systems (MEMS)
US8329492B2 (en) Micro electronic device and method for fabricating micro electromechanical system resonator thereof
CN103229290B (zh) 薄芯片在载体衬底上的低共熔压焊
CN104944361B (zh) 一种mems器件的制作方法
US20150291414A1 (en) Mems device having conductive microstructures laterally surrounded by oxide material
CN104355285B (zh) 一种mems器件的真空封装结构及其制造方法
CN105628054B (zh) 惯性传感器及其制作方法
CN103395736A (zh) Mems玻璃浆料键合结构及其制造方法
US9505612B2 (en) Method for thin film encapsulation (TFE) of a microelectromechanical system (MEMS) device and the MEMS device encapsulated thereof
CN101195471A (zh) Mems器件及其制造方法
CN104355284A (zh) 一种mems器件双面对通介质隔离结构及制备方法
CN106477513B (zh) 单晶硅压力敏感膜片结构及其制作方法
CN203845812U (zh) Mems铝锗键合结构
KR102339528B1 (ko) 노출형 압력 센서 장치를 구비한 마이크로기계 부품의 제조 방법, 그리고 마이크로기계 부품
CN104900582A (zh) 一种半导体结构及其制作方法
US10246325B2 (en) MEMS device and method for manufacturing a MEMS device
CN104003349A (zh) 利用soi片制备mems器件的表面牺牲层工艺方法
TWI531014B (zh) An airtight wafer-level packaging method and an airtight wafer-level package structure made by the method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant