CN104901904A - 从pcie加速子卡到主机的数据传输方法及装置 - Google Patents

从pcie加速子卡到主机的数据传输方法及装置 Download PDF

Info

Publication number
CN104901904A
CN104901904A CN201510198967.XA CN201510198967A CN104901904A CN 104901904 A CN104901904 A CN 104901904A CN 201510198967 A CN201510198967 A CN 201510198967A CN 104901904 A CN104901904 A CN 104901904A
Authority
CN
China
Prior art keywords
pcie
data
data packet
packet group
subcard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510198967.XA
Other languages
English (en)
Inventor
陶勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI ZAHOM INFORMATION TECHNOLOGIES Co Ltd
Original Assignee
SHANGHAI ZAHOM INFORMATION TECHNOLOGIES Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI ZAHOM INFORMATION TECHNOLOGIES Co Ltd filed Critical SHANGHAI ZAHOM INFORMATION TECHNOLOGIES Co Ltd
Priority to CN201510198967.XA priority Critical patent/CN104901904A/zh
Publication of CN104901904A publication Critical patent/CN104901904A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9031—Wraparound memory, e.g. overrun or underrun detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/45—Arrangements for providing or supporting expansion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供了一种从PCIE加速子卡到主机的数据传输方法及装置，其中，从PCIE加速子卡到主机的数据传输装置包括：一控制处理模块；一第一存储模块，用于存储经过PCIE加速子卡处理核处理后产生的一数据包；一第二存储模块，用于存储一数据包组。引入数据包组机制，使得所述数据包组的长度尽可能的接近所述PCIE加速子卡的传输通道带宽，使得所述PCIE加速子卡的传输通道能够得到充分利用，提高了所述PCIE加速子卡的传输效率，减少了所述PCIE加速子卡的缓存中存数的数据包的个数，提高了系统的稳定性。同时减少了所述PCIE加速子卡的转发核的转发数据包的数目，提高了所述PCIE加速子卡的转发核的转发能力。

Description

从PCIE加速子卡到主机的数据传输方法及装置
技术领域
本发明涉及通讯领域，尤其是一种从PCIE加速子卡到主机的数据传输方法及装置。
背景技术
PCIE-1365加速子卡板载众核芯片TILE-Gx8036，是一款高性能的网络和计算平台，旨在释放嵌入式系统和服务器的性能和吞吐量。
其中，PCIE(Peripheral Component Interconnection Express)是一种周边元件扩展接口。
板载多核芯片TILE-Gx8036是Tilera公司第三代64位处理器，有36个类MIPS核。Tilera公司创造性地设计了核之间的iMeshTM互联架构，提供了非常高的核间通信数据带宽，降低了核间通信延时，而且通过共享的Cache消除了核间互联的性能瓶颈，并降低了芯片功耗。
所述PCIE-1365加速子卡板是一种多核PCIE加速子卡，所述PCIE-1365加速子卡板拥有4个可配置为千兆或万兆的以太网光口(SFP/SFP+)及Crypto硬加速引擎，具有40Gbps网络数据I/O能力。可以支持12路1080P高清视频处理，支持3000路语音编解码处理。
所述PCIe-1365加速子卡板可安装于台式主机或机架式服务器，通过PCIE插槽供电；也可以配置为独立模式，不使用PCIE接口，通过6针电源接口供电进行独立操作。
数据从所述PCIE加速子卡传输到主机上，由于使用的是RingBuf(环形缓冲)机制，因此经过所述PCIE加速子卡的处理核处理后的数据均以数据包的格式存储在所述PCIE加速子卡的缓存上，而每个数据包的大小只有14字节-MTU个字节。所述MTU(Maximum Transmission Unit)为以太网最大传输单元，为1500字节，而所述PCIE加速子卡的传输通道的带宽为固定的4096个字节，从而导致了所述PCIE加速子卡的传输通道的浪费，限制了所述PCIE加速子卡的数据传输性能。
发明内容
本发明的目的在于提供一种从PCIE加速子卡到主机的数据传输方法及装置，以解决PCIE加速子卡的传输通道的利用率低，以及所述PCIE加速子卡的数据传输性能低的问题。
为了达到上述目的，本发明提供了一种从PCIE加速子卡到主机的数据传输方法，包括以下步骤：
数据经过PCIE加速子卡处理核的处理产生一个数据包；
查看所述PCIE加速子卡上是否存储有一第一数据包组(如果所述PCIE加速子卡的缓存上没有存储所述第一数据包组，将所述数据包记录为一第二数据包组，并进行下一个数据包处理；如果所述PCIE加速子卡的缓存上存储有所述第一数据包组，计算所述数据包与所述第一数据包组的长度和；
将所述数据包与所述第一数据包组的长度和与所述PCIE加速子卡的传输通道带宽进行比较，如果所述数据包与所述第一数据包组的长度和大于所述PCIE加速子卡的传输通道带宽，则将所述第一数据包组传输到所述PCIE加速子卡的传输核，通过所述传输核将所述第一数据包组传输到主机上，同时将所述数据包记录为一第二数据包组，并进行下一个数据包处理；如果所述数据包与所述第一数据包组的长度和小于等于所述PCIE加速子卡的传输通道带宽，则将所述数据包并入到所述第一数据包组中，并进行下一个数据包处理。
优选的，在上述的从PCIE加速子卡到主机的数据传输方法中，所述第一数据包组和所述第二数据包组均包括数据包组头以及至少一个数据包。
优选的，在上述的从PCIE加速子卡到主机的数据传输方法中，所述数据包组头包括：所述第一数据包组或所述第二数据包组中包含的数据包的个数、所述第一数据包组或所述第二数据包组中包含的每个数据包的长度、以及所述第一数据组包或所述第二数据包组的长度。
优选的，在上述的从PCIE加速子卡到主机的数据传输方法中，将所述数据包记录为一第二数据包组的步骤包括：
所述第二数据包组中数据包的个数设置为1；
所述第二数据包组的长度为所述数据包的长度与所述第二数据包组的数据包组头头的长度之和。
优选的，在上述的从PCIE加速子卡到主机的数据传输方法中，将所述数据包并入到所述第一数据包组中的步骤包括：
修改所述第一数据包组中数据包的个数；
修改所述第一数据包组的长度；
将所述数据包中的数据复制到所述第一数据包组中；
释放所述数据包所占用的所述PCIE加速子卡的缓存。
优选的，在上述的从PCIE加速子卡到主机的数据传输方法中，所述数据包的大小为14字节-以太网最大传输单元。
优选的，在上述的从PCIE加速子卡到主机的数据传输方法中，所述以太网最大传输单元为1500字节。
优选的，在上述的从PCIE加速子卡到主机的数据传输方法中，所述PCIE加速子卡的传输通道带宽为4096字节。
优选的，在上述的从PCIE加速子卡到主机的数据传输方法中，所述PCIE加速子卡通过PCIE接口与所述主机连接。
优选的，在上述的从PCIE加速子卡到主机的数据传输方法中，所述PCIE加速子卡基于操作系统进行，对所述PCIE加速子卡进行编程调试。
本发明还提供了一种从PCIE加速子卡到主机的数据传输装置，包括：
一控制处理模块；
一第一存储模块，用于存储经过PCIE加速子卡处理核处理后产生的一数据包；
一第二存储模块，用于存储一数据包组。
在本发明提供的从PCIE加速子卡到主机的数据传输方法及装置中，引入数据包组机制，使得所述数据包组的长度尽可能的接近所述PCIE加速子卡的传输通道带宽，使得所述PCIE加速子卡的传输通道能够得到充分利用，提高了所述PCIE加速子卡的传输效率，减少了所述PCIE加速子卡的缓存中存数的数据包的个数，提高了系统的稳定性。同时减少了所述PCIE加速子卡的转发核的转发数据包的数目，提高了所述PCIE加速子卡的转发核的转发能力。
附图说明
图1为本发明实施例中从PCIE加速子卡到主机的数据传输装置的结构图；
图2为本发明实施例中从PCIE加速子卡到主机的数据传输方法的流程图；
图中：101-控制处理模块；102-第一存储模块；102-第二存储模块。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供了一种从PCIE加速子卡到主机的数据传输方法及装置，其中，如图1所示，所述从PCIE加速子卡到主机的数据传输装置包括：一控制处理模块101；一第一存储模块102，用于存储经过PCIE加速子卡处理核处理后产生的一数据包；一第二存储模块103，用于存储一数据包组。
具体的，其实现方法，即本发明所提供的从PCIE加速子卡到主机的数据传输方法，如图2所示，包括以下步骤：
S1：数据经过PCIE加速子卡处理核的处理产生一个数据包。
所述数据包存储在所述第一存储模块102上。
所述数据包的大小为14字节-以太网最大传输单元，所述以太网最大传输单元为1500字节。
S2：查看所述PCIE加速子卡上是否存储有一第一数据包组(如果所述PCIE加速子卡的缓存上没有存储所述第一数据包组，将所述数据包记录为一第二数据包组，并进行下一个数据包处理；如果所述PCIE加速子卡的缓存上存储有所述第一数据包组，计算所述数据包与所述第一数据包组的长度和。
所述控制处理模块101查看所述PCIE加速子卡的缓存上是否存储有一第一数据包组，即所述控制处理模块101查看所述第二存储模块102上是否存数一第一数据包组。
具体的，所述第一数据包组包括：数据包组头以及至少一个数据包。其中，所述数据包组头中包含对所述第一数据包组的描述，具体包括：所述第一数据包组中包含的数据包的个数、所述第一数据包组中包含的每个数据包的长度以及所述第一数据组包的长度。
所述第二数据包组包括：数据包组头以及至少一个数据包。其中，所述数据包组头中包含对所述第二数据包组的描述，具体包括：所述第二数据包组中包含的数据包的个数、所述第二数据包组中包含的每个数据包的长度以及所述第二数据组包的长度。
如果所述PCIE加速子卡的缓存上没有存储所述第一数据包组，也就是说所述第二存储模块102上为空，没有存储所述第一数据包组，则将所述数据包记录为一第二数据包组，并进行下一个数据包处理。
此时，所形成的所述第二数据包组中所包含的数据包的个数为1个，所述第二数据包组的长度为所述数据包的长度与所述第二数据包组的数据包组头的长度之和。对于所述PCIE加速子卡的处理核所产生的所述下一个数据包来说，所述第二数据包组即为所述下一个数据包的处理过程中的第一数据包组。
如果所述PCIE加速子卡的缓存上存储有所述第一数据包组，即所述第二存储模块102上非空，存储的有所述第一数据包组，则所述控制处理模块101计算所述数据包与所述第一数据包组的长度之和，然后将二者之和与所述PCIE加速子卡的传输通道的带宽进行比较，以确定所述数据包是否要并入到所述第一数据包组中。
具体的，所述PCIE加速子卡的传输通道带宽为4096字节。
S3：将所述数据包与所述第一数据包组的长度和与所述PCIE加速子卡的传输通道带宽进行比较，如果所述数据包与所述第一数据包组的长度和大于所述PCIE加速子卡的传输通道带宽，则将所述第一数据包组传输到所述PCIE加速子卡的传输核，通过所述传输核将所述第一数据包组传输到主机上，同时将所述数据包记录为一第二数据包组，并进行下一个数据包处理；如果所述数据包与所述第一数据包组的长度和小于等于所述PCIE加速子卡的传输通道带宽，则将所述数据包并入到所述第一数据包组中，并进行下一个数据包处理。
具体的，如果所述数据包与所述第一数据包组的长度和大于所述PCIE加速子卡的传输通道带宽，即，如果所述数据包与所述第一数据包组的长度和大于4096字节，则将所述第一数据包组直接通过所述PCIE加速子卡的所述传输核传输到主机上，再将所述数据包记录为一第二数据包组，再进行下一个数据包处理。此时，所述第二数据包组中所包含的数据包的个数为1个，所述第二数据包组的长度为所述数据包的长度与所述第二数据包组的数据包组头的长度之和。
因为所述数据包的长度一般为14字节-1500字节，远小于所述PCIE加速子卡的传输通道带宽，4096字节，因此，在所述第二数据包组中只包含一个数据包时，所述第二数据包组的长度也远小于4096字节，即所述PCIE加速子卡的传输通道带宽，因此，对于所述下一个数据包来说，所述第二数据包组即为所述下一个数据包的处理过程中的第一数据包组。
如果所述数据包与所述第一数据包组的长度之和小于等于4096字节，则将所述数据包并入到所述第一数据包组中，再进行下一个数据包处理。
只有当所述第一数据包组的长度接近所述PCIE加速子卡的传输通道带宽时，才会通过所述PCIE加速子卡的传输核传输到所述主机上，从而降低了所述传输核的转发数据包的个数，提高了所述PCIE加速子卡的数据转发能力，也提高了所述PCIE加速子卡的传输效率。
进一步的，所述主机检测所收取的数据包存在波动，而导致速率下降时，所述PCIE加速子卡的转发核需要将所述数据包缓存起来，但是所述PCIE加速子卡缓存的数据包个数是有限的，当所述PCIE加速子卡缓存的数据包个数超过限制的个数时，则所述数据包会丢失。但当引入数据包组的方式时，所述PCIE加速子卡缓存的数据包组个数上限不变，由于所述数据包组中包含多个所述数据包，所以缓存的所述数据包个数增加，提高了所述PCIE加速子卡数据包转发的稳定性。
其中，将所述数据包并入到所述第一数据包组中的步骤包括：
修改所述第一数据包组中数据包的个数，即在原所述第一数据包组中数据包的个数的基础上加1。
修改所述第一数据包组的长度，将所述第一数据包组的长度修改为原所述第一数据包组的长度与所述数据包的长度之和。
将所述数据包中的数据复制到所述第一数据包组中，即将所述数据包中的数据复制到所述第一数据包组的尾部，使得所述数据包中的数据紧挨着原所述第一数据包组中最后一个数据包中的数据进行存储。
释放所述数据包所占用的所述PCIE加速子卡的缓存。
当主机收到所述PCIE加速子卡发送的第一数据包组后，根据所述第一数据包组中包含的数据包的个数以及每个数据包的长度，解析出所述第一数据包组中包含的每个数据包。
综上，在本发明实施例提供的从PCIE加速子卡到主机的数据传输方法及装置中，引入数据包组机制，使得所述数据包组的长度尽可能的接近所述PCIE加速子卡的传输通道带宽，使得所述PCIE加速子卡的传输通道能够得到充分利用，提高了所述PCIE加速子卡的传输效率，减少了所述PCIE加速子卡的缓存中存数的数据包的个数，提高了系统的稳定性。同时减少了所述PCIE加速子卡的转发核的转发数据包的数目，提高了所述PCIE加速子卡的转发核的转发能力。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (11)

1.一种从PCIE加速子卡到主机的数据传输方法，其特征在于，包括以下步骤：
数据经过PCIE加速子卡处理核的处理产生一个数据包；
查看所述PCIE加速子卡上是否存储有一第一数据包组,如果所述PCIE加速子卡的缓存上没有存储所述第一数据包组，将所述数据包记录为一第二数据包组，并进行下一个数据包处理；如果所述PCIE加速子卡的缓存上存储有所述第一数据包组，计算所述数据包与所述第一数据包组的长度和；
将所述数据包与所述第一数据包组的长度和与所述PCIE加速子卡的传输通道带宽进行比较，如果所述数据包与所述第一数据包组的长度和大于所述PCIE加速子卡的传输通道带宽，则将所述第一数据包组传输到所述PCIE加速子卡的传输核，通过所述传输核将所述第一数据包组传输到主机上，同时将所述数据包记录为一第二数据包组，并进行下一个数据包处理；如果所述数据包与所述第一数据包组的长度和小于等于所述PCIE加速子卡的传输通道带宽，则将所述数据包并入到所述第一数据包组中，并进行下一个数据包处理。
2.如权利要求1所述的从PCIE加速子卡到主机的数据传输方法，其特征在于，所述第一数据包组和所述第二数据包组均包括数据包组头以及至少一个数据包。
3.如权利要求2所述的从PCIE加速子卡到主机的数据传输方法，其特征在于，所述数据包组头包括：所述第一数据包组或所述第二数据包组中包含的数据包的个数、所述第一数据包组或所述第二数据包组中包含的每个数据包的长度、以及所述第一数据组包或所述第二数据包组的长度。
4.如权利要求3所述的从PCIE加速子卡到主机的数据传输方法，其特征在于，将所述数据包记录为一第二数据包组的步骤包括：
所述第二数据包组中数据包的个数设置为1；
所述第二数据包组的长度为所述数据包的长度与所述第二数据包组的数据包组头的长度之和。
5.如权利要求3所述的从PCIE加速子卡到主机的数据传输方法，其特征在于，将所述数据包并入到所述第一数据包组中的步骤包括：
修改所述第一数据包组中数据包的个数；
修改所述第一数据包组的长度；
将所述数据包中的数据复制到所述第一数据包组中；
释放所述数据包所占用的所述PCIE加速子卡的缓存。
6.如权利要求1所述的从PCIE加速子卡到主机的数据传输方法，其特征在于，所述数据包的大小为14字节-以太网最大传输单元。
7.如权利要求6所述的从PCIE加速子卡到主机的数据传输方法，其特征在于，所述以太网最大传输单元为1500字节。
8.如权利要求1所述的从PCIE加速子卡到主机的数据传输方法，其特征在于，所述PCIE加速子卡的传输通道带宽为4096字节。
9.如权利要求1所述的从PCIE加速子卡到主机的数据传输方法，其特征在于，所述PCIE加速子卡通过PCIE接口与所述主机连接。
10.如权利要求1所述的从PCIE加速子卡到主机的数据传输方法，其特征在于，所述PCIE加速子卡基于操作系统进行，对所述PCIE加速子卡进行编程调试。
11.一种从PCIE加速子卡到主机的数据传输装置，其特征在于，包括：
一控制处理模块；
一第一存储模块，用于存储经过PCIE加速子卡处理核处理后产生的一数据包；
一第二存储模块，用于存储一数据包组。
CN201510198967.XA 2015-04-22 2015-04-22 从pcie加速子卡到主机的数据传输方法及装置 Pending CN104901904A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510198967.XA CN104901904A (zh) 2015-04-22 2015-04-22 从pcie加速子卡到主机的数据传输方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510198967.XA CN104901904A (zh) 2015-04-22 2015-04-22 从pcie加速子卡到主机的数据传输方法及装置

Publications (1)

Publication Number Publication Date
CN104901904A true CN104901904A (zh) 2015-09-09

Family

ID=54034303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510198967.XA Pending CN104901904A (zh) 2015-04-22 2015-04-22 从pcie加速子卡到主机的数据传输方法及装置

Country Status (1)

Country Link
CN (1) CN104901904A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117407179A (zh) * 2023-12-15 2024-01-16 成都凯迪飞研科技有限责任公司 一种基于协同处理的加速子卡处理方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1030882C (zh) * 1992-03-06 1996-01-31 国际商业机器公司 分批接收数据包的方法和装置
CN101252534B (zh) * 2008-03-28 2010-06-02 清华大学 通过链路层报文合并提高移动自组织网络通信容量的方法
CN102905311A (zh) * 2012-09-29 2013-01-30 北京傲天动联技术有限公司 数据报文聚合装置和数据报文聚合方法
CN102984253A (zh) * 2012-11-27 2013-03-20 山东中创软件工程股份有限公司 一种传输控制协议粘包处理方法及装置
CN103379046A (zh) * 2012-04-20 2013-10-30 唐漫宇 Ip报文合并和分拆的技术提高报文发送效率的方法
CN103546394A (zh) * 2013-10-25 2014-01-29 杭州华三通信技术有限公司 一种通信装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1030882C (zh) * 1992-03-06 1996-01-31 国际商业机器公司 分批接收数据包的方法和装置
CN101252534B (zh) * 2008-03-28 2010-06-02 清华大学 通过链路层报文合并提高移动自组织网络通信容量的方法
CN103379046A (zh) * 2012-04-20 2013-10-30 唐漫宇 Ip报文合并和分拆的技术提高报文发送效率的方法
CN102905311A (zh) * 2012-09-29 2013-01-30 北京傲天动联技术有限公司 数据报文聚合装置和数据报文聚合方法
CN102984253A (zh) * 2012-11-27 2013-03-20 山东中创软件工程股份有限公司 一种传输控制协议粘包处理方法及装置
CN103546394A (zh) * 2013-10-25 2014-01-29 杭州华三通信技术有限公司 一种通信装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117407179A (zh) * 2023-12-15 2024-01-16 成都凯迪飞研科技有限责任公司 一种基于协同处理的加速子卡处理方法及系统
CN117407179B (zh) * 2023-12-15 2024-04-02 成都凯迪飞研科技有限责任公司 一种基于协同处理的加速子卡处理方法及系统

Similar Documents

Publication Publication Date Title
US10423358B1 (en) High-speed data packet capture and storage with playback capabilities
US9094219B2 (en) Network processor having multicasting protocol
US8761204B2 (en) Packet assembly module for multi-core, multi-thread network processors
US9300597B2 (en) Statistics module for network processors in virtual local area networks
US8949578B2 (en) Sharing of internal pipeline resources of a network processor with external devices
US9154442B2 (en) Concurrent linked-list traversal for real-time hash processing in multi-core, multi-thread network processors
JP5863076B2 (ja) パケットを再構築し再順序付けするための方法、装置、およびシステム
US8873550B2 (en) Task queuing in a multi-flow network processor architecture
US8705531B2 (en) Multicast address learning in an input/output adapter of a network processor
US9485200B2 (en) Network switch with external buffering via looparound path
US20130142205A1 (en) Hierarchical Self-Organizing Classification Processing in a Network Switch
US8310934B2 (en) Method and device for controlling information channel flow
JP6978596B2 (ja) データ伝送
CN101076982A (zh) 用于管理流控制的技术
CN105573711B (zh) 一种数据缓存方法及装置
US8874878B2 (en) Thread synchronization in a multi-thread, multi-flow network communications processor architecture
JP2013070376A (ja) 優先フロー制御を有するパラレルトラフィックジェネレータ
US8990422B1 (en) TCP segmentation offload (TSO) using a hybrid approach of manipulating memory pointers and actual packet data
WO2018000820A1 (zh) 一种队列管理方法和装置
CN115118668A (zh) 流控制技术
CN104536928A (zh) 通过多核pcie加速子卡后的数据排序方法
CN113542148B (zh) 一种报文聚合方法、装置、网络网卡及可读存储介质
US20240195749A1 (en) Path selection for packet transmission
EP2477366A1 (en) Data transmission method, apparatus and system
CN104901904A (zh) 从pcie加速子卡到主机的数据传输方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150909