CN104901698A

CN104901698A - 多通道采样率可编程的采集记录模块

Info

Publication number: CN104901698A
Application number: CN201510153741.8A
Authority: CN
Inventors: 苏淑靖; 季伟; 何青; 谢秀峰; 易敏; 洪万帆; 张晓威; 雷超群
Original assignee: North University of China
Current assignee: North University of China
Priority date: 2015-04-02
Filing date: 2015-04-02
Publication date: 2015-09-09

Abstract

本发明涉及信号的采集记录技术，具体是一种多通道采样率可编程的采集记录模块。本发明解决了现有采集记录模块通用性差的问题。多通道采样率可编程的采集记录模块，包括调理模块、截止频率可调滤波器、A/D模块、控制模块、FLASH；其中，调理模块的信号输出端与截止频率可调滤波器的信号输入端连接；截止频率可调滤波器的信号输出端与A/D模块的信号输入端连接；A/D模块的信号传输端与控制模块的信号传输端双向连接；控制模块的信号输出端与截止频率可调滤波器的信号输入端连接；控制模块的信号传输端与FLASH的信号传输端双向连接。本发明适用于信号的采集记录。

Description

多通道采样率可编程的采集记录模块

技术领域

本发明涉及信号的采集记录技术，具体是一种多通道采样率可编程的采集记录模块。

背景技术

信号的采集记录是指将温度、压力、位移等模拟信号采集转换成数字信号后，再由计算机进行存储、处理的过程。目前，信号的采集记录主要是通过采集记录模块来实现的。在现有技术条件下，采集记录模块主要分为两种：一种是其每个采集通道均采用单一采样率的采集记录模块，另一种是其不同的采集通道采用不同的采样率，且其每个采集通道的采样率均固定不变的采集记录模块。以上两种采集记录模块由于其采样率固定不变，均存在通用性差的问题，具体阐述如下：根据采样定理可知，采样率必须大于被采集模拟信号带宽的两倍，否则采集到的数字信号就无法还原为模拟信号。因此，如果采集记录模块的采样率为固定不变的，则采集记录模块所能采集的模拟信号就仅限于其带宽小于二分之一采样率的模拟信号，由此导致采集记录模块的通用性差。基于此，有必要发明一种全新的采集记录模块，以解决现有采集记录模块通用性差的问题。

发明内容

本发明为了解决现有采集记录模块通用性差的问题，提供了一种多通道采样率可编程的采集记录模块。

本发明是采用如下技术方案实现的：多通道采样率可编程的采集记录模块，包括调理模块、截止频率可调滤波器、A/D模块、控制模块、FLASH；其中，调理模块的信号输出端与截止频率可调滤波器的信号输入端连接；截止频率可调滤波器的信号输出端与A/D模块的信号输入端连接；A/D模块的信号传输端与控制模块的信号传输端双向连接；控制模块的信号输出端与截止频率可调滤波器的信号输入端连接；控制模块的信号传输端与FLASH的信号传输端双向连接。

工作时，调理模块、截止频率可调滤波器、A/D模块共同构成采集通道。具体工作过程如下：将待采集的模拟电压信号发送到调理模块。调理模块对接收到的模拟电压信号进行调理，并将调理后的模拟电压信号发送到截止频率可调滤波器。截止频率可调滤波器对接收到的模拟电压信号进行滤波，并将滤波后的模拟电压信号发送到A/D模块。A/D模块对接收到的模拟电压信号进行模数转换，并将转换后的数字电压信号发送到控制模块。控制模块对接收到的数字电压信号进行编帧，并将编帧好的数字电压信号发送到FLASH。FLASH对接收到的数字电压信号进行存储。在此过程中，控制模块基于编程来控制A/D模块的采样率和截止频率可调滤波器的截止频率，使截止频率可调滤波器的截止频率与A/D模块的采样率保持匹配。基于上述过程，本发明所述的多通道采样率可编程的采集记录模块通过对控制模块进行编程，实现了对采集通道的采样率进行控制，由此使采样率变得可以灵活调节，而不再是固定不变的。因此根据采样定理可知，与现有采集记录模块相比，本发明所述的多通道采样率可编程的采集记录模块所能采集的模拟信号的带宽范围更大，其通用性更强。

本发明结构合理、设计巧妙，有效解决了现有采集记录模块通用性差的问题，适用于信号的采集记录。

附图说明

图1是本发明的结构示意图。

图2是本发明的调理模块的结构示意图。

图3是本发明的控制模块的结构示意图。

图中：1-调理模块，2-截止频率可调滤波器，3-A/D模块，4-控制模块，5-FLASH，11-阻抗匹配电路，12-减法电路，13-放大电路，41- A/D控制模块，42-滤波器时钟产生模块，43-第一缓存模块，44-第二缓存模块，45-编帧模块，46-第三缓存模块，47-FLASH控制模块。

具体实施方式

多通道采样率可编程的采集记录模块，包括调理模块1、截止频率可调滤波器2、A/D模块3、控制模块4、FLASH5；其中，调理模块1的信号输出端与截止频率可调滤波器2的信号输入端连接；截止频率可调滤波器2的信号输出端与A/D模块3的信号输入端连接；A/D模块3的信号传输端与控制模块4的信号传输端双向连接；控制模块4的信号输出端与截止频率可调滤波器2的信号输入端连接；控制模块4的信号传输端与FLASH5的信号传输端双向连接。

所述调理模块1包括16路阻抗匹配电路11、16路减法电路12、16路放大电路13；所述截止频率可调滤波器2包括16路开关电容滤波器；所述A/D模块3包括两个8通道同步采样模数转换芯片；所述控制模块4包括FPGA芯片，该FPGA芯片包括A/D控制模块41、滤波器时钟产生模块42、第一缓存模块43、第二缓存模块44、编帧模块45、第三缓存模块46、FLASH控制模块47；所述FLASH5包括容量为4GB的FLASH芯片；16路阻抗匹配电路11的信号输出端与16路减法电路12的信号输入端一一对应连接；16路减法电路12的信号输出端与16路放大电路13的信号输入端一一对应连接；16路放大电路13的信号输出端与16路开关电容滤波器的信号输入端一一对应连接；16路开关电容滤波器的信号输出端与两个8通道同步采样模数转换芯片的信号输入端一一对应连接；两个8通道同步采样模数转换芯片的信号传输端均与A/D控制模块41的信号传输端双向连接；A/D控制模块41的信号输出端分别与滤波器时钟产生模块42的信号输入端、第一缓存模块43的信号输入端、第二缓存模块44的信号输入端连接；滤波器时钟产生模块42的信号输出端分别与16路开关电容滤波器的信号输入端连接；第一缓存模块43的信号输出端、第二缓存模块44的信号输出端均与编帧模块45的信号输入端连接；编帧模块45的信号输出端与第三缓存模块46的信号输入端连接；第三缓存模块46的信号输出端与FLASH控制模块47的信号输入端连接；FLASH控制模块47的信号传输端与FLASH芯片的信号传输端双向连接。

工作时，一路阻抗匹配电路、一路减法电路、一路放大电路、一路开关电容滤波器、8通道同步采样模数转换芯片的一个通道共同构成一个采集通道。以此类推，16路阻抗匹配电路、16路减法电路、16路放大电路、16路开关电容滤波器、两个8通道同步采样模数转换芯片的16个通道共同构成16个采集通道。具体工作过程如下：将待采集的16路0V-5V模拟电压信号发送到16路阻抗匹配电路。16路阻抗匹配电路对接收到的16路0V-5V模拟电压信号进行阻抗匹配，使输入阻抗保持为2MΩ，并将阻抗匹配后的16路0V-5V模拟电压信号发送到16路减法电路。16路减法电路为接收到的16路0V-5V模拟电压信号加上-2.5V的直流偏置电压，使16路0V-5V模拟电压信号变为16路±2.5V模拟电压信号，并将16路±2.5V模拟电压信号发送到16路放大电路。16路放大电路将接收到的16路±2.5V模拟电压信号放大2倍，使16路±2.5V模拟电压信号变为16路±5V模拟电压信号，并将16路±5V模拟电压信号发送到16路开关电容滤波器。16路开关电容滤波器对接收到的16路±5V模拟电压信号进行滤波，使16路±5V模拟电压信号中频率高于二分之一采样率的信号被滤除，并将滤波后的其中8路±5V模拟电压信号发送到第一个8通道同步采样模数转换芯片，同时将滤波后的另外8路±5V模拟电压信号发送到第二个8通道同步采样模数转换芯片。两个8通道同步采样模数转换芯片各自对接收到的8路±5V模拟电压信号进行模数转换，并各自将转换后的8路±5V数字电压信号发送到A/D控制模块。A/D控制模块将来自第一个8通道同步采样模数转换芯片的8路±5V数字电压信号和来自第二个8通道同步采样模数转换芯片的8路±5V数字电压信号交替发送到第一缓存模块和第二缓存模块。第一缓存模块和第二缓存模块各自将接收到的8路±5V数字电压信号发送到编帧模块。编帧模块对接收到的16路±5V数字电压信号进行混合编帧，并将编帧好的16路±5V数字电压信号发送到第三缓存模块。第三缓存模块将接收到的16路±5V数字电压信号发送到FLASH控制模块。FLASH控制模块将接收到的16路±5V数字电压信号发送到FLASH芯片。FLASH芯片对接收到的16路±5V数字电压信号进行存储。在此过程中，A/D控制模块基于状态机编程来控制两个8通道同步采样模数转换芯片的采样率，并将采样率发送到滤波器时钟产生模块。滤波器时钟产生模块根据接收到的采样率产生不同的时钟信号，并将产生的时钟信号发送到16路开关电容滤波器，使16路开关电容滤波器的截止频率与时钟信号的频率之比保持为1：100，同时使16路开关电容滤波器的截止频率与采样率之比保持为1：5。

具体实施时，16路阻抗匹配电路、16路减法电路、16路放大电路均采用OPA4228型运算放大器构成。两个8通道同步采样模数转换芯片均采用AD7606型8通道同步采样模数转换芯片。

Claims

1.一种多通道采样率可编程的采集记录模块，其特征在于：包括调理模块（1）、截止频率可调滤波器（2）、A/D模块（3）、控制模块（4）、FLASH（5）；其中，调理模块（1）的信号输出端与截止频率可调滤波器（2）的信号输入端连接；截止频率可调滤波器（2）的信号输出端与A/D模块（3）的信号输入端连接；A/D模块（3）的信号传输端与控制模块（4）的信号传输端双向连接；控制模块（4）的信号输出端与截止频率可调滤波器（2）的信号输入端连接；控制模块（4）的信号传输端与FLASH（5）的信号传输端双向连接。

2.根据权利要求1所述的多通道采样率可编程的采集记录模块，其特征在于：所述调理模块（1）包括16路阻抗匹配电路（11）、16路减法电路（12）、16路放大电路（13）；所述截止频率可调滤波器（2）包括16路开关电容滤波器；所述A/D模块（3）包括两个8通道同步采样模数转换芯片；所述控制模块（4）包括FPGA芯片，该FPGA芯片包括A/D控制模块（41）、滤波器时钟产生模块（42）、第一缓存模块（43）、第二缓存模块（44）、编帧模块（45）、第三缓存模块（46）、FLASH控制模块（47）；所述FLASH（5）包括容量为4GB的FLASH芯片；16路阻抗匹配电路（11）的信号输出端与16路减法电路（12）的信号输入端一一对应连接；16路减法电路（12）的信号输出端与16路放大电路（13）的信号输入端一一对应连接；16路放大电路（13）的信号输出端与16路开关电容滤波器的信号输入端一一对应连接；16路开关电容滤波器的信号输出端与两个8通道同步采样模数转换芯片的信号输入端一一对应连接；两个8通道同步采样模数转换芯片的信号传输端均与A/D控制模块（41）的信号传输端双向连接；A/D控制模块（41）的信号输出端分别与滤波器时钟产生模块（42）的信号输入端、第一缓存模块（43）的信号输入端、第二缓存模块（44）的信号输入端连接；滤波器时钟产生模块（42）的信号输出端分别与16路开关电容滤波器的信号输入端连接；第一缓存模块（43）的信号输出端、第二缓存模块（44）的信号输出端均与编帧模块（45）的信号输入端连接；编帧模块（45）的信号输出端与第三缓存模块（46）的信号输入端连接；第三缓存模块（46）的信号输出端与FLASH控制模块（47）的信号输入端连接；FLASH控制模块（47）的信号传输端与FLASH芯片的信号传输端双向连接。