CN104852716B - 一种火电厂数字输入端子板及方法 - Google Patents

Abstract

一种火电厂数字输入端子板及方法，包括外部设备输入信号接线端子XS1，与外部设备输入信号接线端子XS1连接的第1路输入通道CM0、第2路输入通道CM1、第3路输入通道CM2，依次类推，第4路输入通道CM3，...，第16路输入通道CM15，秒脉冲电路模块GPSM，电源模块EM以及D型插座XS2；本发明还公开了所述火电厂数字输入端子板的输入方法；该端子板结构简单，采用16路输入通道，各个输入通道相互独立，能够对接入外部设备电路的通断进行实时诊断和报警，具有高安全性和可靠性。

Description

一种火电厂数字输入端子板及方法

技术领域

本发明涉及电厂控制系统技术领域，具体涉及一种火电厂数字输入端子板及方法。

背景技术

传统的集散控制系统数字输入端子板，成本高，电路复杂，通道少，隔离性能差，易损坏。在此基础上，提出一种火电厂数字输入端子板及方法。

发明内容

为了解决上述现有技术存在的问题，本发明的目的在于提供火电厂数字输入端子板及方法，该端子板结构简单，采用16路输入通道，各个输入通道相互独立，能够对接入外部设备电路的通断进行实时诊断和报警，具有高安全性和可靠性。

为了达到上述目的，本发明采用如下技术方案：

一种火电厂数字输入端子板，包括外部设备输入信号接线端子XS1，与外部设备输入信号接线端子XS1连接的第1路输入通道CM0、第2路输入通道CM1、第3路输入通道CM2，依次类推，第4路输入通道CM3，...，第16路输入通道CM15，秒脉冲电路模块GPSM，电源模块EM以及D型插座XS2；

所述第1路输入通道CM0、第2路输入通道CM1...第16路输入通道CM15完全一致；所述第1路输入通道CM0的+48V输入接电源模块EM的+48V输出；第1路输入通道CM0的VGND接口连接外部设备输入信号接线端子XS1的B19接线柱，CH0+接口连接外部设备输入信号接线端子XS1的A1接线柱，CH0-接口连接外部设备输入信号接线端子XS1的B1接线柱；第1路输入通道CM0的DIM0接口连接D型插座XS2的2号线，FGND接口连接D型插座XS2的36号线；

所述第1路输入通道CM0包括第一二极管V101、第二二极管V102,跳线器S1、第二电阻R2，第四电阻R4和第三光电耦合器E1，第1路输入通道CM0的+48V输入通过第一二极管V101连接跳线器S1的1号引脚，跳线器S1的16号引脚和11号引脚串联连接2个第四电阻R4，并接入第三光电耦合器E1的发射端输入，跳线器S1的10号引脚和15号引脚连接第一二极管V101并接入第三光电耦合器E1的发射端输出；第三光电耦合器E1的接收端输入连接D型插座XS2的DIM0接口，输出连接D型插座XS2的FGND接口，DIM0接口和FGMD接口之间通过第二二极管V102连接；第三光电耦合器E1发射端输入和输出间串接第二电阻R2，跳线器S1的2号引脚和6号引脚互相连接，并连接CH0+接口，3号引脚和7号引脚互相连接，并连接CH0-接口；

所述电源模块EM包括第一二极管V101、保险丝FS1、第一电阻R1、第一光电耦合器E17、第二二极管V102和瞬态抑制管VT1；其中第一二极管V101、保险丝FS1和第一电阻R1串联连接，连接第一光电耦合器E17的发射端输入，瞬态抑制管VT1连接+48V，电源模块EM的地线VGND和第一光电耦合器E17的发射端输出连接，电源模块EM的+48VIN连接外部设备输入信号接线端子XS1的A19和A20接线柱，VGND连接外部设备输入信号接线端子XS1的B19和B20接线柱，第一光电耦合器E17的接收端输入PXT+连接D型插座XS2的37号线，接收端输出PXT-连接D型插座XS2的19号线；

所述外部设备输入信号接线端子XS1具有40个接线柱，分为20组，每组包含两个接线柱，XS1左侧20个接线柱从上至下分别命名为A1到A20，右侧20个接线柱从上至下依次命名为B1到B20；接线端子XS1和D型插座XS2的编号和连接方式，XS1为20组端子，左侧A1到A16分别连接16个输入通道CH0+，CH1+，...,CH15+，右侧B1到B16分别连接16个输入通道的CH0-，CH1-，...，CH15-；A18和B18悬空；

所述D型插座XS2为37针D型插座，插座的引出线按照先右侧即宽口，再左侧即窄口进行命名，右侧从上到下分别命名为1号线到19号线，左侧从上到下分别命名为20号线到37号线；21号线、22号线、23号线...36号线连接D型插座XS2的FGND接口；2号线连接D型插座XS2的DIM0接口，3号线连接D型插座XS2的DIM1接口，依次，17号线连接D型插座XS2的DIM15接口；18号线悬空；

所述秒脉冲电路模块GPSM包括第一电阻R1，第二电阻R2，第三电阻R3,第二二极管V102，第一三极管Q1，第二三极管Q2和第二光电耦合器E18；秒脉冲电路模块GPSM中的GPS+从外部设备输入信号接线端子XS1的A17接线柱引入，秒脉冲电路模块GPSM中GPS-从外部设备输入信号接线端子XS1的B17接线柱引入，秒脉冲电路模块GPSM的+48V输入接电源模块EM的+48V输出，GPSA连接D型插座XS2的1号线，GPSB连接D型插座XS2的20号线；GPS+串接第一电阻R1后，接入第一三极管Q1的基级，第一三极管Q1的集电极连接到第二光电耦合器E18发射端输出，+48V电源串联连接第一电阻R1，串接第二光电耦合器E18的发射端输入；第二光电耦合器E18的接收端输入连接GPSA，输出连接GPSB，GPSB和第二光电耦合器E18之间串联连接第二电阻R2，第二三极管Q2的基级连接第二光电耦合器E18的接收端输出，集电级连接GPSA，发射极连接GPSB。

上述所述火电厂数字输入端子板的输入方法，+48VIN外供电经过第一二极管V101、保险丝FS1形成板卡电源+48V，并通过串接两个第一电阻R1接入第一光电耦合器E17的发射端输入；第一光电耦合器E17发射端导通，接收端接收到光信号，PXT-为低电平，第二二极管V102反向保护。瞬态抑制管VT1能够防止大电压烧坏电路，当+48VIN接入大于48V的电压时，瞬态抑制管VT1在瞬间动作使电压全部加在保险丝FS1上，保证后面的电路不受影响；

GPS+接高电平，GPS-接低电平时，电流从GPS+经过第一电阻R1和第一三极管Q1的发射结流到GPS-，第一三极管Q1导通，其集电极被置为低电平，第二二极管V102起到反向保护作用；第二光电耦合器E18发射端导通，接收端接收到光信号，输出到第二三极管Q2的基级为低电平；此时第二三极管Q2不导通，电流从GPSA经过第二光电耦合器E18接收端和第二电阻R2流到GPSB,其集电极GPSA的电位高于GPSB的电位；

当第一三极管Q1不导通时，电流从GPS+经过第一电阻R1和第三电阻R3流到GPS-，第一三极管Q1的集电极为高电平，第二光电耦合器E18发射端不导通，接收端不能接收到光信号，输出到第二三极管Q2的基级为高电平；此时第二三极管Q2导通，其集电极GPSA的电位被置为与GPSB相同的低电位，第二二极管V102起到反向保护作用；

跳线器S1左边1号引脚通过第一二极管V101与VGND相连接，右边的14引脚连接VGND，跳线器S1实现了左侧和右侧共地，通过第三光电耦合器E1隔离，实现了光耦隔离不共地；

跳线器S1的4号引脚、13引脚和5引脚、12引脚以及8引脚、9引脚是悬空的；跳线器S1有触点和48V/24V电压信号两种跨接方式：

采用第一种跨接方式即跳线器S1的引脚1和引脚16、引脚2和引脚15以及引脚3和引脚14短接时，第三光电耦合器E1的发射端上侧接+48V，下侧接CH0+，当接入开关使得外部设备输入信号接线端子XS1的CH0+接口和CH0-接口接通之后，第三光电耦合器E1发射端导通，接收端接收到光信号，光耦导通，D型插座XS2的DIM0接口输入到FDI01模件；

采用第二种跨接方式即跳线器S1的引脚6和引脚11、引脚7和引脚10短接时，第三光电耦合器E1的发射端上侧接外部设备输入信号接线端子XS1的CH0+接口，下侧接外部设备输入信号接线端子XS1的CH0-接口，当接入48V/24V电压时，第三光电耦合器E1发射端导通，接收端接收到光信号，光耦导通，D型插座XS2的DIM0接口输入到DI模件。

本发明与现有技术相比，具有如下优点：

1、火电厂数字输入端子板具有良好的隔离性，保证在串入强电之后不会损坏端子板后续模件。

2、各个输入通道相互独立，如果一路通道出现问题，其他15路正常运行。

3、火电厂数字输入端子板抗干扰性高，能够在复杂的电磁环境中稳定运行。

4、火电厂数字输入端子板电路结构简单，成本低，易于大规模生产和应用。

附图说明

图1是一种智能自诊断数字输入端子板结构示意图。

图2是+48VIN电源模块电路图。

图3是GPS脉冲信号输入电路。

图4是CM0通道输入接线图。

图5a是跳线器S1的第一种跨接方式。

图5b是跳线器S1的第二种跨接方式。

图6是接线端子接线图。

图7是D型插座接线图。

具体实施方式

以下结合附图及具体实施例对本发明作进一步的详细描述。

如图1所示，本发明一种火电厂数字输入端子板，包括外部设备输入信号接线端子XS1，与外部设备输入信号接线端子XS1连接的第1路输入通道CM0、第2路输入通道CM1、第3路输入通道CM2，依次类推，第4路输入通道CM3，...，第16路输入通道CM15，秒脉冲电路模块GPSM，电源模块EM以及D型插座XS2。

所述第1路输入通道CM0、第2路输入通道CM1...第16路输入通道CM15完全一致；以一路输入通道CM0为例，如图4所示，第1路输入通道CM0的+48V输入接电源模块EM的+48V输出；第1路输入通道CM0的VGND接口连接外部设备输入信号接线端子XS1的B19接线柱，CH0+接口连接外部设备输入信号接线端子XS1的A1接线柱，CH0-接口连接外部设备输入信号接线端子XS1的B1接线柱；第1路输入通道CM0的DIM0接口连接D型插座XS2的2号线，FGND接口连接D型插座XS2的36号线；所述第1路输入通道CM0包括第一二极管V101、第二二极管V102,跳线器S1、第二电阻R2，第四电阻R4和第三光电耦合器E1，第1路输入通道CM0的+48V输入通过第一二极管V101连接跳线器S1的1号引脚，跳线器S1的16号引脚和11号引脚串联连接2个第四电阻R4，并接入第三光电耦合器E1的发射端输入，跳线器S1的10号引脚和15号引脚连接第一二极管V101并接入第三光电耦合器E1的发射端输出；第三光电耦合器E1的接收端输入连接D型插座XS2的DIM0接口，输出连接D型插座XS2的FGND接口，DIM0接口和FGMD接口之间通过第二二极管V102连接；第三光电耦合器E1发射端输入和输出间串接第二电阻R2，跳线器S1的2号引脚和6号引脚互相连接，并连接CH0+接口，3号引脚和7号引脚互相连接，并连接CH0-接口。

如图2所示，所述电源模块EM包括第一二极管V101、保险丝FS1、第一电阻R1、第一光电耦合器E17、第二二极管V102和瞬态抑制管VT1；其中第一二极管V101、保险丝FS1和第一电阻R1串联连接，连接第一光电耦合器E17的发射端输入，瞬态抑制管VT1连接+48V，电源模块EM的地线VGND和第一光电耦合器E17的发射端输出连接，电源模块EM的+48VIN连接外部设备输入信号接线端子XS1的A19和A20接线柱，VGND连接外部设备输入信号接线端子XS1的B19和B20接线柱，第一光电耦合器E17的接收端输入PXT+连接D型插座XS2的37号线，接收端输出PXT-连接D型插座XS2的19号线。

如图6所示，所述外部设备输入信号接线端子XS1具有40个接线柱，分为20组，每组包含两个接线柱，XS1左侧20个接线柱从上至下分别命名为A1到A20，右侧20个接线柱从上至下依次命名为B1到B20；接线端子XS1和D型插座XS2的编号和连接方式，XS1为20组端子，左侧A1到A16分别连接16个输入通道CH0+，CH1+，...,CH15+，右侧B1到B16分别连接16个输入通道的CH0-，CH1-，...，CH15-；A18和B18悬空；

如图7所示，所述D型插座XS2为37针D型插座，插座的引出线按照先右侧即宽口，再左侧即窄口进行命名，右侧从上到下分别命名为1号线到19号线，左侧从上到下分别命名为20号线到37号线；21号线、22号线、23号线...36号线连接D型插座XS2的FGND接口；2号线连接D型插座XS2的DIM0接口，3号线连接D型插座XS2的DIM1接口，依次，17号线连接D型插座XS2的DIM15接口；18号线悬空；

如图3所示，所述秒脉冲电路模块GPSM包括第一电阻R1，第二电阻R2，第三电阻R3,第二二极管V102，第一三极管Q1，第二三极管Q2和第二光电耦合器E18；秒脉冲电路模块GPSM中的GPS+从外部设备输入信号接线端子XS1的A17接线柱引入，秒脉冲电路模块GPSM中GPS-从外部设备输入信号接线端子XS1的B17接线柱引入，秒脉冲电路模块GPSM的+48V输入接电源模块EM的+48V输出，GPSA连接D型插座XS2的1号线，GPSB连接D型插座XS2的20号线；GPS+串接第一电阻R1后，接入第一三极管Q1的基级，第一三极管Q1的集电极连接到第二光电耦合器E18发射端输出，+48V电源串联连接第一电阻R1，串接第二光电耦合器E18的发射端输入；第二光电耦合器E18的接收端输入连接GPSA，输出连接GPSB，GPSB和第二光电耦合器E18之间串联连接第二电阻R2，第二三极管Q2的基级连接第二光电耦合器E18的接收端输出，集电级连接GPSA，发射极连接GPSB。

本发明所述智能自诊断数字输入端子板的输入方法，+48VIN外供电经过第一二极管V101、保险丝FS1形成板卡电源+48V，并通过串接两个第一电阻R1接入第一光电耦合器E17的发射端输入；第一光电耦合器E17发射端导通，接收端接收到光信号，PXT-为低电平，第二二极管V102反向保护。瞬态抑制管VT1能够防止大电压烧坏电路，当+48VIN接入大于48V的电压时，瞬态抑制管VT1在瞬间动作使电压全部加在保险丝FS1上，保证后面的电路不受影响；

GPS+接高电平，GPS-接低电平时，电流从GPS+经过第一电阻R1和第一三极管Q1的发射结流到GPS-，第一三极管Q1导通，其集电极被置为低电平，第二二极管V102起到反向保护作用；第二光电耦合器E18发射端导通，接收端接收到光信号，输出到第二三极管Q2的基级为低电平；此时第二三极管Q2不导通，电流从GPSA经过第二光电耦合器E18接收端和第二电阻R2流到GPSB,其集电极GPSA的电位高于GPSB的电位；

当第一三极管Q1不导通时，电流从GPS+经过第一电阻R1和第三电阻R3流到GPS-，第一三极管Q1的集电极为高电平，第二光电耦合器E18发射端不导通，接收端不能接收到光信号，输出到第二三极管Q2的基级为高电平；此时第二三极管Q2导通，其集电极GPSA的电位被置为与GPSB相同的低电位，第二二极管V102起到反向保护作用；

如图4所示，跳线器S1左边1号引脚通过第一二极管V101与VGND相连接，右边的14引脚连接VGND，跳线器S1实现了左侧和右侧共地，通过第三光电耦合器E1隔离，实现了光耦隔离不共地；

如图5a和图5b所示，为S1配置示意图，在这个电路中，跳线器S1的4号引脚、13引脚和5引脚、12引脚以及8引脚、9引脚是悬空的；图中打叉的地方为断路，48V/24V为外接电源供电。跳线器S1有触点和48V/24V电压信号两种跨接方式：

采用第一种跨接方式即跳线器S1的引脚1和引脚16、引脚2和引脚15以及引脚3和引脚14短接时，第三光电耦合器E1的发射端上侧接+48V，下侧接CH0+，当接入开关使得外部设备输入信号接线端子XS1的CH0+接口CH0-接口接通之后，第三光电耦合器E1发射端导通，接收端接收到光信号，光耦导通，D型插座XS2的DIM0接口输入到FDI01模件；

采用第二种跨接方式即跳线器S1的引脚6和引脚11、引脚7和引脚10短接时，第三光电耦合器E1的发射端上侧接外部设备输入信号接线端子XS1的CH0+接口，下侧接外部设备输入信号接线端子XS1的CH0-接口，当接入48V/24V电压时，第三光电耦合器E1发射端导通，接收端接收到光信号，光耦导通，D型插座XS2的DIM0接口输入到DI模件。

如图2、图3、图4、图5、图6和和图7所示，第三光电耦合器E1、第一光电耦合器E17和第二光电耦合器E18采用PS2501L_1，瞬态抑制管VT1采用SA48CA，保险丝FS1采用RXE075，第一二极管V101采用IN4007,第二二极管V102采用IN4148。第一三极管Q1和第二三极管Q2采用BCX56,第一电阻R1采用5.1K贴片电阻，第二电阻R2采用10K贴片电阻，第三电阻R3采用15K贴片电阻，第四电阻R4采用3.6K贴片电阻。跳线器S1采用DPIN-8型号的跳线器，外部设备输入信号接线端子XS1采用TERM40型号的接线端子，插座XS2采用DB37型。

Claims (2)

1.一种火电厂数字输入端子板，其特征在于：包括外部设备输入信号接线端子XS1，与外部设备输入信号接线端子XS1连接的第1路输入通道CM0、第2路输入通道CM1、第3路输入通道CM2，依次类推，第4路输入通道CM3，...，第16路输入通道CM15，秒脉冲电路模块GPSM，电源模块EM以及D型插座XS2；

所述第1路输入通道CM0、第2路输入通道CM1...第16路输入通道CM15完全一致；所述第1路输入通道CM0的+48V输入接电源模块EM的+48V输出；第1路输入通道CM0的VGND接口连接外部设备输入信号接线端子XS1的B19接线柱，CH0+接口连接外部设备输入信号接线端子XS1的A1接线柱，CH0-接口连接外部设备输入信号接线端子XS1的B1接线柱；第1路输入通道CM0的DIM0接口连接D型插座XS2的2号线，FGND接口连接D型插座XS2的36号线；

所述第1路输入通道CM0包括第一二极管V101、第二二极管V102,跳线器S1、第二电阻R2，第四电阻R4和第三光电耦合器E1，第1路输入通道CM0的+48V输入通过第一二极管V101连接跳线器S1的1号引脚，跳线器S1的16号引脚和11号引脚串联连接2个第四电阻R4，并接入第三光电耦合器E1的发射端输入，跳线器S1的10号引脚和15号引脚连接第一二极管V101并接入第三光电耦合器E1的发射端输出；第三光电耦合器E1的接收端输入连接D型插座XS2的DIM0接口，输出连接D型插座XS2的FGND接口，DIM0接口和FGMD接口之间通过第二二极管V102连接；第三光电耦合器E1发射端输入和输出间串接第二电阻R2，跳线器S1的2号引脚和6号引脚互相连接，并连接CH0+接口，3号引脚和7号引脚互相连接，并连接CH0-接口；

所述电源模块EM包括第一二极管V101、保险丝FS1、第一电阻R1、第一光电耦合器E17、第二二极管V102和瞬态抑制管VT1；其中第一二极管V101、保险丝FS1和第一电阻R1串联连接，连接第一光电耦合器E17的发射端输入，瞬态抑制管VT1的一端连接+48V，另一端连接电源模块EM的地线VGND，电源模块EM的地线VGND和第一光电耦合器E17的发射端输出连接，电源模块EM的+48VIN连接外部设备输入信号接线端子XS1的A19和A20接线柱，VGND连接外部设备输入信号接线端子XS1的B19和B20接线柱，第一光电耦合器E17的接收端输入PXT+连接D型插座XS2的37号线，接收端输出PXT-连接D型插座XS2的19号线；

所述外部设备输入信号接线端子XS1具有40个接线柱，分为20组，每组包含两个接线柱，XS1左侧20个接线柱从上至下分别命名为A1到A20，右侧20个接线柱从上至下依次命名为B1到B20；接线端子XS1和D型插座XS2的编号和连接方式，XS1为20组端子，左侧A1到A16分别连接16个输入通道CH0+，CH1+，...,CH15+，右侧B1到B16分别连接16个输入通道的CH0-，CH1-，...，CH15-；A18和B18悬空；

所述D型插座XS2为37针D型插座，插座的引出线按照先右侧即宽口，再左侧即窄口进行命名，右侧从上到下分别命名为1号线到19号线，左侧从上到下分别命名为20号线到37号线；21号线、22号线、23号线...36号线连接D型插座XS2的FGND接口；2号线连接D型插座XS2的DIM0接口，3号线连接D型插座XS2的DIM1接口，依次，17号线连接D型插座XS2的DIM15接口；18号线悬空；

所述秒脉冲电路模块GPSM包括第一电阻R1，第二电阻R2，第三电阻R3,第二二极管V102，第一三极管Q1，第二三极管Q2和第二光电耦合器E18；秒脉冲电路模块GPSM中的GPS+从外部设备输入信号接线端子XS1的A17接线柱引入，秒脉冲电路模块GPSM中GPS-从外部设备输入信号接线端子XS1的B17接线柱引入，秒脉冲电路模块GPSM的+48V输入接电源模块EM的+48V输出，GPSA连接D型插座XS2的1号线，GPSB连接D型插座XS2的20号线；GPS+串接第一电阻R1后，接入第一三极管Q1的基级，第一三极管Q1的集电极连接到第二光电耦合器E18发射端输出，+48V电源串联连接第一电阻R1，串接第二光电耦合器E18的发射端输入；第二光电耦合器E18的接收端输入连接GPSA，输出连接GPSB，GPSB和第二光电耦合器E18之间串联连接第二电阻R2，第二三极管Q2的基级连接第二光电耦合器E18的接收端输出，集电级连接GPSA，发射极连接GPSB。

2.权利要求1所述火电厂数字输入端子板的输入方法，其特征在于：

+48VIN外供电经过第一二极管V101、保险丝FS1形成板卡电源+48V，并通过串接两个第一电阻R1接入第一光电耦合器E17的发射端输入；第一光电耦合器E17发射端导通，接收端接收到光信号，PXT-为低电平，第二二极管V102反向保护；瞬态抑制管VT1能够防止大电压烧坏电路，当+48VIN接入大于48V的电压时，瞬态抑制管VT1在瞬间动作使电压全部加在保险丝FS1上，保证后面的电路不受影响；

GPS+接高电平，GPS-接低电平时，电流从GPS+经过第一电阻R1和第一三极管Q1的发射结流到GPS-，第一三极管Q1导通，其集电极被置为低电平，第二二极管V102起到反向保护作用；第二光电耦合器E18发射端导通，接收端接收到光信号，输出到第二三极管Q2的基级为低电平；此时第二三极管Q2不导通，电流从GPSA经过第二光电耦合器E18接收端和第二电阻R2流到GPSB,其集电极GPSA的电位高于GPSB的电位；

当第一三极管Q1不导通时，电流从GPS+经过第一电阻R1和第三电阻R3流到GPS-，第一三极管Q1的集电极为高电平，第二光电耦合器E18发射端不导通，接收端不能接收到光信号，输出到第二三极管Q2的基级为高电平；此时第二三极管Q2导通，其集电极GPSA的电位被置为与GPSB相同的低电位，第二二极管V102起到反向保护作用；

跳线器S1左边1号引脚通过第一二极管V101与VGND相连接，右边的14引脚连接VGND，跳线器S1实现了左侧和右侧共地，通过第三光电耦合器E1隔离，实现了光耦隔离不共地；

跳线器S1的4号引脚、13引脚和5引脚、12引脚以及8引脚、9引脚是悬空的；跳线器S1有触点和48V/24V电压信号两种跨接方式：

采用第一种跨接方式即跳线器S1的引脚1和引脚16、引脚2和引脚15以及引脚3和引脚14短接时，第三光电耦合器E1的发射端上侧接+48V，下侧接CH0+，当接入开关使得外部设备输入信号接线端子XS1的CH0+接口和CH0-接口接通之后，第三光电耦合器E1发射端导通，接收端接收到光信号，光耦导通，D型插座XS2的DIM0接口输入到FDI01模件；

采用第二种跨接方式即跳线器S1的引脚6和引脚11、引脚7和引脚10短接时，第三光电耦合器E1的发射端上侧接外部设备输入信号接线端子XS1的CH0+接口，下侧接外部设备输入信号接线端子XS1的CH0-接口，当接入48V/24V电压时，第三光电耦合器E1发射端导通，接收端接收到光信号，光耦导通，D型插座XS2的DIM0接口输入到DI模件。