CN104811270A - 上行前向纠错码字填充 - Google Patents

上行前向纠错码字填充 Download PDF

Info

Publication number
CN104811270A
CN104811270A CN201510038728.8A CN201510038728A CN104811270A CN 104811270 A CN104811270 A CN 104811270A CN 201510038728 A CN201510038728 A CN 201510038728A CN 104811270 A CN104811270 A CN 104811270A
Authority
CN
China
Prior art keywords
code word
block
buffer
bursty data
implementation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510038728.8A
Other languages
English (en)
Other versions
CN104811270B (zh
Inventor
理查德·S·普罗丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Zyray Wireless Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zyray Wireless Inc filed Critical Zyray Wireless Inc
Publication of CN104811270A publication Critical patent/CN104811270A/zh
Application granted granted Critical
Publication of CN104811270B publication Critical patent/CN104811270B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/17—Burst error correction, e.g. error trapping, Fire codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/27—Arrangements for networking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867—Arrangements specially adapted for the transmitter end
    • H04L1/1874—Buffer management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867—Arrangements specially adapted for the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Electromagnetism (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了上行前向纠错码字填充，其中，一种用于码字填充的装置包括至少一个处理器电路。所述至少一个处理器电路被配置为接收突发数据的部分、将所述部分编码为区块，并且将区块添加至缓冲器。所述至少一个处理器电路被配置为在所述缓冲器中的区块的数量满足阈值时，从所述缓冲器的区块中生成第一码字，从所述缓冲器中去除所述区块，并且提供第一码字，用于进行传输。所述至少一个处理器电路被配置为在检测到指示突发数据结尾的标记时，从所述缓冲器的剩余区块中生成一组码字，在检测到所述标记时，至少根据在所述缓冲器中的剩余区块的数量，确定所述一组码字。所述至少一个处理器电路被配置为提供所述一组码字，用于进行传输。

Description

上行前向纠错码字填充
交叉引用相关申请
本申请要求于2014年1月24日提交的美国临时专利申请号61/930,953的权益，为任何目的将其全文并入本文中，以作参考。
技术领域
本说明书总体上涉及码字填充，包括上行前向纠错码字填充，用于根据突发数据(data burst)尺寸进行传输器编码或者接收器解码。
背景技术
无源光网络(PON)(例如，以太网无源光网络(EPON))越来越多地部署成满足带宽密集型服务(例如，宽带因特网访问)的居民和商业需求的增长。EPON总体上包括在中央办公室的光线路终端(OLT)设备以及由无源光学连接来连接的在本领域中的多个光网络单元(ONU)。ONU可以(例如)通过同轴传输网络与EPON的一个或多个住宅或商业用户的客户设备耦合，以便这些用户可以接收宽带密集型服务。因此，从OLT跨越到客户设备的网络可以称为光纤同轴混合(HFC)网。
发明内容
本发明包括以下内容：
(1)一种装置，包括：
至少一个处理器电路，被配置为：
接收突发数据的部分、将所述部分编码为区块，并且将所述区块添加至缓冲器；
在所述缓冲器中的区块的数量满足阈值时，从所述缓冲器的所述区块中的至少一些生成第一码字，从所述缓冲器中去除所述区块的所述至少一些，并且提供所述第一码字，用于进行传输；
在检测到指示所述突发数据结尾的标记时，从所述缓冲器的剩余区块中生成一组码字，其中，在检测到所述标记时，至少部分根据在所述缓冲器中的所述剩余区块的数量，确定所述一组码字；并且
提供所述一组码字，用于进行传输。
(2)根据(1)所述的装置，其中，在所述缓冲器中的区块的所述数量满足所述阈值之前，检测到指示所述突发数据的所述结尾的所述标记。
(3)根据(1)所述的装置，其中，所述一组码字包括单个码字。
(4)根据(1)所述的装置，其中，所述一组码字包括多个码字，所述多个码字中的每个包括不同数量的信息位。
(5)根据(1)所述的装置，其中，所述至少一个处理器电路被配置为至少部分根据在码字的组与位的数量之间的映射，确定在所述一组码字中的码字的数量以及在所述一组码字中的每个码字的尺寸。
(6)根据(5)所述的装置，其中，所述至少一个处理器电路被配置为通过将所述缓冲器中的所述剩余区块的多个位应用于所述映射，确定在所述一组码字中的码字的所述数量以及在所述一组码字中的每个码字的所述尺寸。
(7)根据(1)所述的装置，其中，所述至少一个处理器电路进一步被配置为：
在检测到指示所述突发数据的所述结尾的所述标记时，根据包含在所述缓冲器内的区块的所述数量，识别在多个面元中的面元，
其中：
所述多个面元中的每个面元具有各个下区块数量阈值和各个上区块数量阈值，并且
至少根据所识别的面元，确定在所述一组码字中的码字的数量。
(8)根据(1)所述的装置，其中，所述至少一个处理器电路进一步被配置为：
至少根据所述剩余区块的一部分，生成至少一个循环冗余检验区块；并且
至少根据所述剩余区块的所述部分，生成至少一个奇偶校验区块，
其中，至少根据所述剩余区块的所述部分、所述至少一个循环冗余检验区块以及所述至少一个奇偶校验区块，生成所述一组码字的至少一个码字。
(9)根据(1)所述的装置，其中，所述阈值与用于生成最大尺寸的码字的区块的数量对应。
(10)根据(1)所述的装置，其中，在检测标记时，在这组码字中的码字的数量至少根据缓冲器的剩余区块。
(11)根据(1)所述的装置，其中，每个区块包括固定数量的位，并且所述至少一个处理器电路被配置为检测突发数据的结尾，无需突发数据的尺寸的先验知识。
(12)一种方法，包括：
将突发数据的部分编码成第一区块；
在至少一个缓冲器中储存所述第一区块，其中，所述至少一个缓冲器包含与所述突发数据相关联的一个或多个区块；
在储存所述第一区块时，确定包含在所述至少一个缓冲器内的区块的数量；
确定所述部分是否包括指示所述突发数据的结尾的结尾突发标记；
至少根据所确定的区块的数量并且根据所述部分是否包括所述结尾突发标记，生成至少一个码字，其中，在储存所述第一区块时，至少根据包含在所述至少一个缓冲器内的一个或多个区块的子集，生成所述至少一个码字；并且
提供所述至少一个码字，用于进行传输。
(13)根据(12)所述的方法，进一步包括：
在这部分突发数据包含结尾突发标记时，根据包含在缓冲器内的区块的数量，识别在多个面元中的一个面元，
其中：
所述多个面元中的每个面元具有各个下区块数量阈值和各个上区块数量阈值，并且
在所述至少一个码字中的码字的数量根据所识别的面元。
(14)根据(12)所述的方法，其中：
所述至少一个缓冲器包括所述一个或多个区块以及所述第一区块；
在缓冲器中的所确定的区块数量超过预定的最大区块数量时，所述至少一个码字包括第一码字；并且
所述第一码字根据在所述至少一个缓冲器中的突发数据的一个或多个区块。
(15)根据(12)所述的方法，其中：
所述至少一个缓冲器包括所述一个或多个区块以及所述第一区块；并且
所述至少一个码字中的每个具有多个预定尺寸中的一个尺寸。
(16)根据(15)所述的方法，其中，所述至少一个码字包括第一码字以及尺寸与第一码字不同的第二码字。
(17)根据(12)所述的方法，其中，在所述至少一个码字中的码字的数量至少根据所确定的区块数量并且根据所述部分是否包括结尾突发标记。
(18)一种包括储存在有形计算机可读储存介质内的指令的计算机程序产品，所述指令包括：
指令，用于接收突发数据；
指令，用于将突发数据的第一部分作为第一组码字进行解码，第一组码字中的每个具有第一数量的位；以及
指令，用于将突发数据的剩余部分作为第二组码字进行解码，其中，至少部分根据突发数据的剩余部分的第二数量的位，确定在第二组码字中的码字的数量，所述第二数量的位少于第一数量的位。
(19)根据(18)所述的计算机程序产品，其中，对于每个码字，用于编码的指令包括：
指令，用于根据在码字中的一个或多个奇偶校验区块，执行奇偶校验计算；
指令，用于在所述奇偶校验计算成功时，从所述码字中去除所述一个或多个奇偶校验区块，以便形成第一组区块；
指令，用于根据第一组区块计算循环冗余检验(CRC)值；
指令，用于比较所计算的CRC值和包含在第一组区块内的CRC信息；
指令，用于在所计算的CRC值与CRC信息匹配时，从第一组区块中去除CRC信息，以形成第二组区块；以及
指令，用于将第二组区块进行线路解码，以获得与码字相关联的一部分突发数据。
(20)根据(18)所述的计算机程序产品，其中，所述指令进一步包括：
指令，用于确定在第二组码字中的位的数量；
指令，用于根据所确定的位的数量，识别在多个面元之中的一个面元，
其中：
所述多个面元中的每个面元具有各个下区块数量阈值和各个上区块数量阈值，并且
至少部分根据所识别的面元，确定在第二组码字中的码字的数量以及与第二组码字的每个码字相关联的尺寸。
附图说明
在所附权利要求中提出了本技术的某些特征。然而，为了进行解释，在以下示图中提出了本技术的几个实施方式。
图1示出了根据一个或多个实现方式的实例网络环境，其中可以实现码字填充系统；
图2示出了根据一个或多个实现方式的实例电缆网络单元(CNU)；
图3示出了根据一个或多个实现方式的实例电缆线路终端(CLT)；
图4A示出了根据一个或多个实现方式的码字填充系统的实例过程的流程图；
图4B示出了根据一个或多个实现方式的在码字填充系统中从突发数据的剩余区块中生成码字的实例过程的流程图；
图5示出了根据一个或多个实现方式的编码架构；
图6A示出了根据一个或多个实现方式的用于对突发数据进行解码的实例过程的流程图；
图6B示出了根据一个或多个实现方式的用于对码字进行解码的实例过程的流程图；
图7示出了根据一个或多个实现方式的解码架构；并且
图8在概念上示出了可以实现本技术的各方面的电子系统。
具体实施方式
下面提出的具体实施方式用作本技术的各种配置的描述，并非旨在仅仅表示可以实践本技术的配置。附图包含在本文中，并且构成具体实施方式的一部分。具体实施方式包括具体细节，用于彻底理解本技术的目的。然而，对于本领域的技术人员，本技术显然不限于在本文中提出的具体细节，并且可以使用一个或多个实现方式来实践。在一个或多个情况下，通过方框图的形式显示众所周知的结构和元件，以免本技术的概念晦涩难懂。本公开的一个或多个实现方式由一个或多个示图说明和/或结合一个或多个示图描述，并且在权利要求中提出。
图1示出了根据一个或多个实现方式的实例网络环境100，其中，可以实现码字填充系统。然而，并非需要所有描述的元件，一个或多个实现方式可以包括在图中未显示的额外元件。在不背离在本文中提出的权利要求的精神或范围的情况下，这些元件的设置和类型可以进行变化。可以提供额外的元件、不同的元件或者更少的元件。
实例网络环境100包括光线路终端(OLT)110、分光器115、光学网络单元(ONU)120、电缆线路终端(CLT)125、媒体转换器135以及一个或多个电缆网络单元(CNU)130A-B。从OLT 110到ONU 120(以及到媒体转换器135)的传输网络可以是PON，其包括一个或多个光学网络联轴器、或适配器(例如，分光器115)以及光学网络介质(例如，光纤 传输线)。从媒体转换器135到CNU 130A的以及从CLT 125到CNU 130B的传输网络可以分别包括一个或多个同轴网络联轴器、或适配器以及同轴传输线。在一个或多个实现方式中，CNU 130A-B可以是和/或可以包括有助于局域网的门控装置，例如，在居住单元中。
在网络环境100中，称为同轴传输IEEE以太网PON的透明扩展的同轴电缆以太网无源光网络(EPON)协议或EPoC可以实现，用于通过同轴传输网络进行传输。因此，EPoC可以用于在媒体转换器135与CNU 130A之间进行传输，并且用于在CLT 125与CNU 130B之间进行传输。媒体转换器135可以是可以称为光纤同轴单元(FCU)的光纤到同轴媒体转换器。媒体转换器135将从OLT 110中通过PON接收的光信号转换成电信号，在下行方向，通过同轴传输网络将这些电信号传输给CNU 130A，并且在上行方向，反之亦然。在一个或多个实现方式中，媒体转换器135可以用作中继器，其在EPON物理(PHY)层帧与EPoC PHY帧(用于解释前向纠错(FEC)编码与线编码的差异)之间进行转换，同时保持EPON前导码和逻辑链路标识符(LLID)。通过这种方式，可以通过与将调度和MAC控制提供给ONU 120相似的方式，OLT 110将调度和媒体访问控制(MAC)直接提供给CNU 130A；即，CNU 130A向OLT 110有效地显示为ONU 120。
在一个或多个实现方式中，媒体转换器135用作层2桥接器，该桥接器从OLT 110中接收数据包并且通过同轴传输网络将所接收的数据包桥接到CNU 130A中。在用作桥接器时，媒体转换器135可以将LLID分配给CNU 130A并且可以将调度和MAC控制提供给CNU 130A。为了进行解释，在图1中，单个CNU 130A耦合至媒体转换器135；然而，在一个或多个实现方式中，多个CNU 130A可以耦合至媒体转换器135。
ONU 120通过PON也耦合至OLT 110并且连通地耦合至CLT 125，例如，通过高速媒体独立接口。CLT 125通过同轴传输网络耦合至CNU 130B。因此，光信号在下行方向由ONU 120或CLT 125中的一个转换成电信号，并且在上行方向，反之亦然。在一个或多个实现方式中，在ONU 120与CLT 125之间的中间装置(例如，媒体转换器135)可以进行光学 到电气转换，反之亦然。为了进行解释，在图1中，单个CNU 130B耦合至CLT 125；然而，在一个或多个实现方式中，多个CNU 130B可以耦合至CLT 125。
本技术涉及码字填充，用于实现EPoC的在网络环境100中的装置之间的上行传输(例如，从CNU 130A到媒体转换器135的上行传输)以及在CNU 130B与CLT 125之间的上行传输的FEC编码。用于在上行方向的FEC编码的码字填充取决于实际的MAC突发数据长度，例如，以便可以选择合适的码字尺寸。例如，本技术使用的码字尺寸可以包括缩短的短尺寸、短(或完全短)尺寸、缩短的中等尺寸、中等(或完全中等)尺寸、缩短的长尺寸以及长(或完全长)尺寸。然而，在EPoC中，未将突发数据长度从MAC层中传递给FEC编码器所在的物理层。因此，CNU 130A-B在上行传输信道中即时将突发数据编码，例如，无需突发数据尺寸的先验知识。由于预先不知道突发数据的尺寸，所以CNU 130A-B可以使用突发数据标记，用于划分突发数据界限。
无需突发数据尺寸的先验知识，并且通过大体上尽可能增大总编码速率的方式，本技术允许CNU 130A-B即时将MAC突发数据的可变尺寸的FEC码字有效地编码和/或解码，。在这方面，本技术提供选择、组合和/或缩短多个FEC码字尺寸和/或速率，这提高了和/或尽可能增大总体效率，例如，通过提高总编码速率。本技术还缓解了稀少的最后缩短的FEC码字解码问题(其中，最后一个码字包括非常少量的位)，例如，通过使用码字填充，该填充将混合的码字尺寸用于最后缩短的码字。可以通过保持总编码速率的方式，确定混合的码字尺寸。
因此，本技术提供了可逆上行FEC编码和解码程序，该程序可以用于将可变尺寸的突发数据的多个尺寸FEC码字编码和/或解码，其中，要编码或解码的码字的数量取决于编码器和/或解码器没有先验知识的突发数据尺寸。
图2示出了根据一个或多个实现方式的实例电缆网络单元(CNU)130A。然而，并非可以使用所有描述的元件，一个或多个实现方式可以包括在图中未显示的额外元件。在不背离在本文中提出的权利要求的精神或 范围的情况下，这些元件的设置和类型可以进行变化。可以提供额外的元件、不同的元件或者更少的元件。为了进行解释，在图2中显示了CNU 130A；然而，在CNU 130B和其他CNU中可以使用相同和/或相似的元件。
实例CNU 130A包括MAC模块202、物理编码子层(PCS)传输(Tx)模块210、物理介质连接(PMA)/物理介质相关(PMD)模块220以及介质相关接口(MDI)222。PCS Tx模块210可以包括线编码器212、区块聚合器214以及FEC编码器216。区块聚合器214可以耦合至和/或可以包括缓冲器218。在一个或多个实现方式中，FEC编码器216可以是低密度奇偶校验(LDPC)FEC编码器。
线编码器212从MAC模块202中接收MAC突发数据，并且将突发数据转换成区块。区块可以包括固定数量的位。在一个或多个实现方式中，线编码器212是64B/66B线编码器，该编码器接收突发数据的64位部分并且生成65位区块。区块聚合器214从线编码器212中接收区块，并且将(例如，)在缓冲器218内的区块聚合到FEC有效载荷内，同时在所接收的区块中监控结尾突发标记。区块聚合器214将聚合的区块作为FEC有效载荷(例如，包括循环冗余检验(CRC)值)提供给FEC编码器216。为了尽可能增大效率，如果可能的话，区块聚合器214将区块聚合到与长码字对应的FEC有效载荷内。在区块聚合器214检测结尾突发标记时，区块聚合器214通过尽可能增大效率的方式将保留在缓冲器218内的区块解析成码字，下面在图4A-B和图5中进一步进行讨论。由FEC编码器216输出的码字可以进一步由PCS Tx模块210进行处理，然后，将这些码字提供给PMA/PMD模块220，随后，通过MDI 222传输，例如，同轴连接器。
在一个或多个实现方式中，MAC模块202、PCS Tx模块210、线编码器212、区块聚合器214、FEC编码器216和/或缓冲器218中的一个或多个可以在软件(例如，子程序和代码)中实现。在一个或多个实现方式中，MAC模块202、PCS Tx模块210、线编码器212、区块聚合器214、FEC编码器216、缓冲器218、PMA/PMD模块220和/或MDI 222中的一个或多个可以在硬件(例如，专用集成电路(ASIC)、现场可编程门阵列 (FPGA)、可编程逻辑装置(PLD)、控制器、状态机、门逻辑、离散硬件元件或者任何其他合适的装置)和/或软件和硬件的组合中实现。在本公开中进一步描述根据本技术的各个方面的这些模块的额外特征和功能。
图3示出了根据一个或多个实现方式的实例电缆线路终端(CLT)125。然而，并非可以使用所有描述的元件，一个或多个实现方式可以包括在图中未显示的额外元件。在不背离在本文中提出的权利要求的精神或范围的情况下，这些元件的设置和类型可以进行变化。可以提供额外的元件、不同的元件或者更少的元件。在一个或多个实现方式中，在图3中显示的CLT 125的一个或多个元件可以由介质转换器135和/或其他装置使用。
CLT 125包括MAC模块302、PCS接收(Rx)模块310、线解码器312、区块分割器314、FEC解码器316、PMA/PMD模块320以及MDI 322。在一个或多个实现方式中，FEC解码器316可以是LDPC FEC解码器。
PMA/PMD 320通过MDI 322接收数据流，并且将数据流提供给PCS Rx模块310。PCS Rx模块310可以处理数据流，以便解析码字并且将码字提供给FEC解码器316。FEC解码器316将码字解码成区块并且将区块提供给区块分割器314。区块分割器314将区块分割成编码的区块，并且将区块提供给线解码器312。在一个或多个实现方式中，线解码器312是64B/66B线解码器，该线解码器从区块分割器314中接收65位缩短的线编码区块，并且将64位数据提供给MAC模块302。下面参照图6A-B和图7进一步讨论PCS Rx模块310及其元件。
在一个或多个实现方式中，MAC模块302、PCS Rx模块310、线解码器312、区块分割器314和/或FEC解码器316中的一个或多个可以在软件(例如，子程序和代码)中实现。在一个或多个实现方式中，MAC模块302、PCS Rx模块310、线解码器312、区块分割器314、FEC解码器316、PMA/PMD模块320和/或MDI 322中的一个或多个可以在硬件(例如，ASIC、FPGA、PLD、控制器、状态机、门逻辑、离散硬件元件或者任何其他合适的装置)和/或软件和硬件的组合中实现。在本公开中进一步描述根据本技术的各个方面的这些模块的额外特征和功能。
图4A示出了根据一个或多个实现方式的码字填充系统的实例过程400A的流程图。为了进行解释，主要参照图1-2的CNU 130A，在本文中描述实例过程400A；然而，实例过程400A不限于图1-2的CNU 130A，例如，实例过程400A可以由CNU 130B和/或其他装置执行，和/或实例过程400A可以由CNU 130A的一个或多个不同的元件执行。进一步地，为了进行解释，在本文中连续地或者线性地描述实例过程400A的区块。然而，实例过程400A的多个区块可以并行进行。此外，实例过程400A的区块可以按照与所显示的顺序不同的顺序进行，和/或可以不执行实例过程400A的一个或多个区块。
CNU 130A的MAC模块202将突发数据提供给CNU 130A的PCS Tx模块210。PCS Tx模块210的线编码器212将至少一部分接收的突发数据编码为区块(410)。在一个或多个实现方式中，这部分可以包含开始突发标记和/或结尾突发标记，分别表示突发数据的开始和结尾。开始突发标记可以是一种固定模式或者多个可能的固定模式中的一个，在突发数据内包含该模式，以便提供突发数据的开始的划界。结尾突发标记可以是一种固定模式或者多个可能的固定模式中的一个，在突发数据内包含该模式，以便提供突发数据的结尾的划界。例如，PCS Tx模块210的区块聚合器214可以监控从线编码器212中接收的区块和/或储存在缓冲器218内的区块，以检测开始突发标记和/或结尾突发标记。或者和/或此外，PCS Tx模块210的线编码器212(或者CNU 130A的任何其他元件)可以监控突发数据的每个编码部分，以检测开始突发标记和/或结尾突发标记。
在一个或多个实现方式中，由线编码器212输出的区块是固定尺寸，例如，预定的尺寸，并且线编码器212是64B/66B线编码器，该线编码器获得突发数据的64位部分并且增加2位同步报头。由于同步报头的这两个位是补充的，所以线编码器212可以去除同步报头的1个位，而不丢失信息，以形成缩短的同步报头并且产生由线编码器212输出的65位区块。
区块聚合器214从线编码器212中接收区块，并且将该区块添加至缓冲器218(415)。然后，在增加可以表示为Bnum的区块(420)时，区块聚合器214确定包含在缓冲器218内的区块的数量。在通过实例过程400 的第一迭代中，Bnum的值为1。区块聚合器214确定Bnum是否大于或等于表示为Bnum_max的区块的最大数量(425)。在一个或多个实现方式中，区块的最大数量可以预先确定和/或可以表示可用于生成单个码字的区块的最大数量，例如，可以用于生成长码字的65位区块的220个区块。
如果区块聚合器214确定Bnum大于或等于Bnum_max(425)，那么区块聚合器214使用缓冲器218的Bnum_max数量的区块来形成FEC有效载荷，并且将FEC有效载荷提供给FEC编码器216。FEC编码器216(和/或额外的循环冗余检验(CRC)电路)从FEC有效载荷中生成长码字(430)。然后，CNU 130A的PCS Tx模块210(例如)为媒体转换器135提供长码字，用于进行传输(435)。在一个或多个实现方式中，在通过MDI 222将码字传输给媒体转换器135之前，CNU 130A的PMA/PMD模块220在码字上进行额外的物理层处理。PMA/PMD模块220可以接收码字的区块，一次接收一个区块，用于进行处理。
如果区块聚合器214确定Bnum小于Bnum_max(425)，那么PCS Tx模块210的元件(例如，区块聚合器214或线编码器212)确定突发数据的所述部分是否包含所述突发数据的结尾突发标记(440)。如果突发数据的所述部分不包含结尾突发标记(440)，那么重复步骤410-440，直到检测包含结尾突发标记的突发数据的部分。如果突发数据的所述部分包含结尾突发标记(440)，那么区块聚合器214使用在缓冲器218中的任何剩余区块，来形成一个或多个FEC有效载荷(在去除用于生成长码字的区块之后(430))，并且FEC编码器216从FEC有效载荷中生成一个或多个码字(445)。所形成的FEC有效载荷以及从在缓冲器218中的剩余区块中生成的相应码字可具有不同的尺寸和/或尺寸的组合。下面参照图4B，进一步讨论区块聚合器214确定要形成的FEC有效载荷的数量和尺寸以及因此确定所生成的码字的数量和尺寸的方式(445)。如果生成任何码字，那么随后(例如)为媒体转换器135提供这些码字，用于进行传输(450)。
图4B示出了根据一个或多个实现方式的在码字填充系统中从突发数据的剩余区块中生成码字的实例过程400B的流程图。为了进行解释，主要参照图1-2的CNU 130A的区块聚合器214，在本文中描述实例过程 400B；然而，实例过程400B不限于图1-2的CNU 130A的区块聚合器214，例如，实例过程400B可以由CNU 130B和/或其他装置执行，和/或实例过程400B可以由CNU 130A的一个或多个不同的元件执行。进一步地，为了进行解释，在本文中连续地或者线性地描述实例过程400B的区块。然而，实例过程400B的多个区块可以并行进行。此外，实例过程400B的区块可以按照与所显示的顺序不同的顺序进行，和/或可以不执行实例过程400B的一个或多个区块。
例如，在去除用于生成长码字的任何区块之后，检测结尾突发标记并且具有在缓冲器218内剩余的区块时，实例过程400B可以与实例过程400A的步骤445相结合使用。尤其地，区块聚合器214可以使用实例过程400B，来确定在检测结尾突发标记时从在缓冲器218内剩余的区块中生成的码字的尺寸和数量。例如，可以从剩余的区块中生成的码字包括缩短的短码字、短码字、缩短的中等码字、中等码字和/或缩短的长码字。
表1提供了可以由CNU 130A的FEC编码器216生成的一些上述码字的尺寸的实例。
表1：由CNU 130A生成的码字尺寸
表1的第一行与在实例过程400A的步骤430中生成的长码字对应。长码字可以总共具有16,200个位，具有14,400个信息位(包括40CRC位)和1,800个奇偶校验位。在一个或多个实现方式中，长码字可以称为最大尺寸的码字，这是因为该码字是可以在表1中由CNU 130A生成的最大尺 寸码字。表1的第二行与总共5,940位的中等码字对应，具有5,040个信息位(包括40CRC位)和900个奇偶校验位，并且表1的第三行与总共1,120位的短码字对应，具有840个信息位(包括40CRC位)和280个奇偶校验位。可以使用计算码字的速率，其中，K是在码字中的信息位的数量，CRC是在码字中的CRC位的数量，并且N是在码字中的位的总数。
在检测结尾突发标记时，在实例过程400A的步骤445中由区块聚合器214选择的码字的尺寸和/或数量可以取决于在缓冲器218中剩余的区块的数量(以及尺寸)。表2提供了在缓冲器218内的区块是65位区块时由FEC编码器216生成的码字的实例。
表2：由CNU 130A从65位区块中生成的码字
参照表2，长码字包括由220个65位信息块构成的最大14,300个信息位；40个CRC位；以及用于总共16,140位的码字长度的1,800奇偶校验位。在一个或多个实现方式中，将60位的零填充加上CRC添加到信息块，用于仅仅对1,800奇偶校验位进行编码，并且在传输16,140位码字之前，在编码之后，去除填充。表2为中等和小码字提供了相似的信息。
区块聚合器214可以使用表3的实例阈值(以位为单位)将包含在缓冲器218内的信息位(不包括CRC位)的数量分成由每行的索引值表示的面元(bin)。
表3：编码和解码阈值(以位为单位)
在表3中识别的面元可以至少部分根据在表1和表2中识别的长、中等以及短码字的尺寸确定尺寸。每个面元与各个下位数阈值和各个上位数阈值相关联。例如，面元0可以根据短码字的尺寸(例如，短码字的信息位的数量，不包括40个CRC位)设为780个位，而面元1可以根据两个短码字的尺寸设为1,560位。面元0具有1位的各个下位数阈值以及780位的各个上位数阈值，而面元1具有781位的各个下位数阈值以及1,560位的各个上位数阈值。Δ阈值的值提供在面元之间的阈值的变化。
然后，区块聚合器214可以使用在表3以及表4中识别的位的数量的面元分类，来确定要生成的码字的尺寸和/或数量。表4提供了与在表3中识别的每个面元分类相关联的或者映射到其中的码字的尺寸和/或数量。因此，表4有效地提供在位的数量与码字的组之间的映射。
表4：要生成的码字的数量和类型/尺寸
参照图3和图4，面元0与780位的编码阈值以及短码字相关联。因此，如果包含在缓冲器218内的信息位的数量小于780位，那么区块聚合器214可以在FEC有效载荷中将信息位提供给FEC编码器216，用于生成短码字。在面元0中，短码字可以称为缩短的短码字，这是因为该码字不包含可能用于短码字的最大量的信息位。然后，区块聚合器214增加通过信息位计算的40位CRC，并且零填充一部分FEC有效载荷，用于生成缩短的短码字奇偶校验位。从用于传输的码字中去除零填充。
就区块而言，可以提供表3和表4的面元。每个面元具有各个下区块数量阈值和各个上区块数量阈值。就65位区块而言，面元0允许最大12个信息块或者780个信息位(例如，1个区块的下区块数量阈值和12个区块的上区块数量阈值)。在65位区块的数量超过12个信息块(例如，13个信息块)时，面元分类滚动为与一个完全短码字和1个缩短的短码字相关联的面元1。再如，如果包含在缓冲器内的信息位的数量下降为面元4(在5,720位与6,500位之间)，那么要生成的相关联的码字包括完全中等码字、完全短码字以及缩短的短码字。如果信息位的数量超过14,360位，那么可以从在缓冲器218中的14,300个信息位的每个部分中生成完全长码字，并且包含在缓冲器内的剩余位的数量可以分成在表3和表4中显示的面元。因此，码字的数量和码字的类型/尺寸基于突发数据的尺寸。
编码处理使用编码阈值来将信息编码成传输的码字。解码处理使用解码阈值来解码所接收的码字的信息。
在检测结尾突发标记并且在缓冲器218中剩余多个区块(Bnum)时，区块聚合器214根据在缓冲器218中剩余的区块的尺寸和数量，从表3中识别面元(460)。然后，区块聚合器214确定与面元相关联的码字，如在表4中所示(465)。根据所确定的码字(465)的数量，区块聚合器214聚合包含在缓冲器218内的区块的至少一些，以形成用于生成码字的至少 一个聚合的区块(例如，FEC有效载荷)(470)。在一个或多个实现方式中，聚合区块(或FEC有效载荷)的数量与要生成的码字的数量相同。
CNU 130A的PCS Tx模块210为每个聚合的区块生成循环冗余检验信息(482)和奇偶校验信息(484)。在一个或多个实现方式中，从各个聚合的区块以及各个数据验证信息中生成每个码字。在一个或多个实现方式中，数据验证信息包括由PCS Tx模块210的CRC电路生成的CRC信息(482)以及由FEC编码器216生成的奇偶校验信息(484)。可以根据聚合的区块生成CRC信息(482)，并且可以根据聚合的区块以及CRC信息生成奇偶校验信息(484)。在这种实现方式中，每个码字包含各个聚合的区块、CRC信息以及奇偶校验信息。在一个或多个实现方式中，每个码字可以包括填充(例如，零填充)，以便码字或者一部分码字(例如，聚合的区块的最后一个区块)具有某个尺寸。在一个或多个实现方式中，CNU 130A生成多个码字，其中，通过执行区块470、482以及484，可以生成每个码字。
在一个或多个实现方式中，通过在存储器内储存并且执行以下编码伪码，区块聚合器214和/或CNU 130A的PCS Tx模块210可以实现本技术：
0)初始化
*Δthreshold[0：5]；threshold＝Δthreshold[0]；#bits＝0；I＝0
1)找出开始突发标记
2)获得下一个区块
*add to CW_Buffer[]；#bits＝#bits+65
3)如果找到结尾突发标记
*Go to step 7
4)如果#bits大于阈值
*I＝I+1 modulo 6：threshold＝threshold+Δthreshold[]
*Eise Go to step 2
5)如果I＝0
*Enoode and output Long Codeword In CW_Buffer[]；reset CW_Buffer[]
6)如果未找到结尾突发标记
*Go to step 2
7)使用I的值，在CW_Buffer[]中编码和输出码字
伪码可以供在表3和表4中提供的编码面元使用，这还可以储存在存储器内。在伪码中，CW_Buffer[]表示包含在缓冲器(例如，缓冲器218)内的区块。在一个或多个实现方式中，缓冲器的重新设置可以包括去除包含在缓冲器内的一些(而非所有)区块，例如去除用于生成码字(例如，完全长码字)的区块，同时保持在缓冲器中的任何剩余的区块。
图5示出了根据一个或多个实现方式的实例编码架构500。然而，并非可以使用所有描述的元件，一个或多个实现方式可以包括在图中未显示的额外元件。在不背离在本文中提出的权利要求的精神或范围的情况下，这些元件的设置和类型可以进行变化。可以提供额外的元件、不同的元件或者更少的元件。为了进行解释，可以在CNU 130A中使用实例编码架构500；然而，在CNU 130B和其他CNU中可以使用相同和/或相似的元件。
可以将部分突发数据(一次一部分)从CNU 130A的MAC层(例如，MAC模块202)中提供给媒体独立接口，例如，10千兆比特媒体独立接口(XGMII)510。CNU 130A的MAC层可以接收包括突发数据的以太网帧。突发数据的每个部分可以作为在XGMII 510上的两个四组-八位字节传输512和514的一部分提供给线编码器520。在这种实现方式中，突发数据的每个部分具有64位的长度，并且线编码器520是64B/66B线编码器，该线编码器接收/编码突发数据的64位部分并且生成65位区块522。
区块聚合器530可以聚合编码的区块。区块聚合器530可以耦合至和/或可以包括缓冲器(未显示)。区块聚合器530可以监控从线编码器520中接收的并且储存在缓冲器内的区块，用于开始突发标记和/或结尾突发标记。区块聚合器530可以确定包含在缓冲器内的区块的数量和/或可以确定包含在缓冲器内的区块的数量是否超过区块的预定最大数量。
可以使用用于生成FEC有效载荷542的CRC电路540并且使用用于根据FEC有效载荷542生成码字552的FEC编码器550，从聚合区块中生成码字。CNU 130A用于将所生成的码字传输给媒体转换器135。在将码字552传输给媒体转换器135之前，CNU 130A可以使用电路560在码 字552上进行额外的物理层处理。电路560可以是PMA/PMD模块(例如，PMA/PMD模块220)的一部分。
图6A示出了根据一个或多个实现方式的用于对突发数据进行解码的实例过程600A的流程图。为了进行解释，主要参照图1和图3的CLT 125，在本文中描述实例过程600A；然而，实例过程600A不限于图1和图3的CLT 125，例如，实例过程600A可以由媒体转换器135和/或其他装置执行，和/或实例过程600A可以由CLT 125的一个或多个元件执行。进一步地，为了进行解释，在本文中连续地或者线性地描述实例过程600A的区块。然而，实例过程600A的多个区块可以并行进行。此外，实例过程600A的区块可以按照与所显示的顺序不同的顺序进行，和/或可以不执行实例过程600A的一个或多个区块。
CLT 125从CNU 130B中接收与突发数据相关联的码字(605)。码字可以包括信息位、CRC位以及奇偶校验位。在一个或多个实现方式中，可以从区块(例如，65位区块)中生成码字，包括一个或多个信息块、CRC区块以及奇偶校验区块。在一个或多个实现方式中，PMA/PMD模块320在从CNU 130B中接收的数据上进行物理层处理。
CLT 125的FEC解码器316将与突发数据相关联的第一组码字解码(610)。在一个或多个实现方式中，在第一组码字中的码字(如果有的话)具有可以在CLT 125与CNU 130B之间传输的预定的最大尺寸的码字。参照表1，预定的最大尺寸的码字可以是16,200位，这是长码字的码字尺寸。在第一组码字中的码字的数量可以是通过使突发数据的位的数量除以预定的最大尺寸的码字所获得的整数部分。
CLT 125的PCS Rx模块310在与突发数据相关联的第二组码字中确定位的数量(615)。在一个或多个实现方式中，在第二组码字中的位的数量是在将第一组码字解码之后的突发数据的剩余位(610)。第二组码字的码字可以具有不同的尺寸，PCS Rx模块310没有这些尺寸的先验知识。
因此，为了确定包含在第二组码字中的码字，PCS Rx模块310根据第二组码字的所确定的位数，识别面元(620)。在一个或多个实现方式中，位的数量可以与在表3中提供的解码阈值以及在表4中提供的相关联的码 字尺寸/类型相比较。例如，在第二组码字的位数在7,060位与8,180位之间时，表4表示第二组码字包括完全中等码字、完全短码字以及缩短的短码字。CLT 125的FEC解码器316使用与所识别的面元相关的码字，将第二组码字解码(625)。
图6B示出了根据一个或多个实现方式的用于对码字进行解码的实例过程600B的流程图。为了进行解释，主要参照图1和图3的CLT 125，在本文中描述实例过程600B；然而，实例过程600B不限于图1和图3的CLT 125，例如，实例过程600B可以由媒体转换器135和/或其他装置执行，和/或实例过程600B可以由CLT 125的一个或多个元件执行。进一步地，为了进行解释，在本文中连续地或者线性地描述实例过程600B的区块。然而，实例过程600B的多个区块可以并行进行。此外，实例过程600B的区块可以按照与所显示的顺序不同的顺序进行，和/或可以不执行实例过程600B的一个或多个区块。
在一个或多个实现方式中，实例过程600B可以用于在实例过程600A中将第一组码字的每个码字解码(610)和/或将第二组码字的每个码字解码(625)。FEC解码器316根据在码字中的奇偶校验区块进行奇偶校验计算(650)，并且在奇偶校验成功时，从码字中去除奇偶校验区块，以生成第一组区块(652)。CRC电路可以用于根据第一组区块计算CRC值(654)，并且比较所计算的CRC值和包含在第一组区块内的CRC位(656)。在所计算的CRC值与包含在第一组区块内的CRC位匹配时，CRC电路从第一组区块中去除CRC位，以形成第二组区块(658)。在一个或多个实现方式中，码字包括40个CRC位。
线解码器312将第二组区块解码，以获得与码字相关联的突发数据的部分(660)。在一个或多个实现方式中，区块分割器314一次为线解码器312提供第二组区块的一个区块。在一个或多个实现方式中，提供给线解码器312的区块具有预定的尺寸(例如，65位)。在一个或多个实现方式中，线解码器312是64B/66B线解码器，该线解码器从区块分割器314中接收65位区块。由于同步报头的这两个位是补充的，所以64B/66B线解码器可以从包含在该区块中的第一同步报头位中生成第二同步报头位。线 解码器312去除同步报头，并且提供与码字的区块相关联的突发数据的解码部分。在一个或多个实现方式中，可以将解码部分提供给MAC模块302，作为从码字中获得的数据的64位。
在一个或多个实现方式中，通过在存储器内储存并且执行以下解码伪码，区块分割器314和/或CLT 125的PCS Rx模块310或者媒体转换器135可以实现本技术：
0)初始化
*Δthreshold[0：5]；threshold＝Δthreshold[0]；#bits＝0；I＝0
1)找出开始突发标记
2)获得下一个区块
*add to CW_Buffer[]；#bits＝#bits+1
3)如果找到结尾突发标记
*Go to step 7
4)如果#bits大于阈值
*I＝I+1 modulo 6；threshold＝threshold+Δthreshold[1]
*Else Go to step 2
5)如果I＝0
*Decode and output info in CW_Buffer[]；reset CW_Buffer[]
6)如果未找到结尾突发标记
*Go to step 2
7)使用I的值，在CW_Buffer[]中解码和输出信息
伪码可以供在表3和表4中提供的解码面元使用，这还可以储存在存储器内。在伪码中，CW_Buffer[]表示包含在与区块分割器314耦合的和/或在区块分割器314内包含的缓冲器(未显示)内的区块。在一个或多个实现方式中，缓冲器的重新设置可以包括去除包含在缓冲器内的一些(而非所有)位，例如，去除用于将在码字中的信息(例如，在完全长码字内的信息)解码的位，同时保持在缓冲器中的任何剩余的位。
图7示出了根据一个或多个实现方式的实例解码架构700。然而，并非可以使用所有描述的元件，一个或多个实现方式可以包括在图中未显示的额外元件。在不背离在本文中提出的权利要求的精神或范围的情况下， 这些元件的设置和类型可以进行变化。可以提供额外的元件、不同的元件或者更少的元件。为了进行解释，可以在CLT 125中使用实例编码架构500；然而，在媒体转换器135以及其他CLT和/或媒体转换器中，可以使用相同和/或相似的元件。
CLT 125从CNU 130B中接收与突发数据相关联的码字。在一个或多个实现方式中，CLT 125在从CNU 130B中接收的数据上，使用电路760来进行物理层处理，以便为了解码，提供与突发数据相关联的码字(例如，码字752)。码字可以包括信息位、CRC位以及奇偶校验位。在一个或多个实现方式中，码字可以由区块(例如，65位区块)构成，包括一个或多个信息块、CRC区块以及奇偶校验区块。
FEC解码器750可以将码字752解码，以生成FEC有效载荷742。CRC电路740可以从FEC有效载荷742中生成聚合的区块。区块分割器730可以根据聚合的区块生成一个或多个区块(例如，区块722)。线解码器720可以将区块分割器730的区块解码，一次一个区块，以生成与突发数据相关联的数据。XGMII 710可以从线解码器720中接收解码的数据。在一个或多个实现方式中，区块分割器730可以将聚合的区块分割成可能来自聚合的区块的最大数量的65位区块，并且线解码器720可以根据区块分割器730的每个区块，生成与突发数据相关联的64位数据。在这种实现方式中，可以提供64位数据，作为在XGMII 710上的两个四组-八位字节传输712和714，其中，四组-八位字节传输712和714可以提供给CLT 125的MAC层(例如，MAC模块302)。
图8在概念上示出了可以实现本技术的一个或多个实现方式的电子系统800。例如，电子系统800可以是台式电脑、膝上型电脑、平板电脑、服务器、开关、路由器、集成访问装置、多路复用器、基站、接收器、电话、个人数字助理(PDA)、或者通常是通过网络传输信号的任何电子装置。电子系统800可以是在图1中显示的CNU 130A-B、CLT 125和/或媒体转换器135中的一个或多个和/或可以是其一部分。这种电子系统包括各种计算机可读介质和接口，用于各种其他类型的计算机可读介质。电子系统800包括总线808、一个或多个处理单元812、系统内存804(例如，缓 冲器218)、只读存储器(ROM)810、永久储存装置802、输入装置接口814、输出装置接口806、以及一个或多个网络接口816或者其子集或变化。
总线808共同表示连通地连接电子系统800的多个内部装置的所有系统、外围以及芯片组总线。在一个或多个实现方式中，总线808连通地连接所述一个或多个处理单元812和ROM 810、系统内存804以及永久储存装置802。从这些不同的存储器单元中，所述一个或多个处理单元812检索要执行的指令以及要处理的数据，以便执行本公开的处理。在不同的实现方式中，所述一个或多个处理单元812可以是单个处理器或多核处理器。
ROM 810储存所述一个或多个处理单元812以及电子系统800的其他模块需要的静态数据和指令。另一方面，永久储存装置802可以是读写存储器装置。永久储存装置802可以是非易失性存储器单元，甚至在关闭电子系统800时，该单元也储存指令和数据。在一个或多个实现方式中，大容量存储装置(例如，磁盘或光盘及其相应的磁盘驱动器)可以用作永久储存装置802。
在一个或多个实现方式中，移动式存储设备(例如，软盘、闪存盘及其相应的磁盘驱动器)可以用作永久储存装置802。与永久储存装置802一样，系统内存804可以是读写存储器装置。然而，与永久储存装置802不同，系统内存804可以是易失性读写存储器，例如，随机存取存储器。系统内存804可以储存一个或多个处理单元812在运行时需要的任何指令和数据。在一个或多个实现方式中，本公开的处理储存在系统内存804、永久储存装置802和/或ROM 810内。从这些不同的存储器单元中，所述一个或多个处理单元812检索要执行的指令以及要处理的数据，以便执行一个或多个实现方式的处理。
总线808还连接至输入和输出装置接口814和806。输入装置接口814能够允许用户将信息传递给电子系统800并且选择命令。可以供输入装置接口814使用的输入装置可以包括(例如)字母数字键盘以及定点设备(也称为“光标控制装置”)。例如，输出装置接口806能够显示由电子系统800生成的图像。可以供输出装置接口806使用的输出装置可以包括打印机和显示装置，例如，液晶显示器(LCD)、发光二极管(LED)显示器、有 机发光二极管(OLED)显示器、柔性显示器、平板显示器、固态显示器、投影仪或者用于输出信息的任何其他装置。一个或多个实现方式可以包括用作输入和输出装置的装置，例如，触摸屏。在这些实现方式中，提供给用户的反馈可以是任何形式的传感反馈，例如，视觉反馈、听觉反馈或者触觉反馈；并且可以接收任何形式的用户输入，包括听觉、语音或者触觉输入。
最后，如图8中所示，总线808还通过一个或多个网络接口816耦合电子系统800和一个或多个网络。通过这种方式，电子系统800可以是计算机网络(例如，LAN、广域网(“WAN”)或者内联网)或者由多个网络构成的网络(例如，因特网)的一部分。电子系统800的任何或所有元件可以与本公开一起使用。
使用将一个或多个指令编码的有形计算机可读储存介质(或者一种或多种类型的多个有形计算机可读储存介质)，可以部分或者完全实现在本公开的范围内的实现方式。有形计算机可读储存介质本质上还可以具有永久性。
计算机可读储存介质可以是可以由通用或专用计算装置读取、写入或者另外访问的任何储存介质，包括能够执行指令的任何处理电子设备和/或处理电路。例如，不限制地，计算机可读介质可以包括任何易失性半导体存储器，例如，RAM、DRAM、SRAM、T-RAM、Z-RAM以及TTRAM。计算机可读介质还可以包括任何非易失性半导体存储器，例如，ROM、PROM、EPROM、EEPROM、NVRAM、flash、nvSRAM、FeRAM、FeTRAM、MRAM、PRAM、CBRAM、SONOS、RRAM、NRAM、赛道存储器、FJG以及千足虫存储器。
而且，计算机可读储存介质可以包括任何非半导体存储器，例如，光盘存储器、磁盘存储器、磁带、其他磁性存储装置或者能够储存一个或多个指令的任何其他介质。在一些实现方式中，有形计算机可读储存介质可以直接耦合至计算装置，然而，在其他实现方式中，有形计算机可读储存介质可以间接耦合至计算装置，例如，通过一个或多个有线连接、一个或多个无线连接或其任意组合。
指令可以直接可执行或者可以用于开发可执行指令。例如，可以实现指令，作为可执行的或者不可执行的机器代码或者作为在高级语言中的指令，可以编辑高级语言，以产生可执行的或者不可执行的机器代码。而且，指令还可以作为数据来实现或者可以包括数据。计算机可执行指令还可以通过任何格式来组织，包括例行程序、子程序、程序、数据结构、对象、模块、应用程序、小应用程序、功能等。本领域的技术人员会认识到，包括但不限于指令的编号、结构、顺序以及组织的细节可以大幅变化，而不改变基础逻辑、功能、处理以及输出。
虽然以上讨论主要涉及执行软件的微处理器或多核处理器，但是一个或多个实现方式由一个或多个集成电路(例如，ASIC或FPGA)执行。在一个或多个实现方式中，这种集成电路执行储存在电路本身上的指令。
本领域的技术人员会理解的是，在本文中描述的各种说明的区块、模块、部件、元件以及方法可以作为电子硬件、计算机软件或这两者的组合来实现。为了说明硬件和软件的这种可互换性，上面总体上描述了各种说明的区块、模块、部件、元件以及方法的功能。这种功能作为硬件还是软件来实现，这取决于特定的应用程序以及在总体系统上施加的设计约束。技术人员可以通过不同的方式为每个特定的应用程序实现所描述的功能。可以不同地设置(例如，按照不同的顺序设置或者根据不同的方式分割)各种元件和区块，所有这些均不背离本技术的范围。
要理解的是，在所公开的处理中的区块的任何特定顺序或层级是实例方法的说明。根据设计偏好，要理解的是，可以重新安排在这些处理中的区块的特定顺序或层级，或者执行所有说明的区块。可以同时执行任何区块。在一个或多个实现方式中，多任务处理和并行处理可以有利。而且，在上面描述的实施方式中的各种系统元件的分离不应理解为在所有实施方式中需要这种分离，并且应理解的是，所描述的程序元件和系统总体上可以在单个软件产品中整合在一起或者封装到多个软件产品内。
在本说明书以及本申请的任何权利要求中使用的术语“基站”、“接收器”、“计算机”、“服务器”、“处理器”以及“存储器”均表示电子或其他 技术装置。这些术语不包括人或人群。为了本说明书的目的，术语“显示”或者“进行显示”表示在电子装置上进行显示。
在本文中使用的位于一系列物品之前的短语“至少一个”(使用术语“和”或“或”来分开这些物品中的任何物品)总体上修饰该列表，而非该列表的每个成员(即，每个物品)。短语“至少一个”并不需要选择所列出的每个物品中的至少一个；确切地说，该短语允许具有包括任一个物品中的至少一个和/或这些物品的任何组合中的至少一个和/或每个物品中的至少一个的意义。举例而言，短语“A、B以及C中的至少一个”或者“A、B或者C中的至少一个”均表示仅仅A、仅仅B或者仅仅C；A、B以及C的任何组合；和/或A、B以及C中的每个中的至少一个。
谓语“被配置为”、“可操作以”以及“被编程为”并不表示主语的任何特定的有形或无形的修改，而是旨在可交换地使用。在一个或多个实现方式中，被配置为监控和控制元件的操作的处理器还可以表示被编程为监控和控制处理器的操作的处理器或者可操作以监控和控制操作的处理器。同样，被配置为执行代码的处理器可以理解为被配置为执行代码或者可操作以执行代码的处理器。
“一个方面”等短语并非意味着这种方面对于本技术必不可少，或者意味着这种方面适用于本技术的所有配置。涉及方面的公开内容可以适用于所有配置或者一个或多个配置。一个方面可以提供本公开的一个或多个实例。“方面”等短语表示一个或多个方面，反之亦然。“实施方式”等短语并非意味着这种实施方式对于本技术必不可少，或者意味着这种实施方式适用于本技术的所有配置。涉及实施方式的公开内容可以适用于所有实施方式或者一个或多个实施方式。一个实施方式可以提供本公开的一个或多个实例。“实施方式”等短语可以表示一个或多个实施方式，反之亦然。“配置”等短语并非意味着这种配置对于本技术必不可少，或者意味着这种配置适用于本技术的所有配置。涉及配置的公开内容可以适用于所有配置或者一个或多个配置。一个配置可以提供本公开的一个或多个实例。“配置”等短语可以表示一个或多个配置，反之亦然。
措辞“示例性”在本文中用于表示“用作实例、示例或例证”。在本文中描述为“示例性”或者“实例”的任何实施方式不一定理解为优先于或者优于其他实施方式。而且，在说明书或权利要求中使用术语“包括”、“具有”等的范围内，由于在权利要求中用作过渡词时，解释“包括”，所以旨在通过与术语“包括”相似的方式包含这种术语。
本领域的技术人员熟知的或者未来熟知的在本公开中描述的各个方面的部件的所有结构和功能等同物明确包含在本文中，以作参考，并且旨在由权利要求包含。而且，无论是否在权利要求中明确叙述这种公开，在本文中公开的任何内容都并非旨在致力于公众。除非使用短语“用于其的装置”明确叙述该部件，或者在方法权利要求的情况下，使用短语“用于其的步骤”叙述该部件，否则，根据美国法典第35编第112节第6段的规定，不解释任何权利要求部件。
提供以上描述，以便能够允许本领域的技术人员实践在本文中描述的各个方面。这些方面的各种修改对于本领域的技术人员显而易见，并且在本文中定义的通用原则可以适用于其他方面。因此，权利要求并非旨在限于在本文中显示的方面，而是符合与语言权利要求一致的整个范围，其中，除非这样特别说明，否则引用单数形式的部件并非旨在表示“一个并且仅仅一个”，而是表示“一个或多个”。除非另有特别说明，否则术语“一些”表示“一个或多个”。男性代词(例如，他的)包括女性和中性(例如，她的和它的)，反之亦然。如果有的话，那么标题和副标题仅仅为了方便起见，并不限制本公开。

Claims (10)

1.一种装置，包括：
至少一个处理器电路，被配置为：
接收突发数据的部分、将所述部分编码为区块，并且将所述区块添加至缓冲器；
在所述缓冲器中的区块的数量满足阈值时，从所述缓冲器的所述区块中的至少一些生成第一码字，从所述缓冲器中去除所述区块的所述至少一些，并且提供所述第一码字，用于进行传输；
在检测到指示所述突发数据结尾的标记时，从所述缓冲器的剩余区块中生成一组码字，其中，在检测到所述标记时，至少部分根据在所述缓冲器中的所述剩余区块的数量，确定所述一组码字；并且
提供所述一组码字，用于进行传输。
2.根据权利要求1所述的装置，其中，在所述缓冲器中的区块的所述数量满足所述阈值之前，检测到指示所述突发数据的所述结尾的所述标记。
3.根据权利要求1所述的装置，其中，所述一组码字包括单个码字。
4.根据权利要求1所述的装置，其中，所述一组码字包括多个码字，所述多个码字中的每个包括不同数量的信息位。
5.根据权利要求1所述的装置，其中，所述至少一个处理器电路被配置为至少部分根据在码字的组与位的数量之间的映射，确定在所述一组码字中的码字的数量以及在所述一组码字中的每个码字的尺寸。
6.根据权利要求5所述的装置，其中，所述至少一个处理器电路被配置为通过将所述缓冲器中的所述剩余区块的多个位应用于所述映射，确定在所述一组码字中的码字的所述数量以及在所述一组码字中的每个码字的所述尺寸。
7.根据权利要求1所述的装置，其中，所述至少一个处理器电路进一步被配置为：
在检测到指示所述突发数据的所述结尾的所述标记时，根据包含在所述缓冲器内的区块的所述数量，识别在多个面元中的面元，
其中：
所述多个面元中的每个面元具有各个下区块数量阈值和各个上区块数量阈值，并且
至少根据所识别的面元，确定在所述一组码字中的码字的数量。
8.根据权利要求1所述的装置，其中，所述至少一个处理器电路进一步被配置为：
至少根据所述剩余区块的一部分，生成至少一个循环冗余检验区块；并且
至少根据所述剩余区块的所述部分，生成至少一个奇偶校验区块，
其中，至少根据所述剩余区块的所述部分、所述至少一个循环冗余检验区块以及所述至少一个奇偶校验区块，生成所述一组码字的至少一个码字。
9.根据权利要求1所述的装置，其中，所述阈值与用于生成最大尺寸的码字的区块的数量对应。
10.一种方法，包括：
将突发数据的部分编码成第一区块；
在至少一个缓冲器中储存所述第一区块，其中，所述至少一个缓冲器包含与所述突发数据相关联的一个或多个区块；
在储存所述第一区块时，确定包含在所述至少一个缓冲器内的区块的数量；
确定所述部分是否包括指示所述突发数据的结尾的结尾突发标记；
至少根据所确定的区块的数量并且根据所述部分是否包括所述结尾突发标记，生成至少一个码字，其中，在储存所述第一区块时，至少根据包含在所述至少一个缓冲器内的一个或多个区块的子集，生成所述至少一个码字；并且
提供所述至少一个码字，用于进行传输。
CN201510038728.8A 2014-01-24 2015-01-26 用于码字填充的装置、方法和计算机可读媒体 Active CN104811270B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461930953P 2014-01-24 2014-01-24
US61/930,953 2014-01-24
US14/602,174 2015-01-21
US14/602,174 US9647692B2 (en) 2014-01-24 2015-01-21 Upstream forward error correction codeword filling

Publications (2)

Publication Number Publication Date
CN104811270A true CN104811270A (zh) 2015-07-29
CN104811270B CN104811270B (zh) 2018-12-07

Family

ID=52462781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510038728.8A Active CN104811270B (zh) 2014-01-24 2015-01-26 用于码字填充的装置、方法和计算机可读媒体

Country Status (4)

Country Link
US (1) US9647692B2 (zh)
EP (1) EP2899914B1 (zh)
CN (1) CN104811270B (zh)
HK (1) HK1209926A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110431752A (zh) * 2017-03-23 2019-11-08 英特尔公司 极性码的灵活信息块大小支持
CN113645013A (zh) * 2018-03-14 2021-11-12 赛普拉斯半导体公司 用于无线重传通信系统的位纠错

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10367530B2 (en) 2016-01-14 2019-07-30 Qualcomm Incorporated Unified code block segmentation providing a cyclic redundancy check for low density parity check code codewords
CN108650561B (zh) * 2018-04-13 2020-10-09 烽火通信科技股份有限公司 100G EPON中Codeword管理的系统及方法
EP3925075B1 (en) * 2019-04-01 2024-05-01 Huawei Technologies Co., Ltd. Passive optical network (pon) frame design
DE102020108101A1 (de) * 2020-03-24 2021-09-30 Pilz Gmbh & Co. Kg Vorrichtung zur Speicherung von Daten in einem nichtflüchtigen Speicher
US11909523B2 (en) * 2022-01-12 2024-02-20 Nokia Solutions And Networks Oy Using shortened codewords in passive optical networks

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1816969A (zh) * 2003-04-30 2006-08-09 马科尼通讯股份有限公司 前向纠错编码
CN101184250A (zh) * 2007-12-17 2008-05-21 华为技术有限公司 Dvb-h中多协议封装前向纠错解码的方法、系统和装置
CN102461042A (zh) * 2009-06-10 2012-05-16 阿尔卡特朗讯 用于信道自适应容错突发模式传输的系统和方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5636208A (en) * 1996-04-12 1997-06-03 Bell Communications Research, Inc. Technique for jointly performing bit synchronization and error detection in a TDM/TDMA system
TWI335028B (en) * 2003-09-30 2010-12-21 Mediatek Inc Data recording method for optical disk device
US7676733B2 (en) 2006-01-04 2010-03-09 Intel Corporation Techniques to perform forward error correction for an electrical backplane
CN101267210B (zh) * 2007-03-12 2011-01-05 华为技术有限公司 数据编译码和收发方法及装置
US9450713B2 (en) * 2008-08-12 2016-09-20 Lantiq Beteiligungs-GmbH & Co. KG Retransmitting data with time-marker information
US8316286B2 (en) * 2008-09-04 2012-11-20 Futurewei Technologies, Inc. System and method for rate matching to enhance system throughput based on packet size
KR101535187B1 (ko) * 2008-10-02 2015-07-08 삼성전자주식회사 무선통신 시스템에서 하이브리드 에이알큐 지원 장치 및 방법
CN101867443B (zh) * 2009-04-14 2015-05-20 中兴通讯股份有限公司 速率匹配方法和装置
US8738988B2 (en) 2010-06-29 2014-05-27 Futurewei Technologies, Inc. Data sending/receiving method with forward error correction and related component and system for gigabit ethernet
US8898550B2 (en) 2012-06-26 2014-11-25 International Business Machines Corporation Encoding of data for transmission
US8898539B2 (en) * 2012-09-12 2014-11-25 Lsi Corporation Correcting errors in miscorrected codewords using list decoding
US9026883B2 (en) * 2013-03-13 2015-05-05 Mediatek Singapore Pte. Ltd. Decoding apparatus with adaptive control over external buffer interface and turbo decoder and related decoding method thereof
US9203435B2 (en) 2013-05-08 2015-12-01 Broadcom Corporation Multiple size and rate FEC code combination with minimum shortening and maximum combined code rate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1816969A (zh) * 2003-04-30 2006-08-09 马科尼通讯股份有限公司 前向纠错编码
CN101184250A (zh) * 2007-12-17 2008-05-21 华为技术有限公司 Dvb-h中多协议封装前向纠错解码的方法、系统和装置
CN102461042A (zh) * 2009-06-10 2012-05-16 阿尔卡特朗讯 用于信道自适应容错突发模式传输的系统和方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
RICH PRODAN: "EPoC上行FEC效率", 《IEEE DRAFT，BOYD_3BN_05_0513》 *
RICH PRODAN: "基于突发数据大小的上行FEC码字填充", 《IEEE DRAFT，PRODAN_3BN_01A_0114》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110431752A (zh) * 2017-03-23 2019-11-08 英特尔公司 极性码的灵活信息块大小支持
CN110431752B (zh) * 2017-03-23 2023-10-20 苹果公司 极性码的灵活信息块大小支持
CN113645013A (zh) * 2018-03-14 2021-11-12 赛普拉斯半导体公司 用于无线重传通信系统的位纠错
CN113645013B (zh) * 2018-03-14 2024-04-26 赛普拉斯半导体公司 用于无线重传通信系统的位纠错

Also Published As

Publication number Publication date
EP2899914A1 (en) 2015-07-29
CN104811270B (zh) 2018-12-07
HK1209926A1 (zh) 2016-04-08
EP2899914B1 (en) 2016-08-31
US20150214981A1 (en) 2015-07-30
US9647692B2 (en) 2017-05-09

Similar Documents

Publication Publication Date Title
CN104811270A (zh) 上行前向纠错码字填充
US9660763B2 (en) Methods and apparatus employing FEC codes with permanent inactivation of symbols for encoding and decoding processes
CN100576785C (zh) 以太网中的前向纠错编码
JP5442816B2 (ja) 可変ｆｅｃオーバヘッド及び保護期間を利用したストリーミング及びバッファリング
TWI285310B (en) Method and apparatus for iterative hard-decision forward error correction decoding
US7152199B2 (en) Method and apparatus for delineating data in an FEC-coded Ethernet frame
EP2039042B1 (en) Method and apparatus for applying forward error correction in 66b systems
EP3965325A1 (en) Data transmission, encoding and decoding method, apparatus and device, and storage medium
US8433969B1 (en) Forward error correction (FEC) auto negotiation for an optical transport network (OTN)
US7957642B2 (en) Efficient and simple bit error rate calculation on optical transport layer
US20150046775A1 (en) Encoding and Decoding Schemes to Achieve Standard Compliant Mean Time to False Packet Acceptance
GB2520269A (en) Ethernet link incorporating forward error correction
US20230268932A1 (en) Ethernet coding method and apparatus
CN1738230A (zh) 在纠错中解决兆比特编码链路上的差错延续
US9455750B2 (en) Source block size selection
CN101588222B (zh) 具有纠错处理功能的通讯适配器及其应用
WO1999039442A1 (en) Precoding technique to lower the bit error rate (ber) of punctured convolutional codes
US20150229440A1 (en) Forward error correction (fec) data transmission system
Zhilin et al. High-rate codes for high-reliability data transmission
Andronico et al. Performance analysis of priority encoding transmission of MPEG video streams
US20170207881A1 (en) Codeword puncturing for varying code rates
WO2017176639A1 (en) Forward error correction and asymmetric encoding for video data transmission over multimedia link
CN101359977B (zh) 适用于数据切换多路复用的方法及装置
Grosjean et al. Variable-rate anytime transmission with feedback
CN110034847B (zh) 级联编码方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1209926

Country of ref document: HK

TA01 Transfer of patent application right

Effective date of registration: 20170307

Address after: Singapore Singapore

Applicant after: Avago Technologies Fiber IP Singapore Pte. Ltd.

Address before: American California

Applicant before: Zyray Wireless Inc.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20181102

Address after: Singapore Singapore

Applicant after: Annwa high tech Limited by Share Ltd

Address before: Singapore Singapore

Applicant before: Avago Technologies Fiber IP Singapore Pte. Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1209926

Country of ref document: HK