CN104767514A - 集成电路引脚多状态表示方法及其外接电路 - Google Patents

Abstract

本发明涉及集成电路技术领域，特别是一种集成电路引脚多状态表示方法，其特征在于：集成电路引脚内设置有不同电位的逻辑电路，通过内置逻辑电路，集成电路一引脚的高电位处理成高、低两种电平作为输出扫描；将集成电路引脚的低电位处理成高、低两种电平作为输入扫描。本发明能实现一个引脚多个状态，以减少芯片的引脚数从而降低芯片的成本。

Description

集成电路引脚多状态表示方法及其外接电路

技术领域

本发明涉及集成电路技术领域，特别是一种集成电路引脚多状态表示方法及其外接电路。

背景技术

众所周知，一个数字集成电路引脚可以有3种状态，即0态、1态与高阻态，一般情况下可以用0态与1态表示一个事件的2个方面，比如，一个数字引脚接一个LED指示灯到地电位，则输出1态指示灯亮，输出0态指示灯灭；而高阻态一般在总线中使用，端口使用总线时输出0态或1态，而不使用总线时输出高阻态。所以一个数字集成电路引脚所能表示的状态很有限。如图1所示，一个引脚驱动了一个LED指示灯，则引脚输出0态时指示灯灭，输出1态时指示灯亮；此时如再用此引脚接一个按键时，则按键的两个状态会与指示灯的两个状态发生冲突。就按键而言，没有按下时通过10K电阻下拉关系输入低电平，当按键按下时输入高电平；但键盘与显示接在同一个引脚上时，如图1所示，当按下按键时指示灯会亮，且不受引脚输出电平控制，甚至有可能烧掉芯片。虽然对指示灯而言引脚为输出状态、对键盘而言引脚为输入状态，指示灯与按键复用一个引脚没有问题，但指示灯的两个状态与按键的两个状态在引脚处发生的冲突，所以正常情况下是无法用一个集成电路引脚表示两个事物的4个状态。

集成电路芯片的成本一般由以下几个方面决定：芯片的片芯面积与封装的类型与引脚数；引脚数越多封装成本也越高。在竞争剧烈的家用电器电子产品市场，如何降低芯片的成本一直是人们关注焦点。

发明内容

为解决上述问题，本发明提出一种集成电路引脚多状态表示方法，能实现一个引脚多个状态，以减少芯片的引脚数而降低成本。

本发明采用以下方案实现：一种集成电路引脚多状态表示方法，其特征在于：集成电路引脚内设置有不同电位的逻辑电路，通过内置逻辑电路，集成电路一引脚的高电位处理成高、低两种电平作为输出扫描；将集成电路引脚的低电位处理成高、低两种电平作为输入扫描。

在本发明一实施例中，所述的输出扫描用于驱动LED指示灯；所述的输入扫描用于表示案件的合与开两个状态。

在本发明一实施例中，所述的逻辑电路包括输入逻辑和输出逻辑，所述的输入逻辑由斯密特触发器与电平转换电路级联构成；所述的输出逻辑由ESD电路与三态输出级联构成。

本发明另提供一种利用上述的集成电路引脚多状态表示方法的外接电路，其特征在于：所述引脚与一按键的一端、LED的正极连接；所述按键的另一端经一电阻接地；所述LED的负极接地。

在本发明一实施例中，在时序上，输入、输出分时扫描；扫描输出时，输入状态无效；扫描输入时，所述的输出逻辑输出高阻状态，将所述的输出逻辑与所述的输入逻辑以及外接的电路分离。

在本发明一实施例中，高电位的高电平为5V或3.3V，高电位的低电平为0V；而低电位高电平为1.5V，低电位的低电平为0.25V。

本发明具有以下优点：

1、        可以实现一个引脚接多个外设，减少芯片的引脚数，从而降低芯片的成本。

2、提高芯片的抗干扰能力，提升芯片的竞争力。

附图说明

图1是引脚复用示意图。

图2是本专利多状态引脚复用结构示意图。

图3是输入输出扫描时序示意图。

图4是使用本专利方案设计的一个芯片结构框图。

图5是一个驱动8位七段码显示器与扫描8*4按键的键盘显示控制芯片封装示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。

下面结合附图及实施例对本发明做进一步说明。

本实施例提供一种集成电路引脚多状态表示方法，其通过在集成电路内内置不同电位的逻辑电路，将集成电路一引脚的高电位处理成高、低两种电平作为输出扫描；将集成电路引脚的低电位处理成高、低两种电平作为输入扫描。

具体的，如图2所示。首先，用两个电位表示两个事物，用高电位（如图中的3.3V）的高、低电平驱动LED指示灯，用低电位（如图中的1.5V）的高、低电平表示按键的合与开两个状态；其次，将输入/输出在时序上分离，如图3所示，高电平时间段为输出扫描显示，低电平时间段为输入读按键；读按键期间显示输出高阻状态，将显示输出与外部电路隔离；显示扫描周期按键输入无效。只要按键与显示的扫描频率大于50Hz，则人们就感觉不到它们是分时扫描的。第三，为增强输入逻辑的抗干扰能力，芯片内部的输入逻辑集成有斯密特触发器与电平转换电路。

   在输出扫描周期，输出逻辑输出高、低电平控制指示灯的亮与灭，此时输入无效；在输入扫描周期，输出逻辑输出高阻态，将输出逻辑与外电路、输入逻辑分离，此时引脚的电平由按键的状态决定。当按键无按下时，引脚处的电压由内部的10K上拉电阻上拉到1.5V，但1.5V电压不足以让LED指示灯亮，所以不影响LED指示灯的状态；当按键按下时，引脚处的电压由两个电阻分压决定，为0.25V左右。因按键串了2K欧电阻，当按键被按下时也基本上不影响LED指示灯的亮度。所示图2所示电路的低电位的高低电平分别为1.5V与0.25V，经输入逻辑中的斯密特触发器转换变为1.5V与0V，再由电压变换电路转换为高电位的高、低电平电压。

由此可见，图2所示的一个引脚所接的按键与指示灯是同时有效的，完全可以同时工作，互不影响。与一般的CPU引脚复用概念不同，一般的CPU引脚复用是一个引脚有多个功能，但在实际应用电路中是只选择其中之一功能来使用，多个功能并不能同时使用。

在本发明一实施例中，所述的逻辑电路包括输入逻辑和输出逻辑，所述的输入逻辑由斯密特触发器与电平转换电路级联构成；所述的输出逻辑由ESD电路与三态输出级联构成。

请继续参见图2，本发明另提供一种利用上述的集成电路引脚多状态表示方法的外接电路，其特征在于：所述引脚与一按键的一端、LED的正极连接；所述按键的另一端经一电阻接地；所述LED的负极接地。

在本发明一实施例中，在时序上，输入、输出分时扫描；扫描输出时，输入状态无效；扫描输入时，所述的输出逻辑输出高阻状态，将所述的输出逻辑与所述的输入逻辑以及外接的电路分离。在本发明一实施例中，高电位的高电平为5V或3.3V，高电位的低电平为0V；而低电位高电平为1.5V，低电位的低电平为0.25V。

此外，请参见图4，图4示出了使用本专利方案设计的一款键盘显示引脚复用的面控芯片，该芯片的特点之一在于行列式键盘的所有引脚都与动态显示引脚复用；特点之二在于芯片即可以驱动共阴显示器同时还可以驱动共阳显示器。采用本专利方案，一个16引脚的芯片采用I2C通信接口可以驱动8位8段码的LED显示器与扫描8*4行列式键盘。

所述的键盘显示驱动芯片实例由通信接口模块、控制模块、显示存储器模块、键盘显示扫描控制模块、显示段扫描驱动输出与键盘行扫描输出模块、显示位扫描驱动输出与键盘列状态检测模块、键盘去抖动、上电复位脉冲发生器、内部振荡与分频模块等组成，上述的输出逻辑电路和输入逻辑电路均可设置于所述的显示段扫描驱动输出与键盘行扫描输出模块和显示位扫描驱动输出与键盘列状态检测模块中（复用引脚可根据实际需要而设定，即在有使用到复用技术的引脚上设置逻辑电路），其中，所述的控制模块与所述的通信接口模块、显示存储器模块、键盘显示扫描控制模块、键盘去抖动、上电复位脉冲发生器、内部振荡与分频模块等模块连接；所述的键盘显示扫描控制模块还与所述的显示存储器模块、显示段扫描驱动输出与键盘行扫描输出模块、显示位扫描驱动输出与键盘列状态检测模块相连接；所述的显示位扫描驱动输出与键盘列状态检测模块与所述的键盘去抖动模块连接；所述的显示段扫描驱动输出与键盘行扫描输出模块与显示段引脚SEGi连接；所述的显示位扫描驱动输出与键盘列状态检测模块与显示位引脚DIGn连接。键盘行扫描输出引脚与显示段扫描驱动输出引脚复用所述的SEGi引脚，显示位扫描驱动输出引脚与键盘列引脚复用所述的DIGn引脚，其中复用的DIGn引脚内设置有上述逻辑电路，用于将引脚的高电位处理成高、低两种电平作为输出扫描，将引脚的低电位处理成高、低两种电平作为输入扫描。

为使芯片工作稳定同时键盘与显示不相互影响，键盘列输入引脚必顺采用本专利的多电位表示方法实现，其高电位的高电平为5V或3.3V，高电位的低电平为0V；而低电位高电平为1.5V，低电位的低电平为0.25。键盘列输入引脚内集成有斯密特触发器与电平转换电路。扫描键盘时，显示扫描的段与位都输出高阻状态，与芯片外接的键盘显示器隔离，此时键盘扫描控制电路从SEGi引脚输出低电平逐行扫描键盘，键盘列输入电路检测DIGn引脚，如DIGn引脚为高电平表示此列没有键按下，如DIGn引脚为低电平，表示此时输出低电平的行与读入零电平的列交叉点上的那个键被按下了。键盘显示芯片采用本专利方案的好处在于提高芯片键盘部分的抗干扰能力、提高芯片的稳定性、减少引脚数从而降低芯片的封装成本、提高芯片的竞争力。

请参见图5，图5是一个驱动8位七段码显示器与扫描8*4按键的键盘显示控制芯片封装示意图，其可以用一个16脚封装实现，如图4所示，16个引脚定义如下：

表1 芯片16引脚的定义

   说明：显示的段输出引脚SEG1~SEG8也是键盘列的输出引脚KO0~KO7，显示的位输出引脚DIG1~DIG4同时也是显示DIG5~DIG8的引脚，同时也作为行列式键盘的行输入引脚。经过这两重复用之后，8位显示再加32键扫描只需12个引脚就可以实现，再加上二线通信引脚与电源、地，刚好16个引脚。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (6)

1.一种集成电路引脚多状态表示方法，其特征在于：集成电路引脚内设置有不同电位的逻辑电路，通过内置逻辑电路，将集成电路一引脚的高电位处理成高、低两种电平作为输出扫描；将集成电路引脚的低电位处理成高、低两种电平作为输入扫描，使集成电路一个引脚实现4个及以上状态。

2.根据权利要求1所述的集成电路引脚多状态表示方法，其特征在于：所述的输出扫描用于驱动LED指示灯；所述的输入扫描用于表示案件的合与开两个状态。

3.根据权利要求1所述的集成电路引脚多状态表示方法，其特征在于：所述的内置逻辑电路包括输入逻辑和输出逻辑，所述的输入逻辑由斯密特触发器与电平转换电路级联构成；所述的输出逻辑由ESD电路与三态输出级联构成。

4.一种利用权利要求1所述的集成电路引脚多状态表示方法的外接电路，其特征在于：所述的引脚与一按键的一端、LED的正极连接；所述按键的另一端经一电阻接地；所述LED的负极接地。

5.根据权利要求4所述的集成电路引脚多状态表示方法的外围连接电路，其特征在于：在时序上，输入、输出分时扫描；扫描输出时，输入状态无效；扫描输入时，所述的输出逻辑输出高阻状态，将所述的输出逻辑与所述的输入逻辑以及外接的电路分离。

6.根据权利要求4所述的集成电路引脚多状态表示方法的外围连接电路，其特征在于：高电位的高电平为5V或3.3V，高电位的低电平为0V；而低电位高电平为1.5V，低电位的低电平为0.25V。