CN104714754B - 一种电子设备及信息处理的方法 - Google Patents
一种电子设备及信息处理的方法 Download PDFInfo
- Publication number
- CN104714754B CN104714754B CN201310690488.0A CN201310690488A CN104714754B CN 104714754 B CN104714754 B CN 104714754B CN 201310690488 A CN201310690488 A CN 201310690488A CN 104714754 B CN104714754 B CN 104714754B
- Authority
- CN
- China
- Prior art keywords
- processing information
- information
- processing
- electronic equipment
- storage array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明公开了一种电子设备及信息处理的方法，所述电子设备包括：第一处理单元，用于对接收的原始信息进行处理，获得第一处理信息；地址发生器，用于确定所述第一处理信息在存储阵列中的目标存储地址；所述存储阵列，用于在所述目标存储地址对所述第一处理信息进行处理，获得第二处理信息；第二处理单元，用于判断所述第二处理信息是否正确。通过该电子设备，消除了现有技术中由于CNU和VNU无法完全并行处理信息中，并且CNU将处理后的每列数据随机存储到存储阵列，导致译码器处理信息效率低下，不利于吞吐量提高的技术问题，实现了提高译码器处理信息的效率以及吞吐量的技术效果。
Description
技术领域
本发明涉及电子技术领域，尤其涉及一种电子设备及信息处理的方法。
背景技术
LDPC码作为一种性能优异的信道编码方式，已在多种通信标准中得到广泛应用，高速、低功耗的LDPC码译码器是实际应用中的一项核心技术。QC-LDPC码作为LDPC码的一个子类，由于其校验矩阵的结构性使得它成为最具有应用价值的一类LDPC码。目前有很多的LDPC译码器，它们的基本结构如图1所示，LDPC码译码器的主要由四部分构成，该结构同样适用于QC-LDPC码：
1）CNU(校验节点处理单元)；
2）VNU(变量节点处理单元)；
3)存储阵列，由一系列的RAM组成；
4)校验单元。
目前针对LDPC的译码算法有很多，其中最小和算法是在硬件实现中较为普遍采用的一种算法，因为它在实现时只需加法运算和比较运算，方便在硬件中实现。译码过程中校验节点和变量节点交替更新，在VNU中进行硬判决。判决结果输出到校验单元与校验矩阵相乘，通过判断相乘结果是否为零验证硬判决结果的正确性。如果校验成功，则译码结束，将译码结果输出，否则继续进行迭代，直到达到最大迭代次数，或校验成功。
传统的QC-LDPC译码器结构中CNU和VNU处理方式有两种，一种是OMP(overlappedmessage passing)处理方式，一种是non-OMP方式，它们的对比如图2所示。
但本申请发明人在实现本申请实施例中发明技术方案的过程中，发现上述技术至少存在如下技术问题：
从图2中可以看出non-OMP方式是CNU和VNU处理完全串行进行，这种处理方式CNU工作时VNU处于空闲状态，同样VNU在工作时CNU也处于空闲，这样造成了极大的资源浪费，也不利于吞吐量的提高。而OMP处理方式只需根据校验矩阵的特点在CNU开始工作时等待一段时间就可以启动VNU，这样就可以使CNU和VNU在大部分时间处于并行工作状态，从而提高了吞吐量。虽然OMP处理方式对non-OMP处理方式进行了改进，但是仍无法做到CNU和VNU完全并行，而且计算等待时间w的方法复杂，所以对译码结构还需进一步改进。
并且不论OMP处理方式还是non-OMP处理方式，CNU将处理后的每列数据随机存储到存储阵列，导致VNU读取数据时，还要对数据重新整理，导致译码器处理信息效率低下。
综上所述，现有技术中，由于CNU和VNU无法完全并行处理信息，并且CNU将处理后的每列数据随机存储到存储阵列，因此，存在着译码器处理信息效率低下，不利于吞吐量提高的技术问题。
发明内容
本申请实施例通过提供一种电子设备及信息处理的方法，消除了现有技术中由于CNU和VNU无法完全并行处理信息中，并且CNU将处理后的每列数据随机存储到存储阵列，导致译码器处理信息效率低下，不利于吞吐量提高的技术问题，实现了提高译码器处理信息的效率以及吞吐量的技术效果。
本发明提供了一种电子设备，所述电子设备包括：第一处理单元，用于对接收的原始信息进行处理，获得第一处理信息；地址发生器，用于确定所述第一处理信息在存储阵列中的目标存储地址；所述存储阵列，用于在所述目标存储地址对所述第一处理信息进行处理，获得第二处理信息；第二处理单元，用于判断所述第二处理信息是否正确。
可选的，所述第一处理单元具体为：比较运算模块，用于对所述原始信息的每一列数据进行比较运算，获得第一处理信息。
可选的，所述存储阵列具体还为：加法运算模块，用于对所述第一处理信息的每一行数据进行加法运算，获得第二处理信息。
可选的，所述地址发生器具体为：地址计算模块，用于获得所述第一处理信息的偏移量，并根据所述偏移量计算所述第一处理信息在存储阵列中的目标存储地址。
可选的，校验模块，用于将所述第二处理信息与校验矩阵相乘，获得相乘结果；判断模块，用于判断所述相乘结果是否为0；其中，如果所述相乘结果为0，则表明所述第二处理信息正确；如果所述相乘结果不为0，则表明所述第二处理信息不正确。
本申请实施例还提供了一种信息处理方法，应用于一电子设备中，所述电子设备包括一存储阵列，所述存储阵列用于存储信息，当所述电子设备接收一原始信息时，所述方法包括：对接收的原始信息进行处理，获得第一处理信息；确定所述第一处理信息在存储阵列中的目标存储地址；在所述目标存储地址对所述第一处理信息进行处理，获得第二处理信息；判断所述第二处理信息是否正确。
可选的，所述对接收的原始信息进行处理，获得第一处理信息具体为：对所述原始信息的每一列数据进行比较运算，获得第一处理信息。
可选的，所述对所述第一处理信息进行处理，获得第二处理信息具体为：对所述第一处理信息的每一行数据进行加法运算，获得第二处理信息。
可选的，所述确定所述第一处理信息在存储阵列中的目标存储地址具体为：获得所述第一处理信息的偏移量；根据所述偏移量计算所述第一处理信息在存储阵列中的目标存储地址。
可选的，所述判断所述第二处理信息是否正确具体包括：将所述第二处理信息与校验矩阵相乘，获得相乘结果；判断所述结果是否为0；其中，如果所述相乘结果为0，则表明所述第二处理信息正确；如果所述相乘结果不为0，则表明所述第二处理信息不正确。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
通过消除VNU模块，让存储阵列在所述目标存储地址对第一处理信息进行处理，获得第二处理信息，并且通过地址发生器确定第一处理信息在存储阵列中的目标存储地址，消除了现有技术中由于CNU和VNU无法完全并行处理信息中，并且CNU将处理后的每列数据随机存储到存储阵列，导致译码器处理信息效率低下，不利于吞吐量提高的技术问题，实现了提高译码器处理信息的效率以及吞吐量的技术效果。
附图说明
图1为现有技术中LDPC译码器的基本结构图；
图2为现有技术中CNU与VNU两种信息处理方式；
图3为本发明一实施例中电子设备的功能框图；
图4为本发明一实施例中的信息处理方法的流程图；
图5为本发明一实施例中LDPC译码器的基本结构图；
图6为本发明另一实施例中的信息处理方法的流程图。
具体实施方式
本申请实施例通过提供一种电子设备及信息处理的方法，消除了现有技术中由于CNU和VNU无法完全并行处理信息中，并且CNU将处理后的每列数据随机存储到存储阵列，导致译码器处理信息效率低下，不利于吞吐量提高的技术问题，实现了提高译码器处理信息的效率以及吞吐量的技术效果。
本申请实施例中的技术方案为解决上述的技术问题，总体思路如下：
本发明提供了一种电子设备，所述电子设备包括：第一处理单元，用于对接收的原始信息进行处理，获得第一处理信息；地址发生器，用于确定所述第一处理信息在存储阵列中的目标存储地址；所述存储阵列，用于在所述目标存储地址对所述第一处理信息进行处理，获得第二处理信息；第二处理单元，用于判断所述第二处理信息是否正确。因此通过本实施例中的电子设备，通过消除VNU模块，让存储阵列在所述目标存储地址对第一处理信息进行处理，获得第二处理信息，并且通过地址发生器确定第一处理信息在存储阵列中的目标存储地址，消除了现有技术中由于CNU和VNU无法完全并行处理信息中，并且CNU将处理后的每列数据随机存储到存储阵列，导致译码器处理信息效率低下，不利于吞吐量提高的技术问题，实现了提高译码器处理信息的效率以及吞吐量的技术效果。
为了更好的理解上述技术方案，下面结合附图对本申请实施例技术方案的主要实现原理、具体实施方式及其对应能够达到的有益效果进行详细的阐述。
本发明一实施例提供了一种电子设备，请参考图3，图3为本发明一实施例中电子设备的功能框图，该电子设备包括：
第一处理单元101，用于对接收的原始信息进行处理，获得第一处理信息；
地址发生器102，用于确定第一处理信息在存储阵列中的目标存储地址；
存储阵列103，用于在目标存储地址对第一处理信息进行处理，获得第二处理信息；
第二处理单元104，用于判断第二处理信息是否正确。
接下来请参考图4，图4为上述电子设备对应的信息处理方法的流程图，当电子设备接收一原始信息时，该方法包括：
步骤201：对接收的原始信息进行处理，获得第一处理信息；
步骤202：确定第一处理信息在存储阵列中的目标存储地址；
步骤203：在目标存储地址对第一处理信息进行处理，获得第二处理信息；
步骤204：判断第二处理信息是否正确。
其中，原始信息为经过LDPC编码后的数据，对应的，该电子设备为一LDPC译码器，存储阵列由一系列的RAM组成。
具体来说，在步骤201中，对接收的原始信息进行处理，获得第一处理信息具体为：
对原始信息的每一列数据进行比较运算，获得第一处理信息。
在具体实施过程中，原始信息是以循环子矩阵（CPM）的形式存储在电子设备中的，电子设备接收到原始信息并将该原始信息存储在存储阵列中后，读取该原始信息的每一列数据，并对每一列数据进行比较运算。将原始信息的每一列数据进行比较运算后，获得第一处理信息。
对应的，在电子设备中，由第一处理单元的比较运算模块来执行对原始信息的每一列数据进行比较运算，获得第一处理信息。
获得第一处理信息后，接下来执行步骤202，即确定第一处理信息在存储阵列中的目标存储地址。
具体来说，在步骤202中，确定第一处理信息在存储阵列中的目标存储地址具体为：
获得第一处理信息的偏移量；
根据偏移量计算第一处理信息在存储阵列中的目标存储地址。
在具体实施过程中，由于信息数据是以循环子矩阵的形式存储的，当电子设备对原始信息进行处理后，再获得第一处理信息的同时，也可以获得第一处理信息的偏移量，这时，我们根据第一处理信息的偏移量计算获得第一处理信息在存储阵列中的目标存储地址。以下，我们通过一个具体的公式作为例子，描述电子设备如何确定第一处理信息在存储阵列中的目标存储地址。
假设offseto表示第一处理信息所在CPM的偏移量，addro代表获得第一处理信息时的地址，offsetd表示第一处理信息将要送往的RAM所存储的CPM偏移量，那么根据它们偏移量的关系可以计算出第一处理信息的偏移量要被送往的RAM的地址addres:
对应的，在电子设备中，由地址发生器的地址计算模块来执行获得第一处理信息的偏移量，并根据偏移量计算第一处理信息在存储阵列中的目标存储地址。
确定第一处理信息在存储阵列中的目标存储地址之后，接下来执行步骤203，即在目标存储地址对第一处理信息进行处理，获得第二处理信息。
具体来说，在步骤203中，对第一处理信息进行处理，获得第二处理信息具体为：
对第一处理信息的每一行数据进行加法运算，获得第二处理信息。
在具体实施过程中，电子设备将第一处理信息存储在存储阵列中的目标存储地址之后，读取该第一处理信息的每一行数据，并对每一行数据进行加法运算。将第一处理信息的每一行数据进行加法运算后，获得第二处理信息。
对应的，在电子设备中，由存储阵列的比较运算模块来执行对第一处理信息的每一行数据进行加法运算，获得第二处理信息。
获得第一处理信息后，接下来执行步骤204，即判断第二处理信息是否正确。
具体来说，在步骤204中，判断第二处理信息是否正确具体包括：
将第二处理信息与校验矩阵相乘，获得相乘结果；
判断结果是否为0；其中，如果相乘结果为0，则表明第二处理信息正确；如果相乘结果不为0，则表明第二处理信息不正确。
对应的，在电子设备中，将第二处理信息与校验矩阵相乘，获得相乘结果由第二处理单元的校验模块执行；判断结果是否为0；其中，如果相乘结果为0，则表明第二处理信息正确；如果相乘结果不为0，则表明第二处理信息不正确由第二处理单元的判断模块来执行。
以上为一个对原始信息处理的完整过程，也就是在电子设备中，对数据完成了第一次迭代更新，接下来，电子设备会对第二处理信息进行第二次迭代更新处理，第二次迭代更新处理信息的过程如下：
对第二处理信息进行处理，获得第三处理信息；
确定第三处理信息在存储阵列中的目标存储地址；
在目标存储地址对第三处理信息进行处理获得第四处理信息；
判断第四处理信息是否正确。
在电子设备中，如果第二处理单元判断处理后的信息不正确，则对信息继续进行迭代更新，直到第二处理单元判断处理后的信息正确，或达到最大迭代次数。
下面通过一个具体的实施例描述本申请中电子设备对信息进行处理方法的完整步骤，在该实施例中，电子设备为一LDPC译码器，请参考图5，图5为该实施例中LDPC译码器的基本结构图，该LDPC译码器包括：
501：CNU；
502：地址发生器；
503：存储阵列；
504：校验单元；
当该LDPC译码器接收一经过LDPC编码的原始信息，并将该原始信息存储到存储阵列中之后，请参考图6，图6为LDPC译码器的信息处理方法的流程图，方法如下：
601：CNU对接收的原始信息进行处理，获得第一处理信息；
602：地址发生器确定第一处理信息在存储阵列中的目标存储地址；
603：存储阵列在目标存储地址对第一处理信息进行处理，获得第二处理信息；
604：校验单元判断第二处理信息是否正确。
可选的，CNU对接收的原始信息进行处理，获得第一处理信息具体为：对原始信息的每一列数据进行比较运算，获得第一处理信息。
可选的，地址发生器确定第一处理信息在存储阵列中的目标存储地址具体为：获得第一处理信息的偏移量；根据偏移量计算第一处理信息在存储阵列中的目标存储地址。
可选的，存储阵列在目标存储地址对第一处理信息进行处理，获得第二处理信息具体为：对第一处理信息的每一行数据进行加法运算，获得第二处理信息。
可选的，校验单元判断第二处理信息是否正确具体包括：将第二处理信息与校验矩阵相乘，获得相乘结果；判断结果是否为0；其中，如果相乘结果为0，则表明第二处理信息正确；如果相乘结果不为0，则表明第二处理信息不正确。
在该译码器中，如果校验单元判断第二处理信息为正确信息后则停止译码，否则继续迭代更新，直到校验单元判断处理后的信息正确，或达到最大迭代次数。
通过本发明中的上述实施例中的一个实施例或多个实施例，至少可以实现如下技术效果：
通过消除VNU模块，让存储阵列在所述目标存储地址对第一处理信息进行处理，获得第二处理信息，并且通过地址发生器确定第一处理信息在存储阵列中的目标存储地址，消除了现有技术中由于CNU和VNU无法完全并行处理信息中，并且CNU将处理后的每列数据随机存储到存储阵列，导致译码器处理信息效率低下，不利于吞吐量提高的技术问题，实现了提高译码器处理信息的效率以及吞吐量的技术效果。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。
具体来讲，本申请实施例中的信息处理方法应用于一电子设备，所述电子设备包括一存储阵列，所述存储阵列用于存储信息。本申请实施例中的信息处理方法对应的计算机程序指令可以被存储在光盘，硬盘，U盘等存储介质上，当存储介质中的与信息处理方法对应的计算机程序指令被一电子设备读取或被执行时，包括如下步骤：
对接收的原始信息进行处理，获得第一处理信息；确定所述第一处理信息在存储阵列中的目标存储地址；在所述目标存储地址对所述第一处理信息进行处理，获得第二处理信息；判断所述第二处理信息是否正确。
可选的，所述存储介质中存储的与步骤所述对接收的原始信息进行处理，获得第一处理信息对应的计算机指令在具体被执行过程中，具体包括如下步骤：对所述原始信息的每一列数据进行比较运算，获得第一处理信息。
可选的，所述存储介质中存储的与步骤所述对所述第一处理信息进行处理，获得第二处理信息对应的计算机指令在具体被执行过程中，具体包括如下步骤：对所述第一处理信息的每一行数据进行加法运算，获得第二处理信息。
可选的，所述存储介质中存储的与步骤所述确定所述第一处理信息在存储阵列中的目标存储地址对应的计算机指令在具体被执行过程中，具体包括如下步骤：获得所述第一处理信息的偏移量；根据所述偏移量计算所述第一处理信息在存储阵列中的目标存储地址。
可选的，所述存储介质中存储的与步骤所述判断所述第二处理信息是否正确对应的计算机指令在具体被执行过程中，具体包括如下步骤：将所述第二处理信息与校验矩阵相乘，获得相乘结果；判断所述结果是否为0；其中，如果所述相乘结果为0，则表明所述第二处理信息正确；如果所述相乘结果不为0，则表明所述第二处理信息不正确。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种电子设备，包括：
第一处理单元，用于对接收的原始信息进行处理，获得第一处理信息；
地址发生器，用于确定所述第一处理信息在存储阵列中的目标存储地址；
所述存储阵列，用于在所述目标存储地址对所述第一处理信息进行处理，获得第二处理信息；
第二处理单元，用于判断所述第二处理信息是否正确。
2.如权利要求1所述的电子设备，其特征在于，所述第一处理单元具体为：
比较运算模块，用于对所述原始信息的每一列数据进行比较运算，获得第一处理信息。
3.如权利要求2所述的电子设备，其特征在于，所述存储阵列具体为：
加法运算模块，用于对所述第一处理信息的每一行数据进行加法运算，获得第二处理信息。
4.如权利要求1所述的电子设备，其特征在于，所述地址发生器具体为：
地址计算模块，用于获得所述第一处理信息的偏移量，并根据所述偏移量计算所述第一处理信息在存储阵列中的目标存储地址。
5.如权利要求1所述的电子设备，其特征在于，所述第二处理单元具体包括：
校验模块，用于将所述第二处理信息与校验矩阵相乘，获得相乘结果；
判断模块，用于判断所述相乘结果是否为0；其中，如果所述相乘结果为0，则表明所述第二处理信息正确；如果所述相乘结果不为0，则表明所述第二处理信息不正确。
6.一种信息处理方法，应用于一电子设备中，所述电子设备包括一存储阵列，所述存储阵列用于存储信息，当所述电子设备接收一原始信息时，所述方法包括：
对接收的原始信息进行处理，获得第一处理信息；
确定所述第一处理信息在存储阵列中的目标存储地址；
在所述目标存储地址对所述第一处理信息进行处理，获得第二处理信息；
判断所述第二处理信息是否正确。
7.如权利要求6所述的方法，其特征在于，所述对接收的原始信息进行处理，获得第一处理信息具体为：
对所述原始信息的每一列数据进行比较运算，获得第一处理信息。
8.如权利要求7所述的方法，其特征在于，所述对所述第一处理信息进行处理，获得第二处理信息具体为：
对所述第一处理信息的每一行数据进行加法运算，获得第二处理信息。
9.如权利要求6所述的方法，其特征在于，所述确定所述第一处理信息在存储阵列中的目标存储地址具体为：
获得所述第一处理信息的偏移量；
根据所述偏移量计算所述第一处理信息在存储阵列中的目标存储地址。
10.如权利要求6所述的方法，其特征在于，所述判断所述第二处理信息是否正确具体包括：
将所述第二处理信息与校验矩阵相乘，获得相乘结果；
判断所述结果是否为0；其中，如果所述相乘结果为0，则表明所述第二处理信息正确；如果所述相乘结果不为0，则表明所述第二处理信息不正确。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310690488.0A CN104714754B (zh) | 2013-12-16 | 2013-12-16 | 一种电子设备及信息处理的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310690488.0A CN104714754B (zh) | 2013-12-16 | 2013-12-16 | 一种电子设备及信息处理的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104714754A CN104714754A (zh) | 2015-06-17 |
| CN104714754B true CN104714754B (zh) | 2018-08-31 |
Family
ID=53414141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310690488.0A Active CN104714754B (zh) | 2013-12-16 | 2013-12-16 | 一种电子设备及信息处理的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104714754B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105117168A (zh) * | 2015-08-17 | 2015-12-02 | 联想(北京)有限公司 | 一种信息处理方法和电子设备 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102064835B (zh) * | 2009-11-11 | 2014-01-29 | 中国科学院微电子研究所 | 适用于准循环ldpc译码的译码器 |
| TWI633557B (zh) * | 2010-04-19 | 2018-08-21 | 慧榮科技股份有限公司 | 用來進行記憶體存取管理之方法以及記憶裝置及其控制器 |
| CN102402471A (zh) * | 2011-12-23 | 2012-04-04 | 创新科软件技术（深圳）有限公司 | 基于存储阵列快照功能的数据实时备份方法及系统 |
| CN103220003B (zh) * | 2013-03-29 | 2016-12-28 | 西安空间无线电技术研究所 | 提高节点处理并行度的qc-ldpc译码器的实现方法 |
-
2013
- 2013-12-16 CN CN201310690488.0A patent/CN104714754B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104714754A (zh) | 2015-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102412847B (zh) | 用联合节点处理来解码低密度奇偶校验码的方法和设备 | |
| CN102160031A (zh) | 用以执行线性反馈移位指令的系统及方法 | |
| CN101958720A (zh) | 缩短Turbo乘积码的编译码方法 | |
| RU2019106514A (ru) | Устройство и соответствующая методология для кодирования и декодирования данных для кода затирания | |
| CN102938653A (zh) | 一种利用图形处理器gpu实现的并行rs译码方法 | |
| CN107733443A (zh) | 用于通用乘积码背景的低延迟软解码器架构 | |
| CN110457160A (zh) | 一种纠错方法及装置 | |
| WO2016050323A1 (en) | Method and device for calculating a crc code in parallel | |
| CN102354535A (zh) | 逻辑单元复用系统 | |
| CN104714754B (zh) | 一种电子设备及信息处理的方法 | |
| CN101634938A (zh) | 固态硬盘的数据迁移方法、数据迁移装置及固态硬盘 | |
| CN102045073B (zh) | 一种bch码译码方法和装置 | |
| CN104113562A (zh) | 基于网络编码的分布式数据存储和修复系统及其方法 | |
| CN103838638B (zh) | Fpga外挂存储器校验方法及装置 | |
| US8924821B2 (en) | Decoding method for low density parity check and electronic device using the same | |
| CN101847999A (zh) | 一种用循环冗余校验码进行并行校验的方法 | |
| CN102318250B (zh) | 通信系统中的循环冗余校验处理方法、装置和lte终端 | |
| CN103763064A (zh) | 适用于超高速通讯系统的循环冗余校验码生成方法与电路 | |
| CN208386519U (zh) | Qc-ldpc解码器、存储设备及通信模组 | |
| CN107872231A (zh) | Ldpc译码方法与装置 | |
| CN115632662A (zh) | 一种rs译码中的伴随式计算方法、装置、设备及介质 | |
| CN102594507B (zh) | 一种软件无线电系统中的高速并行Turbo译码方法及系统 | |
| CN102035557B (zh) | turbo码并行交织方法和装置 | |
| CN103916138A (zh) | 一种钱搜索电路及基于该钱搜索电路的ecc解码装置及方法 | |
| CN101777922B (zh) | 用于BCH译码器的高速低延时Berlekamp-Massey迭代译码电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |