CN104702102B - Dcdc转换装置 - Google Patents

Abstract

一种DCDC转换装置，属于电子电路技术领域，其中，所述DCDC转换装置包括：N路输出电路；所述N为大于等于2的整数；每路输出电路包括：DCDC输出级电路；其中至少N‑1路输出电路中还包括耦接于所述DCDC输出级电路的移相单元；模式切换电路，适于选通所述移相单元；所述DCDC输出级电路的时钟信号输入端通过所述移相单元接收或直接接收时钟控制信号，并输出不同相位的输出信号。所述DCDC转换装置可以实现DCDC转换装置中多路输出的多相位输出，并且可配置出任意相位的输出。

Description

DCDC转换装置

技术领域

本发明涉及电子电路技术领域，尤其涉及一种DCDC转换装置。

背景技术

直流电源到直流电源（Direct Current-Direct Current，DCDC）转换装置是用于将输入电压改变为固定输出电压的电压转换装置，具有重量轻，体积小，转化效率高等优点，因此被广泛使用于各种电子设备中。

对于大电流，高效率，低纹波的应用，多相位输出的DCDC转换装置是一种比较好的解决方案。但目前常用的多相位输出DCDC转换装置在设计上比较呆板，不能根据实际应用的需要做灵活的扩展。

发明内容

本发明实施例解决的问题是实现任意相位输出的DCDC转换装置。

为解决上述问题，本发明实施例提供了一种DCDC转换装置，其中，包括：N路输出电路；所述N为大于等于2的整数；其中，每路输出电路包括：DCDC输出级电路；其中至少N-1路输出电路中还包括耦接所述DCDC输出级电路的移相单元；模式切换电路，适于选通所述移相单元；所述DCDC输出级电路的时钟信号输入端通过所述移相单元接收或直接接收时钟控制信号，并输出不同相位的输出信号。

可选的，相邻所述DCDC输出级电路输出信号的相位差等于360°/N。

可选的，所述N路输出电路中第1路中的DCDC输出级电路的时钟信号输入端直接输入所述时钟控制信号；第i路输出电路的DCDC输出级电路通过本路的移相单元接收所述时钟控制信号，且第i路移相单元包括i-1个串联连接的相同的移相子单元；所述i为整数，且1<i≤N。

可选的，所述移相子单元为缓冲器或RC移相器。

可选的，所述RC移相器中电阻的一端形成所述移相子单元的输入端，所述电阻的另一端与所述RC移相器中电容的一端耦接，形成所述移相子单元的输出端；所述电容的另一端接地。

可选的，所述N路输出电路中第1路中的DCDC输出级电路的时钟信号输入端直接输入所述时钟控制信号；所述N路输出电路中第2路中的DCDC输出级电路的时钟信号输入端通过本路输出电路中的移相单元输入所述时钟控制信号；第i路输出电路中移相单元的输入端耦接第i-1路输出电路中移相单元输出端，输出端耦接本路中的DCDC输出级电路的时钟信号输入端，所述i为整数，且2<i≤N。

可选的，所述移相单元为缓冲器或RC移相器。

可选的，所述RC移相器中电阻的一端形成所述移相单元的输入端，所述电阻的另一端与所述RC移相器中电容的一端耦接，形成所述移相单元的输出端；所述电容的另一端接地。

可选的，所述模式切换电路包括控制单元和开关单元；所述控制单元耦接所述开关单元的控制端；所述开关单元根据所述控制单元的控制指令，选通所述移相单元。

可选的，所述多路输出电路的各输出端经过滤波电路共接，形成共同的输出端。

可选的，所述DCDC转换装置为BUCK型DCDC转换装置、BOOST型DCDC转换装置或BUCK-BOOST型转换装置。

与现有技术相比，本发明的技术方案具有以下优点：

本发明实施例的技术方案将N路输出电路中至少N-1路输出电路中设置移相单元，可以使多路输出电路做多相位输出，并且可以根据需求设置移相单元，从而配置出任意相位的输出。通过设置模式切换电路，可以使DCDC转换装置在相位差输出和没有相位差输出之间做选择切换，增加了多路输出电路配置的灵活性。此外，通过对DCDC转换装置的输出级电路做移相输出，使其形成相位差，还可以减少电磁干扰（ElectromagneticInterference，EMI）。

附图说明

图1为一种DCDC转换装置的电路结构示意图；

图2为本发明实施例中一种DCDC转换装置的结构示意图；

图3为本发明实施例中DCDC转换装置的一种移相单元的电路结构示意图；

图4为本发明实施例中DCDC转换装置的另一种移相单元的电路结构示意图；

图5为本发明实施例中DCDC转换装置的又一种移相单元的电路结构示意图；

图6为本发明实施例中一种DCDC转换装置的结构示意图；

图7为本发明实施例中DCDC转换装置的一种模式切换电路的电路结构示意图；

图8为本发明实施例中DCDC转换装置的一种输出电路输出波形的示意图；

图9为本发明实施例中DCDC转换装置的一种输出电路输出波形的示意图；

图10为本发明实施例一种DCDC转换装置的结构示意图；

图11为本发明实施例一种DCDC转换装置的结构示意图。

具体实施方式

图1为一种DCDC转换装置的电路结构示意图。图1所示的DCDC转换装置中包括两路结构相同的输出电路，为DCDC输出级电路11和DCDC输出级电路21。其中，DCDC输出级电路11中包括控制模块111，前级驱动模块112，以及由两个MOS管组成的输出级。控制模块111接收时钟控制信号CLK，并向前级驱动模块112输出脉宽调制（Pulse Width Modulation，PWM）信号，使前级驱动模块112驱动输出级。DCDC输出级电路21与DCDC输出级电路11为相同结构。在实际使用中，DCDC输出级电路11和DCDC输出级电路21为相互独立的输出电路，无法形成多相位输出，所以不能根据实际应用的需要做灵活的扩展。

本发明实施例在多路输出电路的某些输出电路中设置移相单元，从而可配置出任意相位的输出；通过设置模式切换电路，可以灵活地控制DCDC转换装置在任意相位输出之间做选择切换。同时通过对多路输出电路设置移相输出，还有利于减少DCDC转换装置产生的电磁干扰。

为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细说明。

本发明实施例中的一种DCDC转换装置包括如下部分：一种DCDC转换装置，包括：N路输出电路；所述N为大于等于2的整数；其中，每路输出电路包括：

DCDC输出级电路；

其中至少N-1路输出电路中还包括耦接所述DCDC输出级电路的移相单元；

模式切换电路，适于选通所述移相单元；

DCDC输出级电路的时钟信号输入端通过所述移相单元接收或直接接收时钟控制信号，并输出不同相位的输出信号。

在具体实施中，可以采用多种方式实现上述电路，例如：N路输出电路中第1路输出电路的DCDC输出级电路的时钟信号输入端直接输入时钟控制信号；第i路输出电路的DCDC输出级电路通过本路的移相单元接收时钟控制信号，且第i路移相单元包括i-1个串联连接的相同的移相子单元；i为整数，且1<i≤N。

如图2所示，其中，DCDC转换装置中包括多路输出电路，第一路输出电路1中包括DCDC输出级电路11；第二路输出电路2中包括移相单元20和DCDC输出级电路21；第三路输出电路3中包括移相单元30和DCDC输出级电路31；第四路输出电路4中包括移相单元40和DCDC输出级电路41……第N路输出电路中包括移相单元N0和DCDC输出级电路N1。第一路输出电路1的DCDC输出级电路11的时钟信号输入端直接接收时钟控制信号CLK，其他各路输出电路的DCDC输出级电路的时钟信号输入端通过相应的移相单元耦接到时钟控制信号CLK，实现移相输出。

每一路输出电路中移相单元的组成不同，例如，第i路移相单元包括i-1个串联连接的相同的移相子单元，可以实现等相位的移相。因此图2中，第二路输出电路2的移相单元20可以包括一个移相子单元，第三路输出电路3的移相单元30可以包括两个移相子单元，第四路输出电路4的移相单元40包括三个移相子单元……第N路输出电路N的移相单元N0包括N-1个移相子单元。由于相邻输出电路的移相单元相差一个移相子单元，因此相邻输出电路的输出会形成一个预定的相位差。通过设置移相子单元，可以设置任意度数的相位差，从而控制多路输出电路之间的相位关系。

可以理解的是，上述的实施方式并非是将本发明的移相输出方式进行限定。任何符合本发明技术思想的实现方式均属于本申请的保护范围。

在具体实施中，上述的移相子单元可以是缓冲器（Buffer）或RC移相器。以RC移相器为例，如图3所示，RC移相器中电阻的一端形成移相单元的输入端Vin，电阻的另一端与RC移相器中电容的一端耦接，形成移相单元的输出端Vout；电容的另一端接地。

本实施例中，相邻输出电路之间相差一个移相子单元。参考图2和图4，由于第二路输出电路2中的移相单元20包括一个移相子单元，因此第三路输出电路3中的移相单元30包括第一移相子单元301和第二移相子单元302。其中，第一移相单元301的输入端Vin耦接时钟控制信号CLK，输出端Vout耦接第二移相单元302的输入端Vin；第二移相单元302的输出端Vout耦接DCDC输出级电路31的时钟信号输入端。对应的，其他输出电路在上一路输出电路的基础上，可以串联增加一个移相单元。

在具体实施中，同样还可以对上述方案中RC移相器做其他形式的设置，例如，如图5所示，在移相子单元301和移相子单元302之间设置反相器，以降低信号衰减并整流。

在另一种具体实施例中，N路输出电路中第1路中的DCDC输出级电路的时钟信号输入端直接输入时钟控制信号；N路输出电路中第2路中的DCDC输出级电路的时钟信号输入端通过本路输出电路中的移相单元输入时钟控制信号；第i路输出电路中移相单元的输入端耦接第i-1路输出电路中移相单元输出端，输出端耦接本路中的DCDC输出级电路的时钟信号输入端，i为整数，且2<i≤N。

如图6所示，其中，DCDC转换装置中包括多路输出电路，第一路输出电路1中包括DCDC输出级电路11；第二路输出电路2中包括移相单元20和DCDC输出级电路21；第三路输出电路3中包括移相单元30和DCDC输出级电路31；第四路输出电路4中包括移相单元40和DCDC输出级电路41……第N路输出电路N中包括移相单元N0和DCDC输出级电路N1。其中，第一路输出电路1的DCDC输出级电路11的时钟信号输入端直接接收时钟控制信号CLK，其他各路输出电路的DCDC输出级电路的时钟信号输入端通过各自对应的移相单元耦接到上一路输出电路的移相单元的输出端，其输出端耦接到本路DCDC输出级电路的时钟信号输入端。因此相对于上一路输出电路，本路输出电路可以对时钟控制信号做移相延时，从而使相邻输出电路的输出形成一个预定的相位差，实现多路输出电路之间的移相输出。本实例中除第一路输出电路不包括移相单元外，每路输出电路中包括相同的移相单元，与上述的另一种具体实例相比，可以实现移相单元的复用，因此可以减少移相单元器件，同时也简化了电路布局（layout）。

可以理解的是，上述的实施方式并非是将本发明的移相输出方式进行限定。任何符合本发明技术思想的实现方式均属于本申请的保护范围。

在具体实施中，同样还可以对上述方案作进一步的扩展。上述的移相单元可以是缓冲器（Buffer）或RC移相器。其中，RC移相器的结构与图3所示的结构相同，此处不再赘述。

在具体实例中，DCDC转换装置的模式切换电路可以采用多种方式实现。例如，上述的模式切换电路可以包括控制单元和开关单元；控制单元耦接开关单元的控制端；开关单元根据控制单元的控制指令，选通移相单元。当选通上述的移相单元时，可以实现DCDC转换装置的多相位输出；当不选通上述的移相单元时，DCDC转换装置的各路输出电路仍按原有的输出相位进行输出。

在一种可选的实施方式中，上述的开关单元可以是一种MOS导通控制管，例如可以是PMOS管，也可以是NMOS管。以选用PMOS管作为开关单元为例，如图7所示，PMOS管7的栅极耦接控制单元6，漏极耦接第二路输出单元2的移相单元20的输入端Vin，源极耦接移相单元20的输出端Vout。当控制单元6向PMOS管发出负电压导通信号时，PMOS管导通，移相单元20被短路，因此DCDC转换装置不会做移相输出；当控制单元6向PMOS管发出正电压截止信号时，PMOS管截止，输出电路2通过移相单元20做移相输出。DCDC转换装置中其他输出电路中移相单元的设置与此类似。

在一种可选的实施方式中，可以由控制单元6统一控制各移相单元的选通，使DCDC转换装置在多相位输出之间的做选择切换。当通过控制单元6选通各输出电路的移相单元时，各DCDC输出级电路的输出端LX的输出信号之间存在相位差；而当控制单元不选通移相单元时，各DCDC输出级电路的输出端LX的输出信号之间不会形成相位差。

在另一种可选的实施方式中，也可以为每路输出电路设置独立的控制单元，则当选通移相单元时，本路输出电路和上一路输出电路之间存在相位差；而当不选通移相单元时，本路输出电路和上一路输出电路之间不会形成相位差，从而可以实现对每路输出电路移相延时输出的单独控制。

在具体实施中，可以根据需要对DCDC转换装置中的输出电路的级数及每一路中的移相单元进行配置，以实现任意相位差的移相。例如，例如，使相邻DCDC输出级电路输出信号的相位差等于360°/N，其中N为输出电路的个数。如图8所示，当输出电路为4路，且通过模式切换电路选通各输出电路的移相单元时，各DCDC输出级电路在各自的输出端LX1、LX2、LX3和LX4的输出相位差即为90°。图9为当通过模式切换电路将各输出电路的移相单元短接时，各DCDC输出级电路在各自输出端LX的输出信号。由图9可见，各路输出电路不会形成相位差。通过模式切换电路可以实现DCDC输出级电路在不同输出模式之间的切换，增强了配置的灵活性。

在具体实例中，如图10所示，多路输出电路的各输出端经过LC滤波电路共接，形成共同的输出端，从而可以实现DCDC转换装置的大电流输出。在另一种可选的实施方式中，如图11所示，多路输出电路的各输出端也可以不共接，而形成各路输出电路的单独输出。

在具体实施中，上述的DCDC转换装置可以是BUCK型DCDC转换装置，可以是BOOST型DCDC转换装置，也可以是BUCK-BOOST型转换装置。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种DCDC转换装置，其特征在于，包括：N路输出电路，各路输出电路的各输出端不共接；所述N为大于等于2的整数；其中，每路输出电路包括：

DCDC输出级电路；

其中至少N-1路输出电路中还包括耦接于所述DCDC输出级电路的移相单元；

模式切换电路，适于选通所述移相单元；

所述DCDC输出级电路的时钟信号输入端通过所述移相单元接收或直接接收时钟控制信号，并输出不同相位的输出信号；

每一路输出电路中移相单元的组成不同；

根据需要配置出的输出相位来设置移相单元，从而所述DCDC转换装置能够配置出任意相位的输出。

2.如权利要求1所述的DCDC转换装置，其特征在于，相邻所述DCDC输出级电路输出信号的相位差等于360°/N。

3.如权利要求1所述的DCDC转换装置，其特征在于，

所述N路输出电路中第1路中的DCDC输出级电路的时钟信号输入端直接输入所述时钟控制信号；

第i路输出电路的DCDC输出级电路通过本路的移相单元接收所述时钟控制信号，且第i路移相单元包括i-1个串联连接的相同的移相子单元；所述i为整数，且1<i≤N。

4.如权利要求3所述的DCDC转换装置，其特征在于，所述移相子单元为缓冲器或RC移相器。

5.如权利要求4所述的DCDC转换装置，其特征在于，

所述RC移相器中电阻的一端形成所述移相子单元的输入端，所述电阻的另一端与所述RC移相器中电容的一端耦接，形成所述移相子单元的输出端；所述电容的另一端接地。

6.如权利要求1所述的DCDC转换装置，其特征在于，

所述N路输出电路中第1路中的DCDC输出级电路的时钟信号输入端直接输入所述时钟控制信号；

所述N路输出电路中第2路中的DCDC输出级电路的时钟信号输入端通过本路输出电路中的移相单元输入所述时钟控制信号；

第i路输出电路中移相单元的输入端耦接第i-1路输出电路中移相单元输出端，输出端耦接本路中的DCDC输出级电路的时钟信号输入端，所述i为整数，且2<i≤N。

7.如权利要求6所述的DCDC转换装置，其特征在于，所述移相单元为缓冲器或RC移相器。

8.如权利要求7所述的DCDC转换装置，其特征在于，

所述RC移相器中电阻的一端形成所述移相单元的输入端，所述电阻的另一端与所述RC移相器中电容的一端耦接，形成所述移相单元的输出端；所述电容的另一端接地。

9.如权利要求1-8任一项所述的DCDC转换装置，其特征在于，所述模式切换电路包括控制单元和开关单元；其中，

所述控制单元耦接所述开关单元的控制端；所述开关单元根据所述控制单元的控制指令，选通所述移相单元。

10.如权利要求1所述的DCDC转换装置，其特征在于，所述DCDC转换装置为BUCK型DCDC转换装置、BOOST型DCDC转换装置或BUCK-BOOST型转换装置。