CN104699454A - 一种信息处理方法及电子设备 - Google Patents
一种信息处理方法及电子设备 Download PDFInfo
- Publication number
- CN104699454A CN104699454A CN201310656958.1A CN201310656958A CN104699454A CN 104699454 A CN104699454 A CN 104699454A CN 201310656958 A CN201310656958 A CN 201310656958A CN 104699454 A CN104699454 A CN 104699454A
- Authority
- CN
- China
- Prior art keywords
- processing unit
- central processing
- instruction
- program
- condition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
本发明公开了一种信息处理方法，应用于电子设备中，所述方法包括：电子设备中的中央处理器将第一条件编码存入电子设备的寄存器；中央处理器执行第一程序N次，N为大于等于1的正整数，当第i次执行完第一程序的最后一条指令时，获得第i次执行结果，其中i为大于等于1且小于等于N的正整数；电子设备中的逻辑判断单元比较第i次执行结果与第一条件，获得第一判断结果；若第一判断结果表明执行结果不满足第一条件，中央处理器返回第一程序的第一条指令开始第i+1次执行第一程序；若第一判断结果表明执行结果满足第一条件，则中央处理器终止执行第一程序。
Description
技术领域
本发明涉及信息处理领域，特别涉及一种信息处理方法及电子设备。
背景技术
中央处理器为了实现重复执行某段指令的功能，现有技术中有两种实现方式：
第一种方式：引入硬件循环指令，一般而言，对于一个硬件循环指令，需要预先设定循环次数，即将循环次数赋给循环计数器，在循环时，首先执行一次循环体，然后把循环计数器减1。
第二种方式：如果处理器不支持硬件循环指令，那么处理器就要通过一条或者多条条件判断指令和一条条件跳转指令，以实现重复执行某段指令的功能，具体的，处理器每执行一次循环体，首先需要判断执行结果是否满足循环结束条件，如果执行结果过满足条件，则跳出循环体，继续执行下一条指令，否则处理器再重新执行一次循环体。
但是本申请发明人在实现本申请实施例中技术方案的过程中，发现上述现有技术中至少存在如下技术问题：
对于第一种方式，需要预先确定循环次数，而一般情况下，循环次数并不是固定的值，而是一个实时动态的值。
对于第二种方式，由于需要额外的指令来完成下一次循环体的执行，由于指令的执行都需要的时间，进而引入了额外的处理器周期开销。
综上所述，在现有技术中存在电子设备不能在实时判断循环次数的同时，实现处理器的零周期开销的技术问题。
发明内容
本申请实施例提供一种信息处理方法及电子设备，用于解决在现有技术中存在的电子设备不能在实时判断循环次数的同时，实现处理器的零周期开销的技术问题。
本申请实施例提供一种信息处理方法，应用于电子设备中，所述方法包括：
所述电子设备中的中央处理器将第一条件编码存入所述电子设备的寄存器；
所述中央处理器执行第一程序N次，N为大于等于1的正整数，当第i次执行完第一程序的最后一条指令时，获得第i次执行结果，其中i为大于等于1且小于等于N的正整数；
所述电子设备中的逻辑判断单元比较所述第i次执行结果与第一条件，获得第一判断结果；
若所述第一判断结果表明所述执行结果不满足所述第一条件，所述中央处理器返回所述第一程序的第一条指令开始第i+1次执行所述第一程序；若所述第一判断结果表明所述执行结果满足所述第一条件，则所述中央处理器终止执行所述第一程序。
可选的，所述电子设备中的中央处理器将第一条件编码存入所述电子设备的寄存器中，具体包括：
所述中央处理器执行用于表征要开始执行一循环程序的循环体的循环指令；
在所述循环指令执行时，所述中央处理器将所述循环指令中的第一条件编码存入所述寄存器；
其中，所述第一程序为一循环程序。
可选的，所述当第i次执行完第一程序的最后一条指令时，获得第i次执行结果具体为：
当第i次执行完所述循环体的最后一条指令时，获得所述第i次执行结果。
可选的，在所述电子设备中的逻辑判断单元比较所述第i次执行结果与第 一条件，获得第一判断结果之后，所述方法还包括：
所述逻辑判断单元将所述第一判断结果存入所述电子设备的一输出寄存器。
可选的，所述若所述第一判断结果表明所述执行结果不满足所述第一条件，所述中央处理器返回所述第一程序的第一条指令开始第i+1次执行所述第一程序；若所述第一判断结果表明所述执行结果满足所述第一条件，则所述中央处理器终止执行所述第一程序具体为：
若所述第一判断结果表明所述执行结果不满足所述第一条件，所述中央处理器返回所述循环体的第一条指令开始第i+1次执行所述循环体；若所述第一判断结果表明所述执行结果满足所述第一条件，则所述中央处理器终止执行所述循环体。
可选的，在所述中央处理器返回所述循环体的第一条指令开始第i+1次执行所述循环体之前，所述方法还包括：
所述中央处理器获取所述第一条指令的第一地址；
并将所述第一地址存入所述电子设备中的程序计数器。
可选的，所述中央处理器返回所述循环体的第一条指令开始第i+1次执行所述循环体，具体为：
所述中央处理器基于所述第一地址从所述电子设备的内存中读取并执行所述第一条指令，以开始第i+1次执行所述循环体。
可选的，在所述中央处理器终止执行所述循环体之后，所述方法还包括：
所述中央处理器将所述电子设备的内存中的与所述循环指令相邻的下一条指令的第二地址存入所述程序计数器。
可选的，在所述中央处理器将所述电子设备的内存中的与所述循环指令相邻的下一条指令的第二地址存入所述程序计数器之后，所述方法还包括：
所述中央处理器基于所述第二地址从所述内存中读取并执行所述下一条指令。
本申请实施例还提供一种电子设备，所述电子设备包括：
中央处理器，用于将第一条件编码存入所述电子设备的寄存器；所述中央处理器执行第一程序N次，N为大于等于1的正整数，当第i次执行完第一程序的最后一条指令时，获得第i次执行结果，其中i为大于等于1且小于等于N的正整数；
逻辑判断单元，用于比较所述第i次执行结果与第一条件，获得第一判断结果；
所述中中央处理器还用于若所述第一判断结果表明所述执行结果不满足所述第一条件，返回所述第一程序的第一条指令开始第i+1次执行所述第一程序；若所述第一判断结果表明所述执行结果满足所述第一条件，则终止执行所述第一程序。
可选的，所述中央处理器具体用于执行用于表征要开始执行一循环程序的循环体的循环指令；
并在所述循环指令执行时，所述中央处理器将所述循环指令中的第一条件编码存入所述寄存器；
其中，所述第一程序为一循环程序。
可选的，所述中央处理器还用于当第i次执行完所述循环体的最后一条指令时，获得所述第i次执行结果。
可选的，所述逻辑判断单元还用于在比较所述第i次执行结果与第一条件，获得第一判断结果之后，将所述第一判断结果存入所述电子设备的一输出寄存器。
可选的，所述中央处理器具体用于：若所述第一判断结果表明所述执行结果不满足所述第一条件，所述中央处理器返回所述循环体的第一条指令开始第i+1次执行所述循环体；若所述第一判断结果表明所述执行结果满足所述第一条件，则所述中央处理器终止执行所述循环体。
可选的，所述中央处理器还用于在返回所述循环体的第一条指令开始第 i+1次执行所述循环体之前，获取所述第一条指令的第一地址；并将所述第一地址存入所述电子设备中的程序计数器。
可选的，所述中央处理器具体用于：基于所述第一地址从所述电子设备的内存中读取并执行所述第一条指令，以开始第i+1次执行所述循环体。
可选的，所述中央处理器还用于在所述终止执行所述循环体之后，将所述电子设备的内存中的与所述循环指令相邻的下一条指令的第二地址存入所述程序计数器。
可选的，所述中央处理器还用于在将所述电子设备的内存中的与所述循环指令相邻的下一条指令的第二地址存入所述程序计数器之后，基于所述第二地址从所述内存中读取并执行所述下一条指令。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
1、由于本申请通过在电子设备中设置一逻辑判断单元，在第一程序的运行过程中，中央处理器将需要进行判断的条件编码，即第一条件编码，存入所述电子设备的寄存器；当执行完第一程序的最后一条指令时，获得一执行结果，然后通过逻辑判断单元比较上述执行结果与第一条件，获得第一判断结果；然后，在所述第一判断结果表明所述执行结果不满足第一条件，所述中央处理器返回所述第一程序的第一条指令开始下一次执行第一程序；若所述第一判断结果表明所述执行结果满足第一条件，则中央处理器终止执行所述第一程序。一方面，由于采用硬件逻辑判断单元，代替程序中的一条或者多条条件判断指令，由于处理其不需要执行条件判断指令，节省了处理器周期；另一方面，本申请实施例中不需要预设规定程序的执行次数，实现了循环次数的实时判断，进而消除了现有技术中存在的电子设备不能在实时判断循环次数的同时，实现处理器的零周期开销的技术问题，实现了电子设备在实时判断循环次数的同时，实现了处理器的零周期开销。
2、由于本申请通过采用逻辑判断单元代替条件判断指令和条件跳转指令， 在一程序需要多条条件判断指令才能实现条件判断时，每个指令的执行都需要时间，因此，与条件跳转指令相比，采用逻辑判断单元节省了多个指令周期，进而提高了处理器的效率，节约了处理时间。
附图说明
图1为本申请实施例一中信息处理方法的流程图；
图2为本申请实施例一中信息处理方法中的步骤S104的具体实现流程图；
图3为本申请实施例二中电子设备的结构方框图。
具体实施方式
本申请实施例通过提供一种信息处理方法及电子设备，解决了现有技术中存在的电子设备不能在实现实时判断循环次数的同时，实现处理器的零周期开销。
本申请实施例中的技术方案为解决上述技术问题，总体思路如下：
本申请通过在电子设备中设置一逻辑判断单元，在第一程序的运行过程中，中央处理器将需要进行判断的条件编码，即第一条件编码，存入所述电子设备的寄存器；当执行完第一程序的最后一条指令时，获得一执行结果，然后通过逻辑判断单元比较上述执行结果与第一条件，获得第一判断结果；然后，在所述第一判断结果表明所述执行结果不满足第一条件，所述中央处理器返回所述第一程序的第一条指令开始下一次执行第一程序；若所述第一判断结果表明所述执行结果满足第一条件，则中央处理器终止执行所述第一程序。一方面，由于采用硬件逻辑判断单元，代替程序中的一条或者多条条件判断指令，由于处理其不需要执行条件判断指令，节省了处理器周期；另一方面，本申请实施例中不需要预设规定程序的执行次数，实现了循环次数的实时判断，进而消除了现有技术中存在的电子设备不能在实时判断循环次数的同时，实现处理器的零周期开销的技术问题。
下面通过附图以及具体实施例对本发明技术方案做详细的说明，应当理解 本申请实施例以及实施例中的具体特征是对本发明技术方案的详细的说明，而不是对本发明技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
实施例一
请参考图1，本申请实施例提供一种信息处理方法，应用于电子设备中，本申请实施例中的电子设备可以是任意具有处理指令功能的电子设备，例如：笔记本电脑，智能手机等。所述方法包括：
S101：所述电子设备中的中央处理器将第一条件编码存入所述电子设备的寄存器。
S102：所述中央处理器执行第一程序N次，N为大于等于1的正整数，当第i次执行完第一程序的最后一条指令时，获得第i次执行结果，其中i为大于等于1且小于等于N的正整数。
S103：所述电子设备中的逻辑判断单元比较所述第i次执行结果与第一条件，获得第一判断结果。
S104：若所述第一判断结果表明所述执行结果不满足所述第一条件，所述中央处理器返回所述第一程序的第一条指令开始第i+1次执行所述第一程序；若所述第一判断结果表明所述执行结果满足所述第一条件，则所述中央处理器终止执行所述第一程序。
在本申请实施例中，第一程序可以为任意包含条件判断指令的程序，本申请实施例中，以第一程序为循环程序为例进行说明。
在本申请实施例中步骤S101执行之前，所述方法还包括：
在电子设备的预先设定一组常用的循环结束条件。每一种条件用一组唯一的二进制码进行编码，假设采用8位二进制码进行编码，则可以设定256种循环结束条件，具体的，结束条件对应的编码方式如表1所示。
| 11100000 | RegA==RegB |
| 11100001 | RegA＞RegB |
[0068]
| …… | …… |
| 11100010 | Overflow==1 |
| 11100011 | Carry==1 |
表1
在具体实施过程中，在进行循环指令编码时，将上述条件编码写入循环指令中，具体的，循环结束条件的编码中包括：指令标识符，保留字段，结束条件，以及其他信息。
在本申请实施例中，在执行S101之前，还需要预先定义一寄存器Cond_Reg，该寄存器的长度等于上述循环结束条件对应的二进制编码的长度。
在具体实施过程中，在执行S101时，处理器将第一条件编码存入所述电子设备的寄存器，即将循环指令中的循环结束条件的二进制编码写入预先定义的寄存器Cond_Reg中。
在本申请实施例中，处理器将循环结束条件写入寄存器之后，就执行S102：
所述中央处理器执行第一程序N次，N为大于等于1的正整数，当第i次执行完第一程序的最后一条指令时，获得第i次执行结果，其中i为大于等于1且小于等于N的正整数。
在具体实施过程中，为了实现处理器零周期开销，在S103中，采用逻辑判断单元进行判断，具体的，逻辑判断单元在执行判断操作时，会连接到一组输入和输出。假设处理器将第i次的执行结果数值7存入寄存器RegA中，而保存在寄存器RegB中的数值为10，逻辑判断单元根据RegA和RegB中的值进行判断，假设写入寄存器Cond_Reg中的条件编码为11100001，以表1中编码11100001对应的结束条件为RegA>RegB为例，则获得的执行结果不满足第一条件，即循环结束条件，并将上述判断结果写入一输出寄存器中。
在本申请实施例中，为了根据第一判断结果判断程序的执行，在S103之后，就执行步骤S104：若所述第一判断结果表明所述执行结果不满足所述第一条件，所述中央处理器返回所述第一程序的第一条指令开始第i+1次执行所述 第一程序；若所述第一判断结果表明所述执行结果满足所述第一条件，则所述中央处理器终止执行所述第一程序。
在本申请实施例中，沿用上述第一程序为循环程序的例子，在第一判断结果表明执行结果不满足循环结束条件时，中央处理器返回循环体的第一条指令开始第i+1次执行循环体；在第一判断结果表明执行结果满足循环结束条件时，则中央处理器终止执行循环体，即跳出循环体。
在具体实施过程中，请参考图2，S104具体包括以下步骤：
S1041：在所述中央处理器返回所述循环体的第一条指令开始第i+1次执行所述循环体之前，所述中央处理器获取所述第一条指令的第一地址；并将所述第一地址存入所述电子设备中的程序计数器。
S1042：所述中央处理器基于所述第一地址从所述电子设备的内存中读取并执行所述第一条指令，以开始第i+1次执行所述循环体。
S1043：若所述第一判断结果表明所述执行结果满足所述第一条件，则所述中央处理器终止执行所述循环体。
并且，为了继续执行程序的下一条指令，在S1043之后，所述方法还包括步骤：
第一步：在所述中央处理器终止执行所述循环体之后，所述中央处理器将所述电子设备的内存中的与所述循环指令相邻的下一条指令的第二地址存入所述程序计数器。
第二步：所述中央处理器基于所述第二地址从所述内存中读取并执行所述下一条指令。
在具体实施过程中，处理器根据PC（程序计数器）中的地址进行下一条指令的读取和执行，具体的，中央处理器从存储器或高速缓冲存储器中取出指令，放入指令寄存器中，然后解码并执行指令。
在本申请实施例中，假设处理器执行一个累加操作1+2+3+4+……，直到累加和超过20为止，并将最终求和结果写入寄存器SUM中，沿用上述循环结 束条件为RegA＞RegB的例子，处理器将每一次的求和结果写入寄存器A中，然后逻辑判断单元判断RegA和RegB是否满足条件RegA＞RegB，并且在RegA＜RegB时，处理器再执行一次循环体，即进行下一次求和，并将求和结果重新写入寄存器A中，当逻辑判断单元判断RegA和RegB满足条件RegA＞RegB时，则处理器跳出循环体，继续执行下一条指令，将求和结果写入寄存器SUM中。
具体的，当PC执行到循环体结束地址时，逻辑判断单元判断执行结果是否满足循环结束条件，在RegA＜RegB时，PC跳转至循环体起始地址，即循环体的第一条指令的地址，然后处理器执行循环体的第一条指令，在上述累加程序中，处理器会重新对寄存器进行赋值；而在RegA＞RegB时，PC跳出循环体，继续执行下一条指令，并将最终求和结果写入寄存器SUM中。
实施例二
本申请实施例提供一种电子设备，请参考图3，所述电子设备包括：
中央处理器30，用于将第一条件编码存入所述电子设备的寄存器；所述中央处理器30执行第一程序N次，N为大于等于1的正整数，当第i次执行完第一程序的最后一条指令时，获得第i次执行结果，其中i为大于等于1且小于等于N的正整数；
逻辑判断单元31，用于比较所述第i次执行结果与第一条件，获得第一判断结果；
所述中中央处理器30还用于若所述第一判断结果表明所述执行结果不满足所述第一条件，返回所述第一程序的第一条指令开始第i+1次执行所述第一程序；若所述第一判断结果表明所述执行结果满足所述第一条件，则终止执行所述第一程序。
可选的，所述中央处理器30具体用于执行用于表征要开始执行一循环程序的循环体的循环指令；
并在所述循环指令执行时，所述中央处理器30将所述循环指令中的第一 条件编码存入所述寄存器；
其中，所述第一程序为一循环程序。
可选的，所述中央处理器30还用于当第i次执行完所述循环体的最后一条指令时，获得所述第i次执行结果。
可选的，为了实现实时判断循环的执行次数，所述逻辑判断单元31还用于在比较所述第i次执行结果与第一条件，获得第一判断结果之后，将所述第一判断结果存入所述电子设备的一输出寄存器。
可选的，为了实现处理器30的的零周期开销，所述中央处理器30具体用于：若所述第一判断结果表明所述执行结果不满足所述第一条件，所述中央处理器30返回所述循环体的第一条指令开始第i+1次执行所述循环体；若所述第一判断结果表明所述执行结果满足所述第一条件，则所述中央处理器30终止执行所述循环体。
可选的，在执行结果不满足条件时，所述中央处理器30还用于在返回所述循环体的第一条指令开始第i+1次执行所述循环体之前，获取所述第一条指令的第一地址；并将所述第一地址存入所述电子设备中的程序计数器。
可选的，所述中央处理器30具体用于基于所述第一地址从所述电子设备的内存中读取并执行所述第一条指令，以开始第i+1次执行所述循环体。
可选的，在执行结果满足条件时，所述中央处理器30还用于在所述终止执行所述循环体之后，将所述电子设备的内存中的与所述循环指令相邻的下一条指令的第二地址存入所述程序计数器。
可选的，所述中央处理器30还用于在将所述电子设备的内存中的与所述循环指令相邻的下一条指令的第二地址存入所述程序计数器之后，基于所述第二地址从所述内存中读取并执行所述下一条指令。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
1、由于本申请通过在电子设备中设置一逻辑判断单元，在第一程序的运 行过程中，中央处理器将需要进行判断的条件编码，即第一条件编码，存入所述电子设备的寄存器；当执行完第一程序的最后一条指令时，获得一执行结果，然后通过逻辑判断单元比较上述执行结果与第一条件，获得第一判断结果；然后，在所述第一判断结果表明所述执行结果不满足第一条件，所述中央处理器返回所述第一程序的第一条指令开始下一次执行第一程序；若所述第一判断结果表明所述执行结果满足第一条件，则中央处理器终止执行所述第一程序。一方面，由于采用硬件逻辑判断单元，代替程序中的一条或者多条条件判断指令，由于处理其不需要执行条件判断指令，节省了处理器周期；另一方面，本申请实施例中不需要预设规定程序的执行次数，实现了循环次数的实时判断，进而消除了现有技术中存在的电子设备不能在实现实时判断循环次数的同时，实现处理器的零周期开销的技术问题，实现了电子设备在实时判断循环次数的同时，实现了处理器的零周期开销。
2、由于本申请通过采用逻辑判断单元代替条件判断指令和条件跳转指令，在一程序需要多条条件判断指令才能实现条件判断时，每个指令的执行都需要时间，因此，与条件跳转指令相比，采用逻辑判断单元节省了多个指令周期，进而提高了处理器的效率，节约了处理时间。
具体来讲，本申请实施例中的信息处理方法对应的计算机程序指令可以被存储在光盘，硬盘，U盘等存储介质上，当存储介质中的与信息处理方法对应的计算机程序指令被一电子设备读取或被执行时，包括如下步骤：
所述电子设备中的中央处理器将第一条件编码存入所述电子设备的寄存器；
所述中央处理器执行第一程序N次，N为大于等于1的正整数，当第i次执行完第一程序的最后一条指令时，获得第i次执行结果，其中i为大于等于1且小于等于N的正整数；
所述电子设备中的逻辑判断单元比较所述第i次执行结果与第一条件，获得第一判断结果；
若所述第一判断结果表明所述执行结果不满足所述第一条件，所述中央处理器返回所述第一程序的第一条指令开始第i+1次执行所述第一程序；若所述第一判断结果表明所述执行结果满足所述第一条件，则所述中央处理器终止执行所述第一程序。
可选的，所述存储介质中存储的与步骤：所述电子设备中的中央处理器将第一条件编码存入所述电子设备的寄存器中，对应的计算机指令在具体被执行过程中，具体包括如下步骤：
所述中央处理器执行用于表征要开始执行一循环程序的循环体的循环指令；
在所述循环指令执行时，所述中央处理器将所述循环指令中的第一条件编码存入所述寄存器；
其中，所述第一程序为一循环程序。
可选的，所述存储介质中存储的与步骤：所述当第i次执行完第一程序的最后一条指令时，获得第i次执行结果，对应的计算机指令在具体被执行过程中，具体包括如下步骤：
当第i次执行完所述循环体的最后一条指令时，获得所述第i次执行结果。
可选的，所述存储介质中还存储有另外一些计算机指令，这些计算机指令在与步骤：所述电子设备中的逻辑判断单元比较所述第i次执行结果与第一条件，获得第一判断结果对应的计算机指令被执行之后被执行，在被执行时包括如下步骤：
所述逻辑判断单元将所述第一判断结果存入所述电子设备的一输出寄存器。
可选的，所述存储介质中存储的与步骤：所述若所述第一判断结果表明所述执行结果不满足所述第一条件，所述中央处理器返回所述第一程序的第一条指令开始第i+1次执行所述第一程序；若所述第一判断结果表明所述执行结果满足所述第一条件，则所述中央处理器终止执行所述第一程序，对应的计算机 指令在具体被执行过程中，具体包括如下步骤：
若所述第一判断结果表明所述执行结果不满足所述第一条件，所述中央处理器返回所述循环体的第一条指令开始第i+1次执行所述循环体；若所述第一判断结果表明所述执行结果满足所述第一条件，则所述中央处理器终止执行所述循环体。
可选的，所述存储介质中还存储有另外一些计算机指令，这些计算机指令在与步骤：所述中央处理器返回所述循环体的第一条指令开始第i+1次执行所述循环体对应的计算机指令被执行之前被执行，在被执行时包括如下步骤：
所述中央处理器获取所述第一条指令的第一地址；
并将所述第一地址存入所述电子设备中的程序计数器。
可选的，所述存储介质中存储的与步骤：所述中央处理器返回所述循环体的第一条指令开始第i+1次执行所述循环体，对应的计算机指令在具体被执行过程中，具体包括如下步骤：
所述中央处理器基于所述第一地址从所述电子设备的内存中读取并执行所述第一条指令，以开始第i+1次执行所述循环体。
可选的，所述存储介质中还存储有另外一些计算机指令，这些计算机指令在与步骤：所述中央处理器终止执行所述循环体对应的计算机指令被执行之后被执行，在被执行时包括如下步骤：
所述中央处理器将所述电子设备的内存中的与所述循环指令相邻的下一条指令的第二地址存入所述程序计数器。
可选的，所述存储介质中还存储有另外一些计算机指令，这些计算机指令在与步骤：所述中央处理器将所述电子设备的内存中的与所述循环指令相邻的下一条指令的第二地址存入所述程序计数器对应的计算机指令被执行之后被执行，在被执行时包括如下步骤：
所述中央处理器基于所述第二地址从所述内存中读取并执行所述下一条指令。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (18)
1.一种信息处理方法，应用于电子设备中，所述方法包括：
所述电子设备中的中央处理器将第一条件编码存入所述电子设备的寄存器；
所述中央处理器执行第一程序N次，N为大于等于1的正整数，当第i次执行完第一程序的最后一条指令时，获得第i次执行结果，其中i为大于等于1且小于等于N的正整数；
所述电子设备中的逻辑判断单元比较所述第i次执行结果与第一条件，获得第一判断结果；
若所述第一判断结果表明所述执行结果不满足所述第一条件，所述中央处理器返回所述第一程序的第一条指令开始第i+1次执行所述第一程序；若所述第一判断结果表明所述执行结果满足所述第一条件，则所述中央处理器终止执行所述第一程序。
2.如权利要求1所述的方法，其特征在于，所述电子设备中的中央处理器将第一条件编码存入所述电子设备的寄存器中，具体包括：
所述中央处理器执行用于表征要开始执行一循环程序的循环体的循环指令；
在所述循环指令执行时，所述中央处理器将所述循环指令中的第一条件编码存入所述寄存器；
其中，所述第一程序为一循环程序。
3.如权利要求2所述的方法，其特征在于，所述当第i次执行完第一程序的最后一条指令时，获得第i次执行结果具体为：
当第i次执行完所述循环体的最后一条指令时，获得所述第i次执行结果。
4.如权利要求3所述的方法，其特征在于，在所述电子设备中的逻辑判断单元比较所述第i次执行结果与第一条件，获得第一判断结果之后，所述方法还包括：
所述逻辑判断单元将所述第一判断结果存入所述电子设备的一输出寄存器。
5.如权利要求4所述的方法，其特征在于，所述若所述第一判断结果表明所述执行结果不满足所述第一条件，所述中央处理器返回所述第一程序的第一条指令开始第i+1次执行所述第一程序；若所述第一判断结果表明所述执行结果满足所述第一条件，则所述中央处理器终止执行所述第一程序具体为：
若所述第一判断结果表明所述执行结果不满足所述第一条件，所述中央处理器返回所述循环体的第一条指令开始第i+1次执行所述循环体；若所述第一判断结果表明所述执行结果满足所述第一条件，则所述中央处理器终止执行所述循环体。
6.如权利要求5所述的方法，其特征在于，在所述中央处理器返回所述循环体的第一条指令开始第i+1次执行所述循环体之前，所述方法还包括：
所述中央处理器获取所述第一条指令的第一地址；
并将所述第一地址存入所述电子设备中的程序计数器。
7.如权利要求6所述的方法，其特征在于，所述中央处理器返回所述循环体的第一条指令开始第i+1次执行所述循环体，具体为：
所述中央处理器基于所述第一地址从所述电子设备的内存中读取并执行所述第一条指令，以开始第i+1次执行所述循环体。
8.如权利要求7所述的方法，其特征在于，在所述中央处理器终止执行所述循环体之后，所述方法还包括：
所述中央处理器将所述电子设备的内存中的与所述循环指令相邻的下一条指令的第二地址存入所述程序计数器。
9.如权利要求8所述的方法，其特征在于，在所述中央处理器将所述电子设备的内存中的与所述循环指令相邻的下一条指令的第二地址存入所述程序计数器之后，所述方法还包括：
所述中央处理器基于所述第二地址从所述内存中读取并执行所述下一条指令。
10.一种电子设备，包括：
中央处理器，用于将第一条件编码存入所述电子设备的寄存器；所述中央处理器执行第一程序N次，N为大于等于1的正整数，当第i次执行完第一程序的最后一条指令时，获得第i次执行结果，其中i为大于等于1且小于等于N的正整数；
逻辑判断单元，用于比较所述第i次执行结果与第一条件，获得第一判断结果；
所述中中央处理器还用于若所述第一判断结果表明所述执行结果不满足所述第一条件，返回所述第一程序的第一条指令开始第i+1次执行所述第一程序；若所述第一判断结果表明所述执行结果满足所述第一条件，则终止执行所述第一程序。
11.如权利要求10所述的电子设备，其特征在于，所述中央处理器具体用于执行用于表征要开始执行一循环程序的循环体的循环指令；
并在所述循环指令执行时，所述中央处理器将所述循环指令中的第一条件编码存入所述寄存器；
其中，所述第一程序为一循环程序。
12.如权利要求11所述的电子设备，其特征在于，所述中央处理器还用于当第i次执行完所述循环体的最后一条指令时，获得所述第i次执行结果。
13.如权利要求12所述的电子设备，其特征在于，所述逻辑判断单元还用于在比较所述第i次执行结果与第一条件，获得第一判断结果之后，将所述第一判断结果存入所述电子设备的一输出寄存器。
14.如权利要求13所述的电子设备，其特征在于，所述中央处理器具体用于：若所述第一判断结果表明所述执行结果不满足所述第一条件，所述中央处理器返回所述循环体的第一条指令开始第i+1次执行所述循环体；若所述第一判断结果表明所述执行结果满足所述第一条件，则所述中央处理器终止执行所述循环体。
15.如权利要求14所述的电子设备，其特征在于，所述中央处理器还用于在返回所述循环体的第一条指令开始第i+1次执行所述循环体之前，获取所述第一条指令的第一地址；并将所述第一地址存入所述电子设备中的程序计数器。
16.如权利要求15所述的电子设备，其特征在于，所述中央处理器具体用于：基于所述第一地址从所述电子设备的内存中读取并执行所述第一条指令，以开始第i+1次执行所述循环体。
17.如权利要求16所述的电子设备，其特征在于，所述中央处理器还用于在所述中央处理器终止执行所述循环体之后，将所述电子设备的内存中的与所述循环指令相邻的下一条指令的第二地址存入所述程序计数器。
18.如权利要求17所述的电子设备，其特征在于，所述中央处理器还用于在将所述电子设备的内存中的与所述循环指令相邻的下一条指令的第二地址存入所述程序计数器之后，基于所述第二地址从所述内存中读取并执行所述下一条指令。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310656958.1A CN104699454B (zh) | 2013-12-06 | 一种信息处理方法及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310656958.1A CN104699454B (zh) | 2013-12-06 | 一种信息处理方法及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104699454A true CN104699454A (zh) | 2015-06-10 |
| CN104699454B CN104699454B (zh) | 2018-08-31 |
Family
ID=
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107179935A (zh) * | 2016-03-11 | 2017-09-19 | 华为技术有限公司 | 一种指令执行方法及虚拟机 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5960210A (en) * | 1996-09-11 | 1999-09-28 | Lg Electronics, Inc. | Nested-loop-specialized circuitry for repeatedly performed arithmetic operations in digital signal processor and method thereof |
| CN101046741A (zh) * | 2006-03-30 | 2007-10-03 | 恩益禧电子股份有限公司 | 处理器装置和复合条件处理方法 |
| CN101320324A (zh) * | 2007-06-07 | 2008-12-10 | 恩益禧电子股份有限公司 | 处理机装置及复合条件处理方法 |
| CN101482812A (zh) * | 2008-01-09 | 2009-07-15 | 恩益禧电子股份有限公司 | 处理器装置及条件分支处理方法 |
| EP1372064B1 (en) * | 2002-06-14 | 2010-08-04 | Panasonic Corporation | Processor improving parallelism of execution of instructions |
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5960210A (en) * | 1996-09-11 | 1999-09-28 | Lg Electronics, Inc. | Nested-loop-specialized circuitry for repeatedly performed arithmetic operations in digital signal processor and method thereof |
| EP1372064B1 (en) * | 2002-06-14 | 2010-08-04 | Panasonic Corporation | Processor improving parallelism of execution of instructions |
| CN101046741A (zh) * | 2006-03-30 | 2007-10-03 | 恩益禧电子股份有限公司 | 处理器装置和复合条件处理方法 |
| CN101320324A (zh) * | 2007-06-07 | 2008-12-10 | 恩益禧电子股份有限公司 | 处理机装置及复合条件处理方法 |
| CN101482812A (zh) * | 2008-01-09 | 2009-07-15 | 恩益禧电子股份有限公司 | 处理器装置及条件分支处理方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107179935A (zh) * | 2016-03-11 | 2017-09-19 | 华为技术有限公司 | 一种指令执行方法及虚拟机 |
| CN107179935B (zh) * | 2016-03-11 | 2021-01-29 | 华为技术有限公司 | 一种指令执行方法及虚拟机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10884744B2 (en) | System and method of loop vectorization by compressing indices and data elements from iterations based on a control mask | |
| US10007605B2 (en) | Hardware-based array compression | |
| CN104423929A (zh) | 一种分支预测方法及相关装置 | |
| CN105095287A (zh) | Lsm数据合并排序方法和装置 | |
| CN108632624B (zh) | 图像数据处理方法、装置、终端设备及可读存储介质 | |
| CN105630491A (zh) | 程序的功能变更方法及装置 | |
| CN104299637A (zh) | 快闪存储器装置及其运作方法 | |
| CN106649210B (zh) | 一种数据转换方法及装置 | |
| CN109412604A (zh) | 一种基于语言模型的数据压缩方法 | |
| CN108021405A (zh) | 一种soc系统启动过程中存储介质的驱动方法和装置 | |
| CN113296788B (zh) | 指令调度方法、装置、设备及存储介质 | |
| CN104035725A (zh) | 用以存取数据的电子装置及其数据存取方法 | |
| CN105574031A (zh) | 用于数据库索引的方法和系统 | |
| CN104408126A (zh) | 一种数据库的持久化写入方法、装置和系统 | |
| CN104699454A (zh) | 一种信息处理方法及电子设备 | |
| CN106202262B (zh) | 一种信息处理方法及电子设备 | |
| CN102289363B (zh) | 控制数据流的方法以及计算机系统 | |
| CN104699454B (zh) | 一种信息处理方法及电子设备 | |
| CN103809933A (zh) | 可重新配置的指令编码方法、执行方法及电子装置 | |
| CN100576169C (zh) | 一种执行指令的方法及系统 | |
| CN112882774A (zh) | 并行执行的智能合约芯片装置及方法、区块链节点装置 | |
| CN107645541B (zh) | 数据存储方法、装置及服务器 | |
| CN108958802B (zh) | 一种线程预操作方法、装置和存储介质 | |
| CN105760317A (zh) | 数据写系统和用于核心处理器的数据写方法 | |
| CN105573920A (zh) | 存储空间管理方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |