一种LTE射频拉远单元峰均比检测方法
技术领域
本发明涉及到通信技术领域,确切地说,涉及一种LTE RRU发送和反馈链路峰均比检测方法,该方法能检测出发送和反馈链路峰CCDF曲线以及PAPR。
背景技术
LTE是3G的长期演进,即目前所说的4G,在LTE中,下行主要采用了多载波的多址接入方式OFDMA,这样的优点主要是:抗多径衰落能力强;频谱效率高;接收机设计成熟可靠。但由于OFDMA采用多载波技术峰均比较高,所以对DPD性能以及功放的线性要求比较高,因此峰均比PAPR在LTE RRU的系统设计中是一个很关键和重要的指标,它直接影响到功放模块1db压缩点的确定,ACPR值,功放的效率,整机的效率等一系列系统重要指标,所以知道功放入口和功放出口的峰均比值能够有效评估整个系统性能。
在LTE RRU系统中,互补积累分布函数CCDF是为了表示OFDM系统中的峰均比PAPR的统计特性所引入的概念,它定义为多载波传输系统峰均比超过某一门限Z的概率,峰均比PAPR是峰值功率和均值功率的比值,由于一般的功率放大器的动态范围都是有限的,所以峰均比比较大的信号极易进入功率放大器的非线性区域,导致信号产生非线性失真,造成明显的频谱扩展干扰及带内信号失真,导致整个系统性能下降。
传统测量峰均比的方法是先在功放入口引出一个测试点,用频谱分析仪测出该调制信号的CCDF曲线以及峰均比值,然后在功放出口,再次用频谱分析仪测试调制信号的CCDF曲线以及峰均比值,这样就可以得到功放入口和功放出口的峰均比结果,这种方法存在以下缺点:第一,需要借助频谱仪才能得到测试结果而且在有些条件下测试不方便;第二,对于宽带信号40M,60M等,频谱仪需要很高的VBW才能准确的算出CCDF曲线,许多频谱仪都达不到这么高的VBW。而本文中所提到的方法具有如下优点:第一,可以有效解决以上两个问题,具有更强的灵活性和便利性;第二,由于在LTE中一个无线帧长度是10ms,CFR后数据以及反馈数据采样速率一般都在几百Mbps,因此一个10ms无线帧中包含几百万个IQ数据,如果对这些数据进行模值个数统计操作并存储需要很大的DPRAM空间,这在FPGA中很难完成,本文中所提到的办法是对这些数 据进行模值量化,减少所需的存储空间。
发明内容
本发明针对LTE RRU系统提出了一种新的峰均比检测方法,用来解决RRU系统中功放入口和功放出口峰均比的测量方法,不受带宽限制,方便简单,准确度高,需要的FPGA资源也少。本发明计算的峰均比是在两处位置,第一处是在CFR后,CFR后的数据经DPD,模拟和射频小信号链路进入功放模块;DPD不会影响到峰均比,RRU系统中模拟和射频小信号链路都工作在线性区域,并且本振搬频这些都不会影响到峰均比,所以可以认为CFR后统计的峰均比值等同于功放入口的峰均比值。第二处是在反馈ADC后,功放经环形器耦合到前向,经过反馈链路,搬频,反馈ADC采样,这几处地方也不会影响到峰均比,所以认为反馈ADC后计算的峰均比等同于功放出口的峰均比值。
本发明的技术方案为一种LTE射频拉远单元峰均比检测方法,在进行检测之前需要经过Matlab仿真确定模值量化因子,如果量化值Scale_Factor太大会造成最终统计出来的CCDF曲线误差很大,如果量化值Scale_Factor太小会造成存储模值个数的累加DPRAM开的很大,浪费资源。本发明中按CFR后以及反馈链路IQ数据是16Bit来选取量化因子的,除去符号位1Bit,有用数据就是15Bit,因此的最大值就是32767,所选取的量化因子Scale_Factor=128,经过量化后调制信号的模值取值范围就在0~255间共256个点,在FPGA中只需要存储256个模值的个数统计值,也即得到模值个数柱状图,这在FPGA内是可以实现的,得到模值个数柱状图后就可以得到10ms信号的平均功率,每个点的模值,总共的点数,有了这些参数按照CCDF曲线的定义就可以的得出CCDF曲线。IQ数字域满量度是16bit,选取量化因子Scale_Factor=128,经过算法仿真是能够满足精度要求的,10ms数据模值经过量化和不经过量化CCDF曲线基本重合,在万分之一处峰均比只相差0.01db,需要注意的是量化因子的选取是跟IQ最大满量程Bit数有关的,为了保证计算精度,不同的IQ最大Bit数需要选择不同的量化因子,这个要因具体情况去确定,本发明提到的量化因子Scale_Factor=128,是按IQ数据最大满量程值为16Bit确定的。
在本发明的技术方案中,在射频拉远单元中设置CPU,FPGA,模数转换器,多个通道的功放和反馈链路多路选择开关。CPU,模数转换器,功放开关,反馈 链路多路选择开关与FPGA相连接。
一种LTE射频拉远单元峰均比检测方法,包括以下步骤:
步骤1:CPU选择通道,选择发送和反馈为同一通道;
步骤2:CPU产生清空标志,清空发送和反馈峰均比检测中累加DPRAM的值为0,清空标志高电平表示清空,低电平正常,高电平持续时间为100us,保证能够清空整个累加DPRAM;
步骤3:CPU产生计算开始标志,先低电平,再高电平,再低电平,FPGA中检测到上升延后开始计数,计数10ms长度后结束,并产生10ms计算使能;
步骤4:FPGA计算出i2+q2;
步骤5:FPGA计算出
步骤6:FPGA计算出调制信号的模值量化值然后再对abs_out进行四舍五入操作得到Index;上述计算公式中128是模值量化因子,模值量化因子的选取要在matlab中通过仿真获得,模值量化因子的选取要保证CCDF曲线计算精度满足要求的前提下尽量增加量化因子以减小FPGA中DPRAM存储资源;
步骤7:在10ms计算使能有效期间,把Index延时一拍得到Index_r1,延时2拍得到Index_r2,延时3拍得到Index_r3,延时4拍得到Index_r4。Index_r1,Index_r2,Index_r3,Index_r4同时分别作为累加DPRAM1,DPRAM2,DPRAM3,DPRAM4的读写地址,每隔4个处理时钟周期更新一次读写地址,同时产生读使能信号读取4个累加DPRAM中相应地址存储的内容,并把读出的数据进行加1操做产生4个累加DPRAM的输入,然后在产生写使能信号,把累加结果写入到累加DPRAM中,读写使能也是4个时钟周期产生一次,每次读使能提前写使能3拍。经过此步操作能够把10ms内调制信号的模值个数统计值存储在4个累加DPRAM中了,此处用了4个累加DPRAM是因为读操作是提前写操作,DPRAM中数据读出来是在写使能之后1~2拍,对于Index的值连续几次都是一样时也不会造成模值个数统计漏掉的情况。
步骤8:在10ms计算使能结束后,把4个累加DPRAM中统计的结果读出来,并进行求和操作做为柱状图存储DPRAM的输入数据,写入到柱状图存储DPRAM 中。
步骤9:CPU产生256个读地址,读使能以及读数据总线操作,并把读取的数据存储到
一个一维数组中,读使能的产生是在计算开始标志产生后大约20ms,保证能够完成一个无线帧数据的模值个数统计。
步骤10:CPU导出数据到本地PC机,然后重复进行1~10步骤获取其它通道柱状图数据。
步骤11:导入各通道柱状图数据到matlab中,在matlab中算出平均功率,每个点的峰均比,每个峰均比值所对应的概率值,最后用semilogy函数画出各通道的CCDF曲线。
步骤1中,CPU选择发送通道,发送方向多个通道共用一个FPGA柱状图计算模块,CPU通过寄存器控制当前选择对哪一个通道进行柱状图计算;
步骤2中,在每次计算之前需要对模值累加DPRAM所有存储单元进行清0操作,100us时间足够所有存储单元清0;
步骤4~6,计算出调制信号幅度模值,并进行量化操作,以减少FPGA BRAM资源;
步骤7~8,计算出调制信号幅度模值的统计结果,并存储到柱状图DPRAM中;
步骤9~10,CPU读出柱状图统计结果,并导出到本地,以便后续Matlab进行数据分析,CPU发送读使能应保证是在CPU发送计算标志后20ms,保证有时间能够完成一帧数据的计算。
步骤11,matlab分析出CCDF曲线得到峰均比。
所述步骤6~8中,选取合适的模值量化因子以及统计幅度模值个数。
上述方法能够有效,准确的算出功放入口和功放出口的CCDF曲线,具体来说,本发明具有如下优点:
1、可以不借助频谱仪就能同时计算出进功放之前和功放之后的CCDF曲线,并且不受带宽的限制,操作简单方便灵活。
2、采用模值量化的方法,大大节省了FPGA所需BRAM资源。
附图说明
图1是本发明实施例的多通道RRU峰均比检测系统框图。
图2是本发明实施例的多通路RRU峰均比检测流程框图。
图3是本发明实施例的RRU峰均比检测FPGA处理整体框图。
英译汉
1、LTE(Long Term Evolution) 长期演进技术
2、RRU(Radio Remote Unit) 射频拉远单元
3、CCDF(Complementary Cumulative Distribution Funciton) 互补积累分布函数
4、PAPR(Peak to Average Power Ratio) 峰均比
5、OFDMA(Orthogonal Frequency Division Multiple Acess) 正交频分多址
6、DPD(Digital Pre-Distortion) 数字预失真
7、ACPR(Adjacent Channel Power Ratio) 相邻通道功率比
8、ADC 模数转换器
9、i(In-phase) 同向分量
10、q(Quadrature) 正交分量
11、VBW 视频带宽
12、CFR(Crest Factor Reduction) 峰值因子削减
13、BBU(Base Band Unit) 基带处理单元
14、PA(Power Amplifier) 功率放大器
具体实施方式
以下结合附图和实施例详细说明本发明技术方案。
图1是实施例的多通道RRU峰均比检测整体系统框图,主要有如下部分构成:BBU(基带单元),发送已经处理为OFDM符号的时域信号,RRU端CPRI接口接收数据并进行相关数据解析,解析出来的IQ数据进入DUC(数字上变频)进行内插和滤波处理,再经过PC-CFR(峰值削峰)进行削峰处理,出来的数据分为两路,第一路经过DPD(数字预失真),DAC(数模转换器),射频小信号,PA(功放)在经天线发射出去,第二路,主要用来进行TX方向峰均比检测。经过PA耦合出来的信号,经过反馈链路数据选择开关选择某个通道,在经过反馈链 路小信号,反馈ADC变成数字信号,进行反馈方向峰均比检测。CFR出来以及反馈ADC出来的数据都经FPGA柱状图计算模块,CPU读取柱状图,导出柱状图到PC机,Matlab分析几部最终得到发送和反馈方向的CCDF曲线。在此框图中CFR出来的数据经DPD,DAC,射频小信号处理并不会影响信号峰均比,因为在RRU中DAC,射频小信号都处于线性区域,并且搬频处理也不会影响峰均比,所以我们认为CFR出来数据得到的CCDF曲线和功放入口的是一致的。从PA耦合出来经反馈链路射频小信号,反馈ADC处理也不会有峰均比的影响,所以可以认为反馈处得到的CCDF曲线和PA出口一致。
图2是实施例的多通路RRU峰均比检测流程框图,每一通道处理流程是一致的,实施例总流程如下:
步骤1:CPU选择通道,选择发送和反馈为同一通道;
步骤2:CPU产生清空标志,清空发送和反馈峰均比检测中累加DPRAM的值为0,清空标志高电平表示清空,低电平正常,高电平持续时间为100us,保证能够清空整个累加DPRAM;
步骤3:CPU产生计算开始标志,先低电平,再高电平,再低电平,FPGA中检测到上升延后开始计数,计数10ms长度后结束,并产生10ms计算使能;
步骤4:FPGA计算出i2+q2;
步骤5:FPGA计算出
步骤6:FPGA计算出调制信号的模值量化值然后在对abs_out进行四舍五入操作得到Index;
步骤7:在10ms计算使能有效期间,把Index延时一拍得到Index_r1,延时2拍得到Index_r2,延时3拍得到Index_r3,延时4拍得到Index_r4。Index_r1,Index_r2,Index_r3,Index_r4同时分别作为累加DPRAM1,DPRAM2,DPRAM3,DPRAM4的读写地址,每隔4个处理时钟周期更新一次读写地址,同时产生读使能信号读取4个累加DPRAM中相应地址存储的内容,并把读出的数据进行加1操作产生4个累加DPRAM的输入,然后在产生写使能信号,把累加结果写入到累加DPRAM中,读写使能也是4个时钟周期产生一次,每次读使能提前写使能3拍。经过此步操作能够把10ms内调制信号 的模值个数统计值存储在4个累加DPRAM中了,此处用了4个累加DPRAM是因为读操作是提前写操作,DPRAM中数据读出来是在写使能之后1~2拍,对于Index的值连续几次都是一样时也不会造成统计漏掉的情况。
步骤8:在10ms计算使能结束后,把4个累加DPRAM中统计的结果读出来,并进行求和操作做为柱状图存储DPRAM的输入数据,写入到柱状图存储DPRAM中。
步骤9:CPU产生256个读地址,读使能以及读数据总线操作,并把读取的数据存储到
一个数组中,读使能的产生是在计算开始标志产生后大约20ms,保证能够完成一个无线
帧数据的计算。
步骤10:CPU导出数据到本地PC机,然后重复进行1~10步骤获取其它通道柱状图数据。
步骤11:导入各通道柱状图数据到matlab中,在matlab中算出平均功率,每个点的峰均比,每个峰均比值所对应的概率值,最后用semilogy函数画出各通道的CCDF曲线。
图3是发明实施例的RRU峰均比检测FPGA处理整体框图:其中所对应的内容是步骤4~步骤8。
上述实例为本发明较佳的实施方式,但本发明的实施方式并不受上述实施例的限制,其它的任何未违背本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化均应为等效的置换方式,都包含在本发明的保护范围之内。