CN104678860A - 基于cpld的交流电中保护继电器及其缺相保护系统 - Google Patents

Abstract

本发明提供一种基于CPLD的交流电中保护继电器及其缺相保护系统，包括信号采集模块，CPLD逻辑处理模块和可控硅控制保护模块，信号采集模块将交流电信号及其状态转化为可处理的弱电信号，将其传达给CPLD逻辑处理模块，CPLD逻辑处理模块能够通过采集到的信号判断交流电的状态，并根据当前状态输出对应的信号到可控硅控制保护模块，一旦检测到缺相，马上闭合单项可控硅，对继电器进行保护，然后断开继电器，再立刻停止脉冲串，断开单向硅，以此来保护整个电路和负载。本系统解决了继电器在闭合或者断开时产生的电弧现象，使用灵活，能起到保护整个电路和负载的作用。

Description

基于CPLD的交流电中保护继电器及其缺相保护系统

技术领域

发明涉及一种基于CPLD的交流电中保护继电器及其缺相保护系统。

背景技术

随着交流技术的发展和成熟，交流电的使用已渗入到每个家庭，每个工厂，扮演着不可缺少的角色。在交流电中通常会引入继电器作为控制电路通断的对象，在一些电网中使用的继电器安装复杂，一旦损坏会消耗大量的人力和物力才能修复。同时在闭合或者断开继电器时，我们经常能看到有火花出现，也就是我们通常所说的电弧，电火花的出现会造成很大的伤害：烧蚀触点、产生电磁干扰、增加损耗、减小过电量等等，这不仅威胁到整个电路的安全，也在一定程度上对继电器本身产生一些损害，必定会减少它的使用寿命。目前，人们也设计了一些消弧的电路来避免电弧的产生，比如有电容方式、RC电路和DRC电路，但是有这些电路应用范围窄、可能会影响系统运行方式、抗干扰能力等缺点，不适合作为控制电路中的消弧的方法。另一方面，三相电如果缺相的话，其对整个电路系统的危害也是十分严重的，特别是对使用的电机有毁坏性的伤害。

发明内容

基于以上不足之处，本发明提供一种基于CPLD的交流电中保护继电器及其缺相保护系统，解决了继电器的使用寿命和安全问题，同时检测电路缺相并进行保护。

本发明的技术方案如下：

一种基于CPLD的交流电中保护继电器及其缺相保护系统，包括信号采集模块，CPLD逻辑处理模块和可控硅控制保护模块，220V交流电压与信号采集模块连接，信号采集模块与CPLD逻辑处理模块连接，CPLD逻辑处理模块与可控硅控制保护模块连接，可控硅控制保护模块与继电器连接，

信号采集模块包括过零信号检测电路和缺相信号检测电路，过零信号检测电路包括第一比较器、第一光电隔离器和2个电阻，高压交流电通过第一光电隔离器与第一比较器的正向输入端连接，第一电阻为100KΩ，第二电阻为1KΩ，第一电阻的一端与3.3V连接，第一电阻的另外一端与第一比较器的反向输入端连接，第一电阻的另外一端还与第二电阻的一端连接，第二电阻的另外一端与地连接，第一比较器的输出端与CPLD逻辑处理模块连接；

缺相信号检测电路包括第二比较器、第二光电隔离器、电阻电容并联充放电电路和2个电阻，高压交流电通过第二光电隔离器与第二比较器的正向输入端连接，第三电阻为2KΩ，第四电阻为1KΩ，第三电阻的一端与3.3V连接，第三电阻的另外一端与第二比较器的反向输入端连接，第三电阻的另外一端还与第四电阻的一端连接，第四电阻的另外一端与地连接，电阻电容并联充放电电路一端与第二比较器的正向输入端连接，另外一端与地连接，第二比较器的输出端与CPLD逻辑处理模块连接；

可控硅控制保护模块包括单向可控硅、三极管和脉冲变压器，三极管与脉冲变压器连接，脉冲变压器与单向可控硅连接，单向可控硅与继电器并联，之后与负载串联，CPLD逻辑处理模块为单向可控硅提供脉冲串；

CPLD逻辑处理模块包括CPLD芯片和单片机L9110，CPLD芯片的I/O端口与单片机L9110连接，单片机L9110与继电器连接；

本系统通过信号采集模块将交流信号转换成电平信号，选取从正向过渡到反向的零点电平信号作为响应的触发信号，选取当前信号电平为高时作为零点，设在第一光电隔离器导致的相移的时间为λ₁，第一比较器反向输入端电压导致的相移时间λ₂，故相移总时间

λ＝max(λ₁，λ₂)  (1)

设第一光电隔离器导通所需电压为V₁，第一比较器反向输入端电压为V₂，根据交流电的数学表达式得

$V_1=220\×\sin [100\mathrm{\π}\×(t_1+(n+\frac{1}{4})\×T)]V---\left(2\right)$

$V_2=220\×\sin [100\mathrm{\π}\×(t_2+(n+\frac{1}{4})\×T)]V---\left(3\right)$

其中t₁和t₂分别为检测到的零点时的时间，T为交流电的周期，n＝1，2，3....，实际的零点位置对应的时间应为：

$t=\frac{1}{50}+(n+\frac{1}{4})\×T---\left(4\right)$

根据式(2)、(3)和(4)得到第一光电隔离器导致的相移时间λ₁和第一比较器反向输入端电压导致的相移时间λ₂：

${\mathrm{\λ}}_1=t-t_1=\frac{1}{50}-\frac{\arcsin \left(\frac{V_1}{220}\right)}{100\mathrm{\π}}---\left(5\right)$

${\mathrm{\λ}}_2=t-t_2=\frac{1}{50}-\frac{\arcsin \left(\frac{V_2}{220}\right)}{100\mathrm{\π}}---\left(6\right)$

再根据式(1)就得到相移的总时间，

当控制通断信号为“1”时表示要响应闭合状态，为“0”时表示要响应断开状态，响应闭合状态时，首先通过过零信号检测电路检测交流电的过零点，当检测到交流电的过零点时，CPLD芯片产生频率1Khz的脉冲串给脉冲变压器使得单向硅导通，延时20-λms后CPLD芯片产生一个脉冲信号通过单片机L9110闭合继电器，再延时20ms关闭脉冲串，闭合状态响应完毕；

当控制通断信号为“0”时，响应断开状态，首先进行过零检测，一旦检测到交流电的过零点时，CPLD芯片产生频率1Khz的脉冲串给脉冲变压器使得单向硅导通，延时20-λms后断开继电器，继续延时20ms后关闭脉冲串，断开状态响应完毕；

CPLD芯片一旦检测到缺相，马上产生1Khz的脉冲串导通单向可控硅，对继电器进行保护，然后断开继电器，再立刻关闭脉冲串使得单向可控硅断开，以此来保护整个电路和负载。

本发明首先，解决了继电器在闭合或者断开时产生的电弧现象，保障了整个电路的安全问题，同时也保护了继电器本身因产生电火花而产生的损坏，能够在很大程度上延长继电器的使用寿命，减少了因继电器损坏带来的损失成本和安装成本。另一方面，提供了缺相检测的电路，一旦检测到缺相就会断开电路，起到了保护整个电路的作用，提高了系统的安全可靠性。

附图说明

图1为过零信号检测电路；

图2为交流信号转成电平信号图；

图3为缺相信号检测电路；

图4为可控硅控制保护模块电路图；

图5为零点的选取图；

图6为CPLD芯片的I/O端口与单片机L9110连接电路图；

图7为本发明的程序流程图。

具体实施方式

下面根据说明书附图举例对本发明做进一步说明：

实施例1

本系统包括硬件电路部分和软件部分。硬件电路主要分为三个模块：信号采集模块、CPLD逻辑处理模块和可控硅控制保护模块。信号采集就是将交流电信号及其状态转化为可处理的弱电信号，将其传达给逻辑处理器CPLD，CPLD能够通过采集到的信号判断交流电的状态，并根据当前状态输出对应的信号到控制模块，使其有效地响应并达到我们想要的保护结果。

1、信号采集模块

信号采集模块包括过零信号检测电路和缺相信号检测电路，如图1所示，过零信号检测电路包括第一比较器、第一光电隔离器和2个电阻，高压交流电通过第一光电隔离器与第一比较器的正向输入端连接，第一电阻R3为100KΩ，第二电阻R4为1KΩ，第一电阻的一端与3.3V连接，第一电阻的另外一端与第一比较器的反向输入端连接，第一电阻的另外一端还与第二电阻的一端连接，第二电阻的另外一端与地连接，第一比较器的输出端与CPLD逻辑处理模块连接，即高精度的比较器TLV3701CD其输出引脚1脚分别与CPLD EMP570的输入引脚PIN20和PIN19相连。过零信号是指交流电的电压幅值为零的时刻，在这一时刻我们如果开始断开或者闭合继电器，这会在很大程度上减小极大的瞬时电压对它造成的影响。电路采用最简单的光耦隔离，一方面能将高电压的交流电进行隔离，提高系统的稳定性；另一方面又会减小成本，便于实际应用。

本发明采用Sharp公司生产的PC817线性光电隔离器，它的隔离电压高达5000V，能够使前端与负载完全的隔离，从而达到增加安全性和减小电路干扰的作用。为避免发生竞争冒险，通过第一电阻R3和第二电阻R4进行分压作为比较器的反向端。第一光电隔离器的输入端串联两个阻值为47K的电阻，减小电流保证光耦不因为电流过大而被烧坏。经过过零检测电流我们将交流信号转换成我们容易处理的电平信号，得到的信号波形图如图2所示，正弦波是我们日常生活中使用的交流电，频率为50HZ，方波是经过光电隔离器得到到过零检测信号，其频率也为50HZ。因为在光电隔离器PC817中，被光探测器导通需要一定电压，在第一比较器TLV3701中反向端也加入了一定的电压，因此在过零点时刻会产生的一定的相移λ，如图中所示，每个周期中的两个零点时刻的检测一个会有λ的滞后，一个会有λ的提前，并且这两个相移是消除不掉的，只能通过软件在处理时进行矫正。

如图3所示，缺相信号检测电路包括第二比较器、第二光电隔离器、电阻电容并联充放电电路和2个电阻，高压交流电通过第二光电隔离器与第二比较器的正向输入端连接，第三电阻R10为2KΩ，第四电阻R9为1KΩ，第三电阻R10的一端与3.3V连接，即将电源电压的1/3作为第二比较器的反向输入端，也就是当交流电的幅值小于原来幅值的1/3时，就可认为电路该相缺相，在正常工作的情况下，缺相检测电路的输出应为高电平。第三电阻的另外一端与第二比较器的反向输入端连接，第三电阻的另外一端还与第四电阻的一端连接，第四电阻的另外一端与地连接，电阻电容并联充放电电路一端与第二比较器的正向输入端连接，另外一端与地连接，第二比较器的输出端与CPLD逻辑处理模块连接；电阻R8电容C1并联构成充放电电路，当交流电进入正半周期时，处于充电状态，交流电进入负半周期时，处于放电状态，这样避免当进入负半周期时误判为缺相。放电时间t＝RC，放电时间t应大于交流电周期的一半，因为当交流电进入另一半周期时，光耦的输出端是断开的，比较器的正相输入端的输入为零，会导致缺相检测电路的输出为零，误判为交流电缺相，所以只能通过充放电电路来确保不会产生误判。第二比较器TLV3701CD的输出脚1脚分别与EMP570的PIN28和PIN27脚相连。一旦检测到电路中有缺相，立刻断开所有的开关和继电器，达到保护负载和整个电路系统的目的。

2、CPLD逻辑处理模块

作为整个系统的核心模块，本发明选用了ALTERA公司的MAX II系列的EMP570芯片作为处理器，它是复杂可编程逻辑器件，对其用VHDL语言编程，实质上就是将这个器件里面的独立逻辑组合起来变成一个可使用的逻辑电路对系统进行信号采集和控制，采用逻辑电路一旦组合就不会变化，能够减小系统出现的异常和死机的现象，从而避免了传统的单片机出现程序跑飞或者乱码的现象。此外，本系统设计所需要的逻辑单元与本器件提供的逻辑单元相差不大，避免了资源的浪费，另一方面，它是并行结构存在的，处理速度也比较快。如图6所示，CPLD逻辑处理模块包括CPLD芯片和单片机L9110，CPLD芯片的I/O端口与单片机L9110连接，单片机L9110与继电器连接；单片机L9110的IA脚(6脚)和IB(7脚)分别接入CPLD的I/O口上，5和8脚接地，OA(1脚)和OB(4脚)接到脉冲继电器的控制端，单片机L9110的2和3脚接12V电源并且接4.7uF的电容到地。因为脉冲继电器的工作电压较大，CPLD的I/O口驱动能力相对来说较低，故选用L9110芯片驱动继电器动作。

3、可控硅控制保护模块

在输出控制模块采用单向可控硅对继电器进行保护，其原理图如图4所示。这是单向可控硅的控制电路，包括单向可控硅、三极管和脉冲变压器，三极管与脉冲变压器连接，脉冲变压器与单向可控硅连接，单向可控硅与继电器并联，之后与负载串联，CPLD逻辑处理模块为单向可控硅提供脉冲串；要使单向可控硅导通必须需要满足两个条件：一是在控制极加正触发电压；二是在阳极和阴极加一定的正向电压。而要使导通的可控硅断开仅去掉控制极的触发电压是不行的，只能通过减小阳极和阴极的压差来使其断开。其中耐高压三极管TIP41C驱动脉冲变压器KCB419，脉冲变压器的变压比为3∶1，为可控硅提供合适的控制极电压。本系统采用型号为TYN612的单向可控硅。整个电路的工作顺序是：当达到满足闭合可控硅的条件时，CPLD模块产生频率为2.5K的脉冲串，即CPLD_IN是频率为2.5K，幅值为3.3V的脉冲串，三极管相当于开关的作用，将频率为2.5K，幅值为3.3V的脉冲串转换成频率为2.5K，幅值为12V的脉冲串送入脉冲变压器，通过脉冲变压器的变比产生4V左右的电压到可控硅的控制极，当可控硅的阳极和阴极有正的压差存在时，可控硅就闭合。

4、程序结构和处理的问题

(1)过零点时刻的选取

从图2中我们可以看到，交流电每个周期有两处过零点，因此我们得到的电平信号里也会有两次电平变化，图中的第一个过零点是从反向过渡到正向，并且在一定相移之后才能检测到电平变化，如果以这个过零点为触发，响应的时间又会在相移之后的一段时间，不能很好地达到过零点处保护的作用，故选取从正向过渡到反向的零点作为响应的触发信号。如图5所示。在这些零点我们可以发现，它们相对于交流信号的零点会有相位的的前移，时间为λ，在理想状态下，我们是在检测到这些零点时先将可控硅导通，因为在实际零点处，可控硅达不到导通的条件，然后再延时λ，在此时刻导通或断开继电器，这样受保护的的继电器就可以得到可控硅和过零点的双重保护。随着导通或断开继电器后，交流电进入到反向状态，可控硅的阴极电压比阳极电压大，可控硅断开，等待下一次的保护进行。

CPLD识别的是电平信号，只需将过零检测电路的输出信号的当前状态与上一状态进行异或，当返回值为‘1’时，这时就是过零点，再判断当前信号电平是高还是低，我们选取当前信号电平为高时作为我们需要的零点。这个零点相比交流电的零点相移时间取决于过零检测电路中的器件选择，光耦的导通需要一定的电压，比较器的反向端也有一定的电压。

本系统通过信号采集模块将交流信号转换成电平信号，选取从正向过渡到反向的零点电平信号作为响应的触发信号，选取当前信号电平为高时作为零点，设在第一光电隔离器导致的相移的时间为λ₁，第一比较器反向输入端电压导致的相移时间λ₂，故相移总时间

λ＝max(λ₁，λ₂)  (1)

设第一光电隔离器导通所需电压为V₁，第一比较器反向输入端电压为V₂，根据交流电的数学表达式得

$V_1=220\×\sin [100\mathrm{\π}\×(t_1+(n+\frac{1}{4})\×T)]V---\left(2\right)$

$V_2=220\×\sin [100\mathrm{\π}\×(t_2+(n+\frac{1}{4})\×T)]V---\left(3\right)$

其中t₁和t₂分别为检测到的零点时的时间，T为交流电的周期，n为在第n个周期内，n＝1，2，3....，实际的零点位置对应的时间应为：

$t=\frac{1}{50}+(n+\frac{1}{4})\×T---\left(4\right)$

根据式(2)、(3)和(4)得到第一光电隔离器导致的相移时间λ₁和第一比较器反向输入端电压导致的相移时间λ₂：

${\mathrm{\λ}}_1=t-t_1=\frac{1}{50}-\frac{\arcsin \left(\frac{V_1}{220}\right)}{100\mathrm{\π}}---\left(5\right)$

${\mathrm{\λ}}_2=t-t_2=\frac{1}{50}-\frac{\arcsin \left(\frac{V_2}{220}\right)}{100\mathrm{\π}}---\left(6\right)$

再根据式(1)就得到相移的总时间，

当控制通断信号为“1”时表示要响应闭合状态，为“0”时表示要响应断开状态，响应闭合状态时，首先通过过零信号检测电路检测交流电的过零点，当检测到交流电的过零点时，CPLD芯片产生频率1Khz的脉冲串给脉冲变压器使得单向硅导通，延时20-λms后CPLD芯片产生一个脉冲信号通过单片机L9110闭合继电器，再延时20ms关闭脉冲串，闭合状态响应完毕；

当控制通断信号为“0”时，响应断开状态，首先进行过零检测，一旦检测到交流电的过零点时，CPLD芯片产生频率1Khz的脉冲串给脉冲变压器使得单向硅导通，延时20-λms后断开继电器，继续延时20ms后关闭脉冲串，断开状态响应完毕；

CPLD芯片一旦检测到缺相，马上产生1Khz的脉冲串导通单向可控硅，对继电器进行保护，然后断开继电器，再立刻关闭脉冲串使得单向可控硅断开，以此来保护整个电路和负载。

(2)程序框架

本系统是通过VHDL对CPLD进行编程，达到实现的目的。CPLD是并行执行的逻辑器件，在使用时首先要对时钟信号进行分频，得到的频率为1KHz，远远大于交流电的频率，不影响过零信号的采集，同时也提高了系统的鲁棒性，具体流程图如图7所示。过零检测和缺相检测与主程序的同时进行的，一旦检测到缺相，马上闭合单向可控硅，对继电器进行保护，然后断开继电器，再立刻停止脉冲串，断开单向硅，以此来保护整个电路和负载。

本程序由多个进程组成，主程序是通过状态机进行编写，状态机由若干个状态组成，每个状态执行不同的程序，主要包括检测继电器的闭合和断开的信号、为产生脉冲串提供触发信号、延时、闭合或者断开继电器等，提供这样不仅方便程序的管理，又能使各个模块有条不紊地工作。

本系统主要针对交流电的三相都进行操作的，每一项的检测和处理都是类似的，所以只说明了其中一相的工作流程。

实验现象和结果说明：继电器使用过程中，在断开和闭合时的损坏的是最大的，本系统的目的就是在继电器断开和闭合时对其进行保护，其实验现象很简单，在没有本系统的保护下，继电器在闭合和断开时会产生很大的火花，但是加上本系统的保护以后，继电器在闭合或者断开时火花几乎没有了。同时，因为本系统是建立在CPLD上，其出错率极低，目前还没有出现过死机或者误判等现象。

本发明的特点和优点：本系统的主控芯片是复杂可编程逻辑器件，提高了系统的稳定性和准确性，能够确保系统准确的采集到各种信号，并作出正确的响应，具备良好的适应能力和抗干扰能力，避免了传统单片机程序跑飞的情况，另一方面在零点检测方面，通过计算第二次过零点的时间来解决相移的问题，进一步提高了过零点的准确性。再者，选用单向可控硅来保护保护继电器能够对闭合和断开作进一步的保护，继电器能够得到过零点和单向硅的双重保护。同时，本系统能够运用到各种电压幅值的交流电路系统中来保护继电器和缺相检测，运用范围广泛。最后，本系统采用集成电路，体积小，使用灵活，能起到保护整个电路和负载的作用。

Claims (1)

1.一种基于CPLD的交流电中保护继电器及其缺相保护系统，包括信号采集模块，CPLD逻辑处理模块和可控硅控制保护模块，220V交流电压与信号采集模块连接，信号采集模块与CPLD逻辑处理模块连接，CPLD逻辑处理模块与可控硅控制保护模块连接，可控硅控制保护模块与继电器连接，其特征在于：

信号采集模块包括过零信号检测电路和缺相信号检测电路，过零信号检测电路包括第一比较器、第一光电隔离器和2个电阻，高压交流电通过第一光电隔离器与第一比较器的正向输入端连接，第一电阻为100KΩ，第二电阻为1KΩ，第一电阻的一端与3.3V连接，第一电阻的另外一端与第一比较器的反向输入端连接，第一电阻的另外一端还与第二电阻的一端连接，第二电阻的另外一端与地连接，第一比较器的输出端与CPLD逻辑处理模块连接；

缺相信号检测电路包括第二比较器、第二光电隔离器、电阻电容并联充放电电路和2个电阻，高压交流电通过第二光电隔离器与第二比较器的正向输入端连接，第三电阻为2KΩ，第四电阻为1KΩ，第三电阻的一端与3.3V连接，第三电阻的另外一端与第二比较器的反向输入端连接，第三电阻的另外一端还与第四电阻的一端连接，第四电阻的另外一端与地连接，电阻电容并联充放电电路一端与第二比较器的正向输入端连接，另外一端与地连接，第二比较器的输出端与CPLD逻辑处理模块连接；

可控硅控制保护模块包括单向可控硅、三极管和脉冲变压器，三极管与脉冲变压器连接，脉冲变压器与单向可控硅连接，单向可控硅与继电器并联，之后与负载串联，CPLD逻辑处理模块为单向可控硅提供脉冲串；

CPLD逻辑处理模块包括CPLD芯片和单片机L9110，CPLD芯片的I/0端口与单片机L9110连接，单片机L9110与继电器连接；

本系统通过信号采集模块将交流信号转换成电平信号，选取从正向过渡到反向的零点电平信号作为响应的触发信号，选取当前信号电平为高时作为零点，设在第一光电隔离器导致的相移的时间为λ₁，第一比较器反向输入端电压导致的相移时间λ₂，故相移总时间

λ＝max(λ₁，λ₂)   (1)

设第一光电隔离器导通所需电压为V₁，第一比较器反向输入端电压为V₂，根据交流电的数学表达式得

$V_1=220\×\sin [100\mathrm{\π}\×(t_1+(n+\frac{1}{4})\×T)]V---\left(2\right)$

$V_2=220\×\sin [100\mathrm{\π}\×(t_2+(n+\frac{1}{4})\×T)]V---\left(3\right)$

其中t₁和t₂分别为检测到的零点时的时间，T为交流电的周期，n＝1，2，3....，实际的零点位置对应的时间应为：

$t=\frac{1}{50}+(n+\frac{1}{4})\×T---\left(4\right)$

根据式(2)、(3)和(4)得到第一光电隔离器导致的相移时间λ₁和第一比较器反向输入端电压导致的相移时间λ₂：

${\mathrm{\λ}}_1=t-t_1=\frac{1}{50}-\frac{\arcsin \left(\frac{V_1}{220}\right)}{100\mathrm{\π}}---\left(5\right)$

${\mathrm{\λ}}_2=t-t_2=\frac{1}{50}-\frac{\arcsin \left(\frac{V_2}{220}\right)}{100\mathrm{\π}}---\left(6\right)$

再根据式(1)就得到相移的总时间，

当控制通断信号为“1”时表示要响应闭合状态，为“0”时表示要响应断开状态，响应闭合状态时，首先通过过零信号检测电路检测交流电的过零点，当检测到交流电的过零点时，CPLD芯片产生频率1Khz的脉冲串给脉冲变压器使得单向硅导通，延时20-λms后CPLD芯片产生一个脉冲信号通过单片机L9110闭合继电器，再延时20ms关闭脉冲串，闭合状态响应完毕；

当控制通断信号为“0”时，响应断开状态，首先进行过零检测，一旦检测到交流电的过零点时，CPLD芯片产生频率1Khz的脉冲串给脉冲变压器使得单向硅导通，延时20-λms后断开继电器，继续延时20ms后关闭脉冲串，断开状态响应完毕；

CPLD芯片一旦检测到缺相，马上产生1Khz的脉冲串导通单向可控硅，对继电器进行保护，然后断开继电器，再立刻关闭脉冲串使得单向可控硅断开，以此来保护整个电路和负载。