CN104660363A

CN104660363A - 一种pn码生成器

Info

Publication number: CN104660363A
Application number: CN201310572602.XA
Authority: CN
Inventors: 张立洁
Original assignee: Individual
Current assignee: Individual
Priority date: 2013-11-18
Filing date: 2013-11-18
Publication date: 2015-05-27

Abstract

一种PN码生成器属于PN码生成技术领域，尤其涉及一种PN码生成器。本发明提供一种效率高、成本低的PN码生成器。本发明包括SRL16E线性反馈移位寄存器，产生的序列共有2N?1种状态，其中N为寄存器的个数，寄存器中的数据在每个触发时钟周期右移一位；反馈由预先确定的寄存器引出，共同经过异或逻辑后，加到寄存器的左端；反馈路径中加入一个多路复用器，多路复用器将期望的状态加载进去。

Description

一种 PN 码生成器

技术领域

本发明属于 PN 码生成技术领域，尤其涉及一种 PN 码生成器。

背景技术

近年来，扩频通信技术在移动通信、个人通信、室内无线通信以及卫星通信中得到越来越广泛的应用。对于 DS-CDMA （ Direct Sequence-Code Division Multiple Access ，直接序列 - 码分多址）移动通信系统，因其具有较好的抗干扰性能而成为军事通信、民用通信以及宇宙通信的一种重要的通信体制。扩频通信的一项关键技术是扩频信号的设计，以及对它的捕捉和跟踪。在 DS-CDMA 移动通信中，也正是利用扩频码来实现用户多址，从而使多用户能同时共享同一频带进行通信。在扩频通信中，通常在伪随机序列（ Pseudo-random Noise ， PN ）的基础上产生扩频码。然而，扩频码（ PN 序列）的生成一直是通信工程师最关心的问题之一。随着 FPGA （ Field Programmable Gate Array ，现场可编程逻辑门阵列）技术的发展，很多人采用 FPGA 来实现 PN 序列发生器。通常情况下应用 FPGA 来实现 PN 码生成器所采用的方法是利用触发器及逻辑门来组成线性反馈移位寄存器，从而产生所需的 PN 序列。然而这种方法会占用大量的触发器资源，不利于缩小芯片面积及制造成本。 SRL16 E 是 Xilinx 公司 VirtexII 等系列 FPGA 的 Slice 中的基本单元，应用它来实现 PN 码生成器可以大大降低 FPGA 中专用触发器的使用量，从而减少 FPGA 片上面积的占用。

发明内容

本发明就是针对上述问题，提供一种效率高、成本低的 PN 码生成器。

为了实现上述目的，本发明采用如下技术方案，本发明包括 SRL16E 线性反馈移位寄存器，产生的序列共有 2N − 1 种状态，其中 N 为寄存器的个数，寄存器中的数据在每个触发时钟周期右移一位；反馈由预先确定的寄存器引出，共同经过异或逻辑后，加到寄存器的左端；反馈路径中加入一个多路复用器，多路复用器将期望的状态加载进去。

作为一种优选方案，本发明在用一个特定的序列来填充时，必须事先知道合适新填充的第一位从寄存器中输出，新的填充序列必须在相同的时钟周期内加载到寄存器中。

作为另一种优选方案，本发明所述移位寄存器包含反馈加入前的长度为 17 位原序列，在接下来的 17 个时钟周期，原序列被移出，新的序列被移出，在 T=0 周期，新的序列移入完毕，反馈路径被断开，并在下一个时钟周期开始驱动新序列的第一位。

本发明有益效果。

本发明应用 SRL16E 来实现 PN 码生成器的方法可以大大节省 FPGA 资源的占用量，并且由于 SRL16E 是被优化设计的模块，相较于传统的方法可提高所设计 PN 码生成器的效率。同时， SRL16E 还可以用来实现滤波器、除法器以及波形发生器等，在大的系统中，例如整个 CDMA 系统，通过使用 SRL16E 可有效降低整个 FPGA 资源的占用量，从而使功耗及成本等得到进一步的降低。

附图说明

为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及具体实施方式，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不用于限定本发明。

图 1 是本发明电路原理图。

具体实施方式

如图所示，本发明包括 SRL16E 线性反馈移位寄存器，产生的序列共有 2N − 1 种状态，其中 N 为寄存器的个数，寄存器中的数据在每个触发时钟周期右移一位；反馈由预先确定的寄存器引出，共同经过异或逻辑后，加到寄存器的左端；反馈路径中加入一个多路复用器，多路复用器将期望的状态加载进去。

本发明在用一个特定的序列来填充时，必须事先知道合适新填充的第一位从寄存器中输出，新的填充序列必须在相同的时钟周期内加载到寄存器中。

所述移位寄存器包含反馈加入前的长度为 17 位原序列，在接下来的 17 个时钟周期，原序列被移出，新的序列被移出，在 T=0 周期，新的序列移入完毕，反馈路径被断开，并在下一个时钟周期开始驱动新序列的第一位。

以上内容是结合具体的优选实施方式对本发明作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明所提交的权利要求书确定的保护范围。

Claims

1.一种PN码生成器，其特征在于包括SRL16E线性反馈移位寄存器，产生的序列共有2N−1种状态，其中N为寄存器的个数，寄存器中的数据在每个触发时钟周期右移一位；反馈由预先确定的寄存器引出，共同经过异或逻辑后，加到寄存器的左端；反馈路径中加入一个多路复用器，多路复用器将期望的状态加载进去。

2.根据权利要求1所述一种PN码生成器，其特征在于在用一个特定的序列来填充时，必须事先知道合适新填充的第一位从寄存器中输出，新的填充序列必须在相同的时钟周期内加载到寄存器中。

3.根据权利要求2所述一种PN码生成器，其特征在于所述移位寄存器包含反馈加入前的长度为17位原序列，在接下来的17个时钟周期，原序列被移出，新的序列被移出，在T=0周期，新的序列移入完毕，反馈路径被断开，并在下一个时钟周期开始驱动新序列的第一位。