CN104615953A - 一种配置数据流安全性高的可编程逻辑器 - Google Patents

Abstract

本发明属于可编程逻辑器技术领域，具体为一种配置数据流安全性高的可编程逻辑器。该可编程逻辑器包括基于SRAM配置层的可编程逻辑阵列、非挥发片上存储器、安全机制控制电路、配置控制电路，接口模块，还可以包括其它模块；非挥发片上存储器可以包括多个分区，存储不同类别的数据，例如配置数据流存储、密钥存储、认证标签存储等；所述的非挥发片上存储器还包括写保护电路，写保护电路可以针对非挥发片上存储器的不同分区提供不同的写保护控制策略；所述的非挥发片上存储器特别包含电阻式随机存储器等可以跟逻辑工艺兼容的非挥发存储器。本发明可编程逻辑器可以提供配置数据流在存储和传递过程防止窃取、防止恶意加载等安全特征。

Description

一种配置数据流安全性高的可编程逻辑器

技术领域

本发明属于可编程逻辑器技术领域，具体涉及一种包含片内非挥发存储器以提高配置数据流安全性的可编程逻辑器。

背景技术

可编程逻辑器(Programmable Logic Device, PLD)包括现场可编程门阵列(Field Programmable Gate Array, FPGA)和复杂可编程逻辑器件(Complex Programmable Logic Device, CPLD)等，是一种众所周知的电子信息器件。它可以实现任何数字电路功能，设计者只需将设计仿真验证之后，编译成配置数据流，再将配置数据流加载到可编程逻辑器上，就可以在不修改硬件的情况下，快速实现设计方案。随着可编程逻辑器越来越多地应用于关键领域，基于可编程逻辑器的系统的安全性问题变得严峻。

在PLD中，最为关键的是配置数据流的安全性。配置数据流，也叫配置文件，它是PLD底层结构的镜像。配置数据流体现着系统设计者的知识产权和用户的敏感数据，对配置数据流的窃取可以直接复制整个系统，对配置数据流的篡改可以破坏整个系统。因此，配置数据流通常会成为黑客攻击者的首要目标，对配置数据流在存储和使用中提供高安全保护成为PLD安全的首要任务。

现有技术中，为了保护配置数据流不被窃取和恶意加载，采取了诸如加密、认证等多项技术。以FPGA为例，图1给出了目前主流的基于SRAM的挥发式FPGA中的结构及采取的安全措施，例如Xilinx的Virtex II（参考文献：“Virtex-II Family Overview”, Datasheet, Xilinx website.）。其中系统设计者主机130上设计编译好的配置数据流，存储在片外的非挥发配置存储器120中，为了安全起见，该配置数据流可以加密后的形式存储。在FPGA器件110中，包括基于SRAM配置层的FPGA阵列111、解密等安全电路112、挥发式的密钥存储器113。其中113主要是基于SRAM的，因为其无法在断电后保持数据，所以还需要一个电池140模块来维持供电。系统上电时，配置数据流从120模块进入FPGA器件110内，通过解密等安全电路112利用113模块中存储的密钥进行解密，加载到111模块中的SRAM配置层，完成配置，之后FPGA开始工作。

在这种结构中，一种面临的风险是配置数据流从片外非挥发配置存储器传输到片内SRAM配置层的过程中，攻击者可以通过探测连接处的信号来拦截窃取数据流，或者注入假的数据流来将系统篡改成错误的功能。另一种风险是，采取了加密措施后，密钥存储在片上的挥发存储器113中，用以供电的电池140引入了额外的风险，攻击者可以移除电池，将密钥擦除，从而破坏系统。

另一种现有技术如图2所示，主要部分跟图1的技术相同，只是片内的密钥存储采取了一次编程的非挥发密钥存储213，例如在Altera的高端产品Stratix II（参考：“Stratix II Device Handbook”, Datasheet, Altera website.）中采用了只能一次编程的非易失存储器作为片内密钥存储。尽管可以消除了供电电池以及它所带来的安全风险，但是这种结构仍然面临接口处的拦截风险，同时由于它出于集成制造的可行性和成本考虑，采取了一次编程的非易失存储器作为密钥存储，无法更新数据，在重配置过程中可能面临重播攻击(replay attack)风险，即攻击者从接口处拦截到旧版本的配置数据流，可以发送给FPGA器件210，即使该配置数据流是加密的，因为片内的密钥和认证标签不能更新，攻击者手中的旧版本仍然能够配置FPGA器件。假如此时的系统已经更新版本并修改过之前的安全隐患，那么此时攻击者发送的旧版本就会带来安全威胁，尤其是在一些需要远程重配置的领域，例如航天及军用系统中。同时，一次编程的非挥发存储器无法进行真正的测试，其良率会较低，进而带来整体FPGA器件良率的降低。

另一种现有技术，是基于非挥发存储器(non-volatile memory, NVM)作为配置层的FPGA，如图3所示，FPGA器件310包括基于非挥发配置层的FPGA阵列311、解密等安全电路312，以及非挥发式密钥存储器313。在这种结构中，配置数据流直接从系统设计者主机330进入可编程逻辑器，加载到311模块的非挥发配置层中，因而不需要片外非挥发存储器来存储配置数据流。如果为了提高安全性，330模块将配置数据流进行了加密，则需要安全解密电路312利用313中的密钥，对配置数据流进行解密之后，再加载到311模块中的非挥发配置层。目前基于这种结构的主要是基于Flash和Antifuse的非挥发FPGA，例如基于Flash的Actel ProASIC3系列、Actel Fusion系列，基于Antifuse的Actel Axcelerator系列（参考：Actel: http://www.actel.com/.）等。在这种结构中，配置数据流直接存储在片内的非挥发配置层中，不需外部非挥发存储器，能够降低外部接口处的探测攻击风险。但是Flash工艺复杂，跟FPGA逻辑部分的兼容性差，制造成本大大提高。而Antifuse是一次编程存储器，无法进行多次配置更新，另外，Antifuse的一次编程性使得难以进行制造测试以检测所有可能的故障，使得编程后良率下降。并且，在这些基于非挥发配置层例如Flash和Antifuse的可编程逻辑器中，解密后的数据直接存储在每个配置点的Flash和Antifuse上，因此存在针对这些NVM的直接入侵式物理攻击的风险，例如采用反向工程直接解剖配置单元内部的非挥发存储点。

随着新型存储器的发展，出现了一些跟逻辑工艺兼容性更好的新型非挥发存储器，使得在FPGA片内集成较多NVM，从成本角度和可制造性角度变得可行。尤其是电阻式随机存储器，具有更好的CMOS工艺兼容性、更低的操作电压、更高的集成密度等，具有多次编程能力，为配置数据流存储提供了更多选择。因此，有必要提出一种采用基于逻辑工艺的新型非挥发存储器作为片内配置数据流存储，以提高配置数据流存储和传递安全性的方法。

发明内容

本发明的目的在于提出一种可提高配置数据流在存储及传递过程中安全性的可编程逻辑器。

本发明提出的可编程逻辑器，是一种基于逻辑工艺兼容的非挥发存储器，作为片内配置数据流存储、安全机制控制所需的密钥和标签等关键信息存储的可编程逻辑器，其中所述的非挥发存储器，特别包含电阻式随机存储器(Resistive random access memory，RRAM)。

本发明提出的可编程逻辑器，其结构框图如图4所示。该可编程逻辑器410包括：基于SRAM配置层的可编程逻辑阵列411、非挥发片上存储器420、安全机制控制电路413、配置控制电路412，还可以包括其它模块。其中非挥发片上存储420可以分为多个分区，例如分区一 421、分区二 422、分区三 423、其它分区425等，不同分区可以具有不同的安全需求，可以存储不同类别的数据；非挥发片上存储420还包括一写保护电路424，该写保护电路424可以针对不同分区提供不同的写保护控制策略；外部的系统设计者主机430，通过接口模块440，与可编程逻辑器件410进行通信。

本发明中，所述非挥发片上存储器420的不同分区可以分别为配置数据流存储区、密钥存储区、认证标签存储区等。

本发明中，所述非挥发片上存储器420上的写保护电路模块，可以对不同分区提供不同的安全保护机制，包括：对配置数据流存储区提供外部系统设计者主机对其有条件地改写的权限，对密钥存储区提供一次编程保护或者允许内部安全机制控制电路对其进行有条件地写入的权限，对认证标签存储区提供允许外部系统设计者主机和内部安全机制控制电路有条件地写入的权限，等等。

本发明中，所述的非挥发片上存储器420，特别包含电阻式随机存储器等可以跟逻辑工艺兼容的非挥发存储器。

本发明中，所述的接口模块440，是外部系统设计者主机430和可编程逻辑器410进行数据通信的接口，具体可以是JTAG接口。

本发明中，所述的非挥发片上存储器，其分区数量根据具体情况可以不同。

本发明中，所述的安全机制控制电路413，根据所采取的具体安全机制的不同，可以包括不同种类的解密运算电路，可以包括不同种类的认证电路，可以包括不同种类的器件序列号运算电路，等等。

本发明中，所述的配置控制电路412可以在片内，也可以是片外模块。

该可编程逻辑器在系统上电工作时，配置控制电路412启动配置过程，启动安全机制控制电路413，对非挥发片上存储器中的配置数据流存储区进行读取，并进行安全机制操作（例如包括解密操作），其中所需的密钥从非挥发片上存储器的某一分区进行读取，例如可以是分区三。经过安全机制控制操作（例如解密操作）之后的配置数据流可以加载到可编程逻辑阵列411的SRAM配置层，完成配置，可编程逻辑器开始工作。

该可编程逻辑器在系统重配置（包括第一次配置）时，系统设计者主机430可将设计编译的配置数据流，进行加密，然后通过接口模块440传递进可编程逻辑器410，通过安全机制控制电路413所采取的安全机制进行操作，例如可以包括版本一致性认证机制等，其中安全机制所需的敏感数据包括认证标签等都存储在非挥发片上存储器420的某个分区内，例如可以是分区二。认证通过之后，可将加密后配置数据流写入非挥发片上存储器内的对应分区进行存储，例如可以是分区一。如果认证不通过，则可编程逻辑器拒绝配置数据流从外部载入。所述的安全认证机制操作，可以包括将片内存储的认证标签跟系统设计者主机随配置流发送的标签进行比较，或者进行其他更复杂的运算，也可以包括根据具体的认证机制对片内存储的认证标签进行更新。

本发明的效果是，能提供配置数据流多方面的安全性：

第一，配置数据流存储在可编程逻辑器片内的非挥发存储器，避免了每次上电都要通过外部接口，避免了接口处面临的拦截窃取等攻击；

第二，支持配置数据流加密机制，片内非挥发存储的配置数据流可以加密的形式存储，避免了直接针对该部分配置数据流存储区的反向工程等攻击；

第三，在可编程逻辑阵列的配置层部分是基于SRAM的，SRAM属于挥发式存储器，一旦因反向工程断电后这部分内容会消失，因为避免了如图3所示的非挥发配置阵列可编程逻辑器所面临的反向工程攻击来窃取内容；

第四，密钥和认证标签等安全机制所需的关键信息都存储在片内非挥发存储器中，且配有对应的写保护机制，能最大程度地避免这些敏感信息被外界获取和破坏；

第五，所需的认证标签等关键信息存在片内非挥发存储的分区，分区基于逻辑工艺的非挥发存储器，具备多次编程能力，在写保护电路的保护下具备条件改写能力，因此能支持重复配置过程中采取较精细的一致性检查机制(可多次更新标签)，避免了恶意加载的风险。

附图说明

图1. 根据现有技术的一种可编程逻辑器件示意图。

图2. 根据现有技术的另一种可编程逻辑器件示意图（采用片内一次编程的小容量非挥发密钥存储的FPGA）。

图3. 根据现有技术的另一种可编程逻辑器结构（基于非挥发配置层的FPGA）。

图4. 根据本发明的一种可编程逻辑器的实施例的结构框图。

图5. 根据本发明的实施例的一种可编程逻辑器的更加具体的结构实例。

图6. 根据本发明图5的实施例的可编程器件的上电流程实例。

图7. 根据本发明图5的实施例的可编程器件的重配置(含第一次配置)流程实例。

具体实施方式

下面结合实施例对本发明的具体实施方式做进一步的详细描述。

图5所示为根据本发明提供的可编程逻辑器的一个更加具体的实施例的结构示意图。该可编程逻辑器510包括基于SRAM配置层的可编程逻辑阵列511、非挥发片上存储器520、解密、认证等安全电路513、配置控制电路512，可以还包括其它模块。其中非挥发片上存储520包括多个分区，这些分区包括配置数据流存储区521、认证标签存储区522、密钥存储区523。该非挥发片上存储器520还包括写保护电路524，可以针对非挥发存储器的不同分区提供不同的写保护控制策略。外部的系统设计者主机530，通过该可编程逻辑器510上的接口模块540，跟可编程逻辑器件510进行通信。

其中可编程逻辑阵列511模块是主要的可编程逻辑阵列，其中的配置层是由SRAM构成的，跟现有技术中主流的SRAM 可编程逻辑器的架构兼容。其中配置控制电路512模块用以完成配置数据流从非挥发片上存储器520到可编程逻辑阵列511中的SRAM配置层加载的控制功能，而安全电路513是安全机制控制所需的电路，根据具体情况，可以包括解密电路、认证电路，以及其它一些安全操作电路，例如DNA运算机制电路等。 其中非挥发片上存储器520内的写保护电路524，可以针对不同分区提供不同的安全保护机制，例如对于配置数据流存储区521提供有条件的改写权限，对于密钥存储区523提供一次编程保护或者允许内部安全电路的有条件写入权限，对于认证标签区522提供允许有条件地外部主机写入和内部安全电路写入的权限，等等。

图6是根据图5的实施例的一个可编程逻辑器系统上电到可编程逻辑器开始工作的阶段的流程。在本实施例中，系统上电后，配置控制电路启动安全电路601，解密认证等安全电路513从非挥发片上存储器的密钥存储区读取密钥602，再从配置数据流存储区读取加密的配置数据流603，完成配置数据流解密过程604，再将解密后的配置数据流加载到可编程逻辑阵列中的SRAM配置层605，最后配置可编程逻辑阵列中的逻辑和路由部分，至此配置完成，可编程逻辑器开始工作。

在本实施例的上电流程中，配置数据流是以加密的形式被从外界写入片内非挥发存储器的配置数据流存储区521，同时加密密钥也是存储在片内非挥发存储器的密钥存储区523，因此可以有效避免配置数据流传递过程中的窃取风险。而解密后的配置数据流仅存在于片内可编程逻辑阵列的SRAM配置层中，由于SRAM的易失性，一旦断电，SRAM中的配置数据流会消失，因此这部分解密的配置数据流不会被反向工程攻击者所获取。

图7是根据图5的实施例的一个可编程逻辑器重配置（包括第一次配置）的流程。为了提高硬件的利用效率，可编程器件在很多场合需要重配置，即加载新版本的配置数据流来重新配置其功能的过程。在此过程中，需要避免攻击者加载恶意配置流。在本实施例中，重配置启动时，系统设计者主机530产生新的配置数据流并进行加密701，可编程逻辑器501的配置控制电路512启动安全认证流程702，解密认证等安全电路513从片内非挥发存储器的认证标签存储区522读取所需的认证标签等信息703，安全电路513进行配置数据流版本认证过程704，在此过程中可能需要将片内存储的认证标签跟系统设计者主机随配置流发送的标签进行比较或者其他更复杂的运算，也可能根据具体的认证机制对片内存储的认证标签进行更新。随后如果认证通过705，则片内的写保护电路524打开片内配置数据流存储区521的写入权限706，将加密的配置数据流写入片内非挥发配置流存储区521，实现新配置流的写入707。如果在认证过程704过程中认证不通过，则FPGA系统拒绝新的配置流的载入FPGA器件708。

应当指出，现有技术的可编程器件中，配置启动控制有多种方式，有些来自可编程逻辑器内部的配置控制器，有些是来自可编程逻辑器片外的配置控制器。

在本实施例的重配置流程中，支持对新配置数据流进行一致性认证，且所需的认证标签存储于可编程逻辑器片内非挥发存储区，同时标签存储区具备有条件更新的能力，可支持更加复杂的认证机制，可以有效地阻止恶意数据流的加载，也可以抵抗重播攻击等新型攻击形式。

尽管对本发明的描述是以参考实例的方式作出的，但是本领域的技术人员将认知到，在不脱离本发明的范围和精神的前提下，可以在形式或者细节上作出改变。

Claims (9)

1. 一种配置数据流安全性高的可编程逻辑器，其特征在于，包括：基于SRAM配置层的可编程逻辑阵列、非挥发片上存储器、安全机制控制电路、配置控制电路；其中非挥发片上存储可以分为多个分区，不同分区可以具有不同的安全需求；非挥发片上存储420还包括一写保护电路，该写保护电路针对不同分区提供不同的写保护控制策略；外部的系统设计者主机通过接口模块与可编程逻辑器件进行通信。

2. 根据权利要求1所述的可编程逻辑器，其特征在于，所述非挥发片上存储器的不同分区分别为配置数据流存储区、密钥存储区、认证标签存储区。

3. 根据权利要求2所述的可编程逻辑器，其特征在于，所述的非挥发片上存储器上的写保护电路模块，对不同分区提供不同的安全保护机制，包括对所述的配置数据流存储区提供外部系统设计者主机对其有条件地改写的权限，对所述的密钥存储区提供一次编程保护或者允许内部安全机制控制电路对其进行有条件地写入的权限，对所述的认证标签区提供允许外部系统设计者主机和内部安全机制控制电路有条件地写入的权限。

4. 根据权利要求1所述的可编程逻辑器，其特征在于，所述的非挥发片上存储器，特别包含电阻式随机存储器。

5. 根据权利要求1所述的可编程逻辑器，其特征在于，所述的安全机制控制电路，根据所采取的具体安全机制的不同，采用不同种类的解密运算电路，不同种类的认证电路，不同种类的器件序列号运算电路。

6. 根据权利要求1所述的可编程逻辑器，其特征在于，其所述的配置控制电路在片内，或者是片外模块。

7. 一种基于权利要求1-6之一所述的可编程逻辑器的上电工作流程，其特征在于：系统上电工作时，安全机制控制电路对非挥发片上存储器中的一个分区读取配置数据流，从非挥发片上存储器的一个分区进行读取所需的密钥，并进行安全机制控制操作，所述安全机制控制操作包含解密操作；经过安全机制控制操作之后的配置数据流加载到基于SRAM配置层的可编程逻辑阵列中，完成配置，可编程逻辑器开始工作。

8. 一种基于权利要求1-6之一所述的可编程逻辑器的重配置流程，其特征在于：系统设计者主机产生新的配置数据流并进行加密，配置控制电路启动安全认证流程，安全机制控制电路从片内非挥发存储器的一个分区读取认证标签，安全机制控制电路进行配置数据流版本认证过程；如果认证通过，则片内非挥发存储器内的写保护电路打开配置数据流存储分区的系统设计者主机的写入权限，将加密的配置数据流写入片内非挥发配置流存储分区，实现新配置流的写入；如果认证不通过，则可编程逻辑器拒绝配置数据流的载入。

9. 根据权利要求8所述的重配置流程，其特征在于，所述的安全认证机制可以将片内非挥发存储器存储的认证标签跟系统设计者主机随配置流发送的标签进行比较，或者进行其他更复杂的运算，或者根据具体的认证机制对片内非挥发存储器内的认证标签进行更新。