CN104598919A - 用于相似度智能匹配的模糊识别器及方法 - Google Patents

Abstract

本发明提供了一种用于相似度智能匹配的模糊识别器及方法，所述模糊识别器包括综合隶属函数发生器阵列、匹配度排序单元和地址编码器，其中：综合隶属函数发生器阵列包括用于存储N个模板的N行隶属函数发生器单元，N为正整数；每一隶属函数发生器单元包括存储单元以及匹配单元；匹配度排序单元通过N根信号线连接到地址编码器，并用于在匹配周期内根据综合隶属函数发生器阵列中匹配线电压的大小依次向对应的信号线输出特征电平信号；所述地址编码器用于在信号线输出所述特征电平信号时输出该信号线对应的存储地址。本发明将综合隶属度的存储、匹配、求和以及结果排序结合在一起，从而优化了模糊识别的操作时间和操作面积。

Description

用于相似度智能匹配的模糊识别器及方法

技术领域

本发明涉及本发明涉及模糊识别领域，尤其是涉及一种用于相似度智能匹配的模糊识别器及方法。

背景技术

模糊逻辑的概念是由L.A.Zadeh在1965年提出的，它的产生是使计算机科学向人脑的自然机理方面发展的重大突破。模糊逻辑和神经网络、遗传算法，都被认为是智能时代的关键技术。目前，模糊逻辑已经被成功地运用到许多领域，如智能控制、模式识别。

客观事物的特征往往带有某些模糊性，因而，人脑常常进行模糊推理和模糊判断，这就是模糊数学应用于模式识别的物理基础。模糊模式识别的基本原则是最大隶属度原则。在实际生活中，一个标准模式往往具有多个模糊特征。如已知n个具有m个模糊特征的标准模式，第i个模式的第j个模糊特征为(i＝1,2,...,n；，j＝1,2,...,m),则每个标准模式成为一个模糊向量：

${\tilde{A}}_i=\stackrel{\&CenterDot;}{A_i}=<{\tilde{A}}_{i1},{\tilde{A}}_{i2},\&CenterDot;\&CenterDot;\&CenterDot;{\tilde{A}}_{\mathrm{im}}>,1\&le;i\&le;n.$

设是待识别模式，它的每一个分量对应着一个模糊特征，若存在i∈{1,2,...,n},使得

${\mathrm{\&mu;}}_{{\tilde{A}}_i}\left(u_0\right)=\max \{{\mathrm{\&mu;}}_{{\tilde{A}}_1}\left(u_0\right),{\mathrm{\&mu;}}_{{\tilde{A}}_2}\left(u_0\right),...,{\mathrm{\&mu;}}_{{\tilde{A}}_n}\left(u_0\right)\},$

则认为u₀相对隶属于其中假定

${\mathrm{\&mu;}}_{\widetilde{A_i}}\left(u_0\right)=M_m({{\mathrm{\&mu;}}_{\tilde{A}}}_{i1}\left({u_1}^0\right),{\mathrm{\&mu;}}_{\widetilde{A_{i2}}}\left({u_2}^0\right),...,{\mathrm{\&mu;}}_{{\tilde{A}}_{\mathrm{im}}}\left({u_m}^0\right)),$

为隶属函数，M_m()是一个综合函数。

综合函数的选择有多种，常用的有

求小函数： $\underset{j}{\mathrm{\&Lambda;}}\left(X\right)=\underset{j=1}{\overset{m}{\mathrm{\&Lambda;}}}{x}_j,$

加权求和函数：

其中，X＝(x₁,x₂,....,x_m),α_j∈[0,1]。由于求小函数只强调了某一个局部特征，完全忽略了其它特征，较难适于模式识别；而加权求和函数不仅能通过对权重α_j的调整来强调局部特征，而且也不会忽略其它特征，所以加权求和函数更适于模式识别。

模糊识别处理可以采用软件通过数字计算机来实现，但这样很难进行实时处理。为此人们致力于直接采用硬件技术，以实现高速的模糊信息处理。目前，模糊硬件系统分数字和模拟两种形式。数字模糊系统可以充分利用成熟的数字VLSI技术，但规模较大。模拟型模糊系统是由多值(包括连续值)逻辑电路单元构成。多值逻辑电路主要有电压型和电流型两种。同电流型电路相比，电压型电路具有精度高、速度快、功耗小，特别是采用MOS工艺制作的电压型电路，还具有集成度高、易于同数字电路混合集成的特点，所以电压型电路目前已广泛地应用于多种集成电路系统中。

然而，现有的模糊识别方式和系统仍存在识别所需时间长，所需电路面积大的缺点，啓待改进。

发明内容

本发明要解决的技术问题在于，针对上述的识别时间长和操作面积大的问题，提供一种用于相似度智能匹配的模糊识别器及方法。

本发明解决上述技术问题的技术方案是，提供一种用于相似度智能匹配的模糊识别器，包括综合隶属函数发生器阵列、匹配度排序单元和地址编码器，其中：

所述综合隶属函数发生器阵列包括用于存储N个模板的N行隶属函数发生器单元，且每一行隶属函数发生器单元包括连接到同一匹配线并用于存储同一个模板的M个模糊特征的M×L个隶属函数发生器单元，每一模糊特征具有L个特征位且该L个特征位具有不同系数值，其中N、M，L为正整数；

每一所述隶属函数发生器单元包括：用于存储标准模式的一个模糊特征的一个特征位的存储单元以及匹配单元；所述匹配单元包括比较单元与电压控制型开关，且所述比较单元连接至所述存储单元及搜索线对，用于将所述存储单元存储的该特征位与由所述搜索线对输入的待识别模式的一个特征位进行比较；所述电压控制型开关连接至所述比较单元及匹配线并在所述比较单元的比较结果为匹配时不形成放电通道，保持所述匹配线的初始电平、在所述比较单元的比较结果为不匹配时形成放电通道，使所述匹配线放电；

所述匹配度排序单元通过N根信号线连接到地址编码器，并用于在匹配周期内根据综合隶属函数发生器阵列的N行隶属函数发生器单元中匹配线电压的大小依次向对应的信号线输出特征电平信号；所述地址编码器用于在信号线输出所述特征电平信号时输出该信号线对应的存储地址。

在本发明所述的用于相似度智能匹配的模糊识别器中，所述电压控制型开关为N型场效应晶体管，用于存储同一模糊特征的L个特征位的隶属函数发生器单元的N型场效应晶体管的宽度不同，且其宽度比例分别与该L个特征位的系数值相对应，其中系数值越高，对应的宽度比例越高。

在本发明所述的用于相似度智能匹配的模糊识别器中，所述存储单元连接于写控制线与位线对，并在所述写控制线的控制下由所述位线对该存储单元写入特征位或读取特征位；用于存储同一模糊特征的L个特征位的隶属函数发生器单元的N型场效应晶体管的宽度比例是以2的k次方实现，其中k＝0、1、2…L-1。

在本发明所述的用于相似度智能匹配的模糊识别器中，所述匹配度排序单元包括N个支路，且每一所述隶属函数发生器单元的匹配线分别经由一个支路连接到一根信号线；每一所述支路包括第一锁存子单元、第二锁存子单元、求大子单元、复位子单元以及放电子单元，所述第一锁存单元经由放电子单元接地且该放电子单元的控制端经由一个或门连接到第一复位信号和所在支路的求大子单元中输出单元的输出端。

在本发明所述的用于相似度智能匹配的模糊识别器中，每一所述第一锁存子单元包括第一开关、第一电容，且所述第一电容的第一端经由第一开关连接到隶属函数发生器单元的匹配线、第二端接地，所述N个支路中所有第一锁存子单元的第一开关由同一第一控制信号控制断开和闭合；每一所述第二锁存子单元包括第二开关、第二电容，且所述第二电容的第一端经由第二开关连接到所在支路的第一锁存子单元的输出端，所述N个支路中所有第二锁存子单元的第二开关由同一第二控制信号控制断开和闭合。

在本发明所述的用于相似度智能匹配的模糊识别器中，每一所述求大子单元包括第三开关、P型MOS管及N-1个N型MOS管，且同一求大子单元中的N-1个N型MOS管的源极分别接地、栅极分别经由其他N-1个支路中的第三开关连接到对应支路的第二锁存单元的输出端、漏极经由该N-1个N型MOS管所在的支路的第三开关连接到第二锁存单元的输出端，所述P型MOS管的源极连接直流电源接线端、栅极连接偏置电压接线端、漏极连接到N型MOS管的漏极；所述N个支路中所有求大子单元的第三开关由同一第三控制信号控制断开和闭合。

在本发明所述的用于相似度智能匹配的模糊识别器中，每一所述复位子单元包括第四开关，且该第四开关接于求大子单元中输出单元的输入端与参考地之间；所述N个支路中的所有复位子单元的控制端由同一第二复位信号控制断开和闭合。

在本发明所述的用于相似度智能匹配的模糊识别器中，每一支路中的第一锁存子单元包括一个同相输入端连接第一电容的第一端的运算放大器，且该运算放大器的输出端及反相输入端连接到第一锁存子单元输出端。

在本发明所述的用于相似度智能匹配的模糊识别器中，每一支路中的放电子单元包括连接在对应第一电容的第一端与参考地之间的第五开关，且该第五开关的控制端经由一个或门连接到所在支路的求大子单元中输出单元的输出端及第一复位信号。

本发明还提供一种用于相似度智能匹配的模糊识别方法，包括以下步骤：

(a)通过综合隶属函数发生器阵列的N行隶属函数发生器单元存储N个模板，每一行隶属函数发生器单元通过连接到同一匹配线的M×L个隶属函数发生器单元存储同一模板的M个模糊特征，每一模糊特征具有L个特征位且该L个特征位具有不同系数值，其中N、M，L为正整数；

(b)所述综合隶属函数发生器阵列中的隶属函数发生器单元通过电压控制型开关在比较单元确认存储单元中的值与经搜索线对输入的值匹配时不形成放电通道，保持所述匹配线的初始电平、在所述比较单元的比较结果为不匹配时形成放电通道，使所述匹配线放电，所述存储单元用于存储标准模式的一个模糊特征的一个特征位的存储单元；

(c)根据综合隶属函数发生器阵列的各行隶属函数发生器单元中匹配线电压的大小使对应的N根信号线依次输出特征电平信号；

(d)在任一信号线输出所述特征电平信号时输出该信号线对应的存储地址。

本发明将综合隶属度的存储、匹配、求和以及结果排序结合在一起，从而优化了模糊识别的操作时间和操作面积，并按照综合隶属度的大小进行排序，输出最匹配、次匹配、第三匹配等的识别结果，便于识别结果后续再处理，提高了识别系统的整体识别率。本发明可方便地应用于模式识别和人工智能中，其匹配所需的时间少，便于实时处理和应用。

附图说明

图1是本发明用于相似度智能匹配的模糊识别器实施例的示意图。

图2是图1中隶属函数发生器阵列的结构示意图。

图3是图2中隶属函数发生器单元的结构示意图。

图4是由四个图3中的隶属函数发生器组成的隶属函数发生器阵列的结构示意图。

图5是图1中匹配度排序单元的具体实现的示意图。

图6是本发明用于相似度智能匹配的模糊识别器的各电压信号时序图。

图7是本发明用于相似度智能匹配的模糊识别方法实施例的流程示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明模糊识别的综合函数采用加权求和函数，其权重选择为1，基于此，本发明提供一种用于相似度智能匹配的模糊识别器，该隶属函数发生器单元对标准模式的每一模糊特征的各特征位进行存储，并将待识别模式的一个特征位与之匹配，可将综合隶属度的存储、匹配、求和、排序结合在一起，优化了模糊识别的操作时间和操作面积，并按照综合隶属度的大小进行排序，输出最匹配、次匹配、第三匹配等的识别结果，便于识别结果后续再处理，提高了识别系统的整体识别率。

如图1-3所示，是本发明的用于相似度智能匹配的模糊识别器实施例的示意图。本实施例的模糊识别器包括综合隶属函数发生器阵列100、匹配度排序单元110和地址编码器120，其中综合隶属函数发生器阵列100包括用于存储N个模板的N行隶属函数发生器单元，且每一行隶属函数发生器单元包括连接到同一匹配线并用于存储同一个模板的M个模糊特征的M×L个隶属函数发生器单元200，每一模糊特征具有L个特征位且该L个特征位具有不同系数值，其中N、M，L为正整数。

匹配度排序单元110通过N根信号线(该信号线与隶属函数发生器单元200的匹配线一一对应)连接到地址编码器120，并用于在匹配周期内根据综合隶属函数发生器阵列100的N行隶属函数发生器单元中匹配线电压的大小依次向对应的信号线输出特征电平信号；地址编码器120用于在信号线输出特征电平信号时输出该信号线对应的存储地址，即输出与待识别模式最匹配的模板。在具体实现时，上述特征电平信号可以为高电平信号，即匹配度排序单元110根据匹配线电压从大到小的顺序，经由对应的信号线分别先后向地址编码器120输出高电平信号。

上述用于相似度智能匹配的模糊识别器通过时序控制电路150控制时序，并通过隶属函数输入/输出电路130经由位线对BL，/BL向综合隶属函数发生器阵列100写入多个标准模式的模糊特征或从综合隶属函数发生器阵列100读取该多个标准模式的模糊特征。待识别模式经特征译码输入电路140译码获得特征值后，通过搜索线队SL，/SL输入至综合隶属函数发生器阵列100。

如图2所示，是图1中综合隶属函数发生器阵列100的结构示意图，该综合隶属函数发生器阵列100为N个具有M个模糊特征的模板的隶属函数发生器阵列。如图所示，该综合隶属函数发生器阵列100包括N个模板101(N为正整数，在本较佳实施例中，N＝2)，各模板101分别对应一标准模式。各模板101包括M×L个图3中的隶属函数发生器单元200(M、L为正整数)，且每一模板101的M×L个隶属函数发生器单元对应同一个匹配线ML，即每个模板可存储M个模糊特征，每个模糊特征具有L个特征位且该L个特征位具有不同系数(该系数值具体可通过隶属函数发生器单元中的N型场效应晶体管Q31～Q34的尺寸来定义)。不同模板上的隶属函数发生器单元200则对应不同的匹配线ML。

在该较佳实施例中，通过综合隶属函数发生器阵列100的各模板101的位线对向各模板101存储M个模糊特征的特征位，通过隶属函数发生器阵列的各模板101的搜索线对向各模板101输入待识别模式的M个特征值的特征位，各模板101的隶属函数发生器单元将所存储的M个模糊特征的各特征位与待识别模式的M个特征值的各特征位进行比较，若所存储的该M个模糊特征的各特征位与待识别模式的M个特征值的各特征位完全匹配，则相应模板101对应的ML输出高电平信号；若所存储的该M个模糊特征的各特征位与待识别模式的M个特征值的各特征位不完全匹配，则相应模板101对应的ML放电，并因各模板101不匹配的特征位所在位置以及不匹配的特征位的数量的不同，各模板101对应ML最终的电压不同。

如图3所示，是图2中隶属函数发生器单元200的结构示意图，其中，一个隶属函数发生器单元200可以存储标准模式的一个模糊特征的一个特征位。该隶属函数发生器单元200包括存储单元210以及匹配单元220。其中，该特征位存储于该存储单元210中，且该存储单元210连接于写控制线WL以及由位线BL和反位线/BL构成的位线对，当写控制线WL输入高电平，晶体管Q1和Q2导通时，通过位线对可以向存储单元210中写入特征位，或者从存储单元210中读取特征位。

该匹配单元220连接至存储单元210、由搜索线SL和反搜索线/SL构成的搜索线对以及匹配线ML0。该匹配单元220包括比较单元221以及电压控制型开关222。

其中，比较单元221连接至存储单元210及搜索线对。通过该搜索线对可以向比较单元221输入待识别模式的特征值的一个特征位，比较单元221则对存储单元210所存储的特征位与通过搜索线对输入的特征位进行比较，并将比较结果输出至电压控制型开关222。

电压控制型开关222连接至比较单元221及匹配线ML0，其根据比较单元221输出的比较结果确定是否形成匹配线ML0的放电通道。匹配线ML0预先充电至高电平，当比较单元221比较存储单元210所存储的特征位与通过搜索线对输入的特征位匹配时，电压控制型开关222不形成放电通道，匹配线ML0保持初始电平不变；当比较单元221比较存储单元210所存储的特征位与通过搜索线对输入的特征位不匹配时，电压控制型开关222形成放电通道，使匹配线ML0放电，将匹配线ML0电平拉低。

在该较佳实施例中，该比较单元221采用异或门比较器实现，当比较结果为匹配时，输出低电平至电压控制型开关222；反之，当比较结果为不匹配时，输出高电平至电压控制型开关222。该比较单元221并不局限于采用异或门比较器实现，亦可采用其他等效逻辑电路实现。

而电压控制型开关222则可采用场效应晶体管实现，在该第一较佳实施例中采用N型场效应晶体管Q3实现。该N型场效应晶体管Q3的栅极连接至比较单元221的输出端，漏极连接至匹配线ML0，源极连接地。该电压控制型开关222亦不局限于本较佳实施例中采用N型场效应晶体管Q3，亦可考虑采用P型场效应晶体管Q3或场效应晶体管组配合相应电路变化实现。值得注意的是，由于采用N型场效应晶体管作为电压控制型开关，通过控制其导电时间，可以实现匹配线ML0的部分放电，即不会放电至零。此外，因N型场效应管的尺寸不同，匹配线ML0放电时的放电速度也不同，故可通过N型场效应管的尺寸来控制匹配线ML0的放电速度，这将在下文进行详述。

通过上述隶属函数发生器单元200，隶属函数发生器阵列100可以根据所存储数据的内容而非存储数据的位置来访问和修改数据。该隶属函数发生器阵列100接收待识别模式的特征值的特征位，并且将所接收的特征位与所存储的所有特征位进行比较，以确定在二者之间存在单个匹配、多个匹配还是不匹配。且隶属函数发生器阵列的行中的每一个存储位置与匹配线相连，藉由该匹配线指示所存储的数据字和所接收的特征位之间比较得到的匹配或不匹配结果。

当图2中的隶属函数发生器阵列100中，当N＝1，M＝1，L＝4时，该综合隶属函数发生器阵列100可实现为图4中所示的四位隶属函数发生器阵列。以下以图4示出的具有一行四个隶属函数发生器单元200的隶属函数发生器阵列，说明图2中隶属函数发生器阵列100的工作原理。该隶属函数发生器阵列存储一个具有4个特征位的模糊特征，对应于一个匹配线ML0。

该隶属函数发生器阵列通过各隶属函数发生器单元200对应的位线对，存储该模糊特征的各特征位，并通过各隶属函数发生器单元对应的搜索线对输入待识别模式的一特征值的各特征位，各隶属函数发生器单元将所存储的该模糊特征的各特征位与待识别模式的各特征位进行比较，若所存储的该模糊特征的各特征位与待识别模式的该特征值的各特征位完全匹配，则ML0输出高电平信号；若所存储的该特征的各特征位与待识别模式的该特征值的各特征位不完全匹配，则ML0放电。

进一步地，可以设置，不匹配的特征位的系数值越高，相应场效应晶体管导通后，ML0放电速度越快，ML0的电压越低。

具体而言，在该较佳实施例中，该四个隶属函数发生器单元除了其电压控制型开关的N型场效应晶体管Q31～Q34的尺寸(W/L)不同外，其他结构均相同。

由于N型场效应晶体管Q31～Q34的尺寸不同，使得相应N型场效应晶体管导通时ML0的放电速度不同，即尺寸越大的N型场效应晶体管，其导通时，ML0的放电速度越大，ML0的电压越低。在本较佳实施例中，N型场效应晶体管Q31～Q34的宽度不同，且其宽度的比例是按2的k次方实现，其中k＝0,1,2,3。在此，N型场效应晶体管的宽度比例可分别对应于所存储的模糊特征的各特征位的系数值，亦即待识别模式的特征值的各特征位的系数值，特征位系数值越高，对应的宽度比例越高。在本实施例中，模糊特征和待识别模式的特征值均可采用二进制数表示，选择2的k次方比例作为N型场效应晶体管的宽度比例，来与其系数值相对应，可相应呈现不同特征位不匹配时ML0的放电速度。当然本发明并不限于此，模糊特征和待识别模式的特征值亦可采用其他数制表示，且N型场效应晶体管Q31～Q34的宽度比例亦不局限于2的k次方。关于这种设置所产生的效果通过下文的叙述会有更清晰的呈现。

在此举一个简单的例子来说明：

若N＝2，M＝2，L＝4，即综合隶属函数发生器阵列包括两个模板，各模板采用两个如图4所示的四位隶属函数发生器单元实现，可存储2个模糊特征，每个模糊特征具有4个特征位，采用二进制，其阵列如下：

第一模板：1001   0011

第二模板：0011   1010

其中，每个模糊特征的4个特征位中最左位为最高位；

通过搜索线对向模板输入待识别模式，包括两个特征值，采用二进制，其特征向量为10110010；

将所输入的特征向量的各特征位与阵列中的每一模板所存储的2个模糊特征的各特征位相比较：

与第一模板的比较，则第一个模糊特征中第2个特征位与特征向量的相应特征位不匹配，故其对应的N型场效应晶体管(即宽度比例为2，请参考图4)导通，第二个模糊特征中第1个特征位与特征向量的相应特征位不匹配，故其对应的N型场效应晶体管(即宽度比例为1，请参考图4)导通，

与第二模板的比较，则第一个模糊特征中第4个特征位与特征向量的相应特征位不匹配，故对应的N型场效应晶体管(即宽度比例为8，请参考图4)导通，第二个模糊特征中第4个特征位与特征向量的相应特征位不匹配，故对应的N型场效应晶体管(即宽度比例为8，请参考图4)导通；

比较可知，第一模板和第二模板的各特征位与待识别模式的各特征位均不完全匹配，则第一模板和第二模板对应的ML均开始放电。然而，虽然两个模板均有两个特征位不匹配，即两个N型场效应晶体管导通，但因第二模板中不匹配的特征位的系数更大，对应导通的N型场效应晶体管的宽度较大(尺寸较大)，因此其对应的ML的放电速度比第一模板对应的ML要快，故，第二模板对应的ML输出的电压也更低。

这里要说明的是，本发明的综合隶属度求和的功能是通过失配位放电来实现的，先给ML预先充电到高电平，其代表所有特征位都匹配，如果有一个特征位不匹配，其对应的N型场效应晶体管就会导通，不匹配的特征位的系数之和越大，相应N型场效应晶体管导通后，ML放电越快。由此可见，对ML的高电平实行累减的功能，就相当于对匹配位累加的功能，即综合隶属度求和的功能。藉此，可以获得待识别模式相对于多个标准模式的综合隶属度。

以该具体实例来说明，因第一模板所存储的2个模糊特征与待识别模式的两个特征值匹配的特征位的系数之和越大，则待识别模式的两个特征值与第一模板的匹配度更高。

在得到该多个综合隶属度之后，可以通过比较而找出与该待识别模式匹配度最高的标准模式，即待识别模式相对于该多个标准模式的最大综合隶属度。

如图5所示，上述匹配度排序单元110具体可包括N个支路，且每一隶属函数发生器单元的匹配线分别经由一个支路连接到一根信号线。每一支路包括第一锁存子单元、第二锁存子单元、求大子单元、复位子单元以及放电子单元，且第一锁存单元经由一个控制端连接到信号线的放电子单元接地。

在具体实现时，上述每一第一锁存子单元包括第一开关K1、第一电容C1，且第一电容C1的第一端经由第一开关K1连接到隶属函数发生器单元的匹配线ML、第二端接参考地VSS。N个支路中所有第一锁存子单元的第一开关K1由同一第一控制信号Vct0控制断开和闭合。每一第二锁存子单元包括第二开关K3、第二电容C2，且第二电容C2的第一端经由第二开关K3连接到其所在支路的第一锁存子单元的输出端。N个支路中所有第二锁存子单元的第二开关K3由同一第二控制信号Vct1控制断开和闭合。

上述每一支路中的第一锁存子单元可包括一个同相输入端连接第一电容C1的第一端的运算放大器OA1，且该运算放大器的输出端和反相输入端连接到第一锁存子单元输出端，用于使第一锁存子单元和第二锁存子单元的电压保持相等。

每一求大子单元包括第三开关K4、P型MOS管及N-1个N型MOS管，且同一求大子单元中的N-1个N型MOS管的源极分别接地、栅极分别经由其他N-1个支路中的第三开关连接到对应支路的第二锁存单元的输出端、漏极经由该N-1个N型MOS管所在的支路的第三开关连接到第二锁存单元的输出端，所述P型MOS管的源极连接直流电源接线端、栅极连接偏置电压接线端、漏极连接到N型MOS管的漏极；N个支路中所有求大子单元的第三开关K4由同一第三控制信号Vct2控制断开和闭合。当然，在实际应用中，上述求大子单元也可使用任何现有的求大电路代替。

每一求大子单元还可具有一个输出单元OUT1，该输出单元OUT1具有电压转换元件，并通过电压转换元件在输入端电压大于或等于一个设定的阈值电压时输出高电平、在输入端电压小于上述设定的阈值电压时输出低电平。

每一复位子单元包括第四开关K5，且该第四开关K5接于所在支路的求大子单元中输出单元的输入端与参考地VSS之间；N个支路中的所有复位子单元的控制端由同一第二复位信号RST1控制断开和闭合。每一放电子单元包括一个第五开关K2，且该第五开关K2的控制端连接到一个或门的输出端，该或门的第一输入端连接该第五开关K2所在支路的求大子单元中输出单元的输出端，且所有支路中的或门的第二输入端均连接到同一第一复位信号RST0。当然，在实际应用中，上述或门也可采用其他具有类似逻辑功能的电路或元件代替。

上述各个控制信号，例如第一控制信号Vct0、第二控制信号Vct1、第三控制信号Vct2、第一复位信号RST0、第二复位信号RST1等，可通过一个单独的微处理单元(或设备的中央处理单元)产生。

特别地，上述用于相似度智能匹配的模糊识别器还可包括一个计数单元，该计数单元用于在任一信号线输出特征电平信号时计数一次并在计数值达到预设值时使匹配度排序单元110进入下一匹配周期的运行。通过设置计数器的预设值，可定义输出匹配结果的数量。当然上述计数单元也可通过计数第二复位信号、第一控制信号、第二控制信号、第三控制信号中的任一个来实现匹配结果数量控制。

结合图5、6，以下以三个支路描述上述匹配度排序单元110的运行过程，假定匹配线电压ML[0]>ML[1]>ML[2]：

(1)使第一复位信号RST0及第二复位信号RST1分别由低变高，以分别对第一锁存子单元和N型MOS管构成的求大子单元及输出电压进行复位，此时第一锁存子单元的锁存电压VA[0]＝VA[1]＝VA[2]＝0、求大子单元中输出单元OUT1的输出电压Vo[0]＝Vo[1]＝Vo[2]＝0；

(2)使第一控制信号Vct0由低变高，三个支路的第一锁存子单元锁存匹配线电压，三个支路的第一级锁存电压VA[0]>VA[1]>VA[2]，在锁存结束后，使第一控制信号Vct0由高变低；该步骤中可使用运算放大器对锁存电压进行处理，使三个支路中第一锁存子单元的输出电压VL[0]＝VA[0]、VL[1]＝VA[1]、VL[2]＝VA[2]；

(3)使第二控制信号Vct1由低变高，三个支路的第二锁存子单元分别锁存各自连接的第一锁存子单元的输出电压，此时三个支路的第二级锁存电压VC[0]>VC[1]>VC[2]，在锁存结束后，使第二控制信号Vct1由高变低；

(4)使第三控制信号Vct2由低变高，三个支路上的求大子单元对第二级锁存电压VC[0]、VC[1]、VC[2]进行求大操作，经求大子单元处理后，第一支路的第二级锁存电压VC[0]转为高电平、另外两个支路的第二级锁存电压VC[1]和VC[2]转为低电平，即求大子单元输出到三个支路的信号线的电压为Vo[0]为高电平、VC[1]和VC[2]为低电平；

(5)第一支路信号线电压Vo[0]为高电平，使第五开关K2导通，第一电容C1放电到参考地使第一级锁存电压VA[0]变为零，第二支路及第三支路中的第一级锁存电压VA[1]、VA[2]保持不变；

(6)第二复位信号RST1由低变高，对N型MOS管构成的求大子单元及输出电压进行复位，此时求大子单元中输出单元OUT1的输出电压Vo[0]＝Vo[1]＝Vo[2]＝0；

(7)使第二控制信号Vct1由低变高，三个支路的第二锁存子单元分别锁存各自连接的第一锁存子单元的输出电压，此时三个支路的第二级锁存电压VC[1]>VC[2]>VC[0]，且VC[0]＝0，在锁存结束后，使第二控制信号Vct1由高变低；

(8)使第三控制信号Vct2由低变高，三个支路上的求大子单元对第二级锁存电压VC[0]、VC[1]、VC[2]进行求大操作，经求大子单元处理后，第二支路的第二级锁存电压VC[1]转为高电平、另外两个支路的第二级锁存电压VC[0]和VC[2]转为低电平，即求大子单元输出到三个支路的信号线的电压为Vo[1]为高电平、Vo[0]和Vo[2]为低电平；

(9)第二支路的信号线电压Vo[1]为高电平，使第五开关K2导通，该支路中的第一电容C1放电到参考地使第一级锁存电压VA[1]变为零，第一支路及第三支路中的第一级锁存电压VA[0]、VA[2]保持不变；

(10)第二复位信号RST1由低变高，对N型MOS管构成的求大子单元及输出电压进行复位，此时求大子单元中输出单元OUT1的输出电压Vo[0]＝Vo[1]＝Vo[2]＝0；

(11)使第二控制信号Vct1由低变高，三个支路的第二锁存子单元分别锁存各自连接的第一锁存子单元的输出电压，此时三个支路的第二级锁存电压VC[2]>VC[0]＝VC[1]，且VC[0]＝VC[1]＝0，在锁存结束后，使第二控制信号Vct1由高变低；

(12)使第三控制信号Vct2由低变高，三个支路上的求大子单元对第二级锁存电压VC[0]、VC[1]、VC[2]进行求大操作，经求大子单元处理后，第三支路的第二级锁存电压VC[2]转为高电平、另外两个支路的第二级锁存电压VC[0]和VC[1]转为低电平，即求大子单元输出到三根信号线的电压为Vo[2]为高电平、Vo[0]和Vo[1]为低电平。

通过上述操作，三个支路的信号线依次输出一个高电平信号，地址编码器120在接收到高电平信号时输出该信号线对应的存储地址，从而可获得按照与搜索字的近似程度顺序排列的三个存储字的地址。

如图7所示，是本发明用于相似度智能匹配的模糊识别方法实施例的流程示意图。该方法包括以下步骤：

步骤S71：通过综合隶属函数发生器阵列的N行隶属函数发生器单元存储N个模板，每一行隶属函数发生器单元通过连接到同一匹配线的M×L个隶属函数发生器单元存储同一模板的M个模糊特征，每一模糊特征具有L个特征位且该L个特征位具有不同系数值，其中N、M，L为正整数。

步骤S72：综合隶属函数发生器阵列中的隶属函数发生器单元通过电压控制型开关在比较单元确认存储单元中的值与经搜索线对输入的值匹配时不形成放电通道，保持所述匹配线的初始电平、在所述比较单元的比较结果为不匹配时形成放电通道，使所述匹配线放电，所述存储单元用于存储标准模式的一个模糊特征的一个特征位的存储单元。

步骤S73：根据综合隶属函数发生器阵列的各行隶属函数发生器单元中匹配线电压的大小使对应的N根信号线依次输出特征电平信号。

步骤S74：在任一信号线输出所述特征电平信号时输出该信号线对应的存储地址。

上述步骤S71在初始化时执行，而步骤S72～S74则在搜索线对每输入一次值时执行一次。

特别地，上述综合隶属函数发生器阵列的N个匹配线分别经由N个支路连接到N根信号线，而步骤S73可包括：

(a1)将N个支路同时复位；

(a2)使N个支路中的所有第一锁存器对各自连接的匹配线电压进行锁存；

(a3)使N个支路中的所有第二锁存器对各自连接的第一锁存器输出的电压进行锁存，并使第二锁存器的输出电压最大的一个支路输出特征电平信号；

(a4)使计数器计数一次并判断所述计数器的计数值是否达到预设值，在所述计数器的计数值未达到预设值时执行步骤(a5)，否则进入下一匹配周期；

(a5)对输出特征电平信号的支路中的第一锁存器进行放电，并将N个支路同时复位，然后执行步骤(a3)。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种用于相似度智能匹配的模糊识别器，其特征在于，包括综合隶属函数发生器阵列、匹配度排序单元和地址编码器，其中：

所述综合隶属函数发生器阵列包括用于存储N个模板的N行隶属函数发生器单元，且每一行隶属函数发生器单元包括连接到同一匹配线并用于存储同一个模板的M个模糊特征的M×L个隶属函数发生器单元，每一模糊特征具有L个特征位且该L个特征位具有不同系数值，其中N、M，L为正整数；

每一所述隶属函数发生器单元包括：用于存储标准模式的一个模糊特征的一个特征位的存储单元以及匹配单元；所述匹配单元包括比较单元与电压控制型开关，且所述比较单元连接至所述存储单元及搜索线对，用于将所述存储单元存储的该特征位与由所述搜索线对输入的待识别模式的一个特征位进行比较；所述电压控制型开关连接至所述比较单元及匹配线并在所述比较单元的比较结果为匹配时不形成放电通道，保持所述匹配线的初始电平、在所述比较单元的比较结果为不匹配时形成放电通道，使所述匹配线放电；

所述匹配度排序单元通过N根信号线连接到地址编码器，并用于在匹配周期内根据综合隶属函数发生器阵列的N行隶属函数发生器单元中匹配线电压的大小依次向对应的信号线输出特征电平信号；所述地址编码器用于在信号线输出所述特征电平信号时输出该信号线对应的存储地址。

2.根据权利要求1所述的用于相似度智能匹配的模糊识别器，其特征在于：所述电压控制型开关为N型场效应晶体管，用于存储同一模糊特征的L个特征位的隶属函数发生器单元的N型场效应晶体管的宽度不同，且其宽度比例分别与该L个特征位的系数值相对应，其中系数值越高，对应的宽度比例越高。

3.根据权利要求2所述的用于相似度智能匹配的模糊识别器，其特征在于：所述存储单元连接于写控制线与位线对，并在所述写控制线的控制下由所述位线对该存储单元写入特征位或读取特征位；用于存储同一模糊特征的L个特征位的隶属函数发生器单元的N型场效应晶体管的宽度比例是以2的k次方实现，其中k＝0、1、2…L-1。

4.根据权利要求1-3中任一项所述的用于相似度智能匹配的模糊识别器，其特征在于：所述匹配度排序单元包括N个支路，且每一所述隶属函数发生器单元的匹配线分别经由一个支路连接到一根信号线；每一所述支路包括第一锁存子单元、第二锁存子单元、求大子单元、复位子单元以及放电子单元，所述第一锁存单元经由放电子单元接地且该放电子单元的控制端经由一个或门连接到第一复位信号和所在支路的求大子单元中输出单元的输出端。

5.根据权利要求4所述的用于相似度智能匹配的模糊识别器，其特征在于：每一所述第一锁存子单元包括第一开关、第一电容，且所述第一电容的第一端经由第一开关连接到隶属函数发生器单元的匹配线、第二端接地，所述N个支路中所有第一锁存子单元的第一开关由同一第一控制信号控制断开和闭合；每一所述第二锁存子单元包括第二开关、第二电容，且所述第二电容的第一端经由第二开关连接到所在支路的第一锁存子单元的输出端，所述N个支路中所有第二锁存子单元的第二开关由同一第二控制信号控制断开和闭合。

6.根据权利要求4所述的用于相似度智能匹配的模糊识别器，其特征在于：每一所述求大子单元包括第三开关、P型MOS管及N-1个N型MOS管，且同一求大子单元中的N-1个N型MOS管的源极分别接地、栅极分别经由其他N-1个支路中的第三开关连接到对应支路的第二锁存单元的输出端、漏极经由该N-1个N型MOS管所在的支路的第三开关连接到第二锁存单元的输出端，所述P型MOS管的源极连接直流电源接线端、栅极连接偏置电压接线端、漏极连接到N型MOS管的漏极；所述N个支路中所有求大子单元的第三开关由同一第三控制信号控制断开和闭合。

7.根据权利要求4所述的用于相似度智能匹配的模糊识别器，其特征在于：每一所述复位子单元包括第四开关，且该第四开关接于求大子单元中输出单元的输入端与参考地之间；所述N个支路中的所有复位子单元的控制端由同一第二复位信号控制断开和闭合。

8.根据权利要求5所述的用于相似度智能匹配的模糊识别器，其特征在于：每一支路中的第一锁存子单元包括一个同相输入端连接第一电容的第一端的运算放大器，且该运算放大器的输出端及反相输入端连接到第一锁存子单元输出端。

9.根据权利要求8所述的用于相似度智能匹配的模糊识别器，其特征在于：每一支路中的放电子单元包括连接在对应第一电容的第一端与参考地之间的第五开关，且该第五开关的控制端经由一个或门连接到所在支路的求大子单元中输出单元的输出端及第一复位信号。

10.一种用于相似度智能匹配的模糊识别方法，其特征在于：包括以下步骤：

(a)通过综合隶属函数发生器阵列的N行隶属函数发生器单元存储N个模板，每一行隶属函数发生器单元通过连接到同一匹配线的M×L个隶属函数发生器单元存储同一模板的M个模糊特征，每一模糊特征具有L个特征位且该L个特征位具有不同系数值，其中N、M，L为正整数；

(b)所述综合隶属函数发生器阵列中的隶属函数发生器单元通过电压控制型开关在比较单元确认存储单元中的值与经搜索线对输入的值匹配时不形成放电通道，保持所述匹配线的初始电平、在所述比较单元的比较结果为不匹配时形成放电通道，使所述匹配线放电，所述存储单元用于存储标准模式的一个模糊特征的一个特征位的存储单元；

(c)根据综合隶属函数发生器阵列的各行隶属函数发生器单元中匹配线电压的大小使对应的N根信号线依次输出特征电平信号；

(d)在任一信号线输出所述特征电平信号时输出该信号线对应的存储地址。