CN104579359A - 一种压缩数据的解压方法 - Google Patents

Abstract

本发明公开了一种压缩数据的解压方法，将整个原始测试数据的存储变换成无理数的存储；测试时，首先由与自动测试设备相连的普通计算机估算出无理数对应的单精度或双精度小数，将整数部分和前k位小数部分对应游程长度转换成测试向量后依次由ATE通道输入被测芯片；根据

Description

一种压缩数据的解压方法

技术领域

本发明涉及一种对系统芯片的外建自测试方法中测试数据压缩后的还原方法，尤其涉及的是一种压缩数据的解压方法。

背景技术

随着集成电路规模增大，庞大的测试数据量已成为影响集成电路测试的主要问题之一。ITRS报告显示，2019年，测试一个芯片需要20370个测试模式数，是2009年需要测试85个测试模式数的240倍；2019年，需要达到12000的压缩比才能满足测试的需要，是2009年需要达到80压缩比的150倍。

关于测试数据压缩技术的研究主要集中在三个方面：测试集紧缩(Test Set Compaction)、内建自测试(Bui lt-in Self-Test,BIST)和静态编码压缩。(1)测试集紧缩。该技术是指在保证故障覆盖率基本不变的情况下，通过紧缩部分带有无关位(Don’t care bits)的测试立方体(Test Tubes)，减少测试向量个数，从而使测试集达到最小。其优点是不需要增加额外的硬件开销，但是由于测试集紧缩技术减少了测试向量的个数，对非模型故障的覆盖率有一定的影响。另外，通过测试集紧缩后的测试数据量仍然十分庞大，并不能直接存储在ATE的存储器里，还需要进一步压缩。(2)内建自测试。该技术在被测电路中建立测试生成、分析和测试控制结构，使电路能够实现自测试。BIST的优点是可以不依赖于昂贵的ATE设备，使得测试成本大大降低，并且支持测试重用和快速测试。该技术的缺点是生成伪随机测试序列时需要消耗大量的时间，延长了整个测试时间；另外，目前很多电路并不支持BIST，这也影响了BIST的应用。(3)静态编码压缩。该技术就是将测试集T_D编码成一个较小的测试集T_E存储在自动测试设备ATE的存储器中，测试时，由测试头将编码后的测试集T_E送到芯片的解码电路上进行解码还原成原测试集T_D。由于静态编码压缩技术是一种无损编码技术，经编码还原后的测试集跟原测试集相同，所以不会影响被测电路的故障覆盖率。此外，该技术还不需要了解被测电路的内部结构，可以很好地保护IP核的知识产权。因此，该技术在集成电路测试领域中得到了广泛应用。当前比较成熟的编码有很多，Golomb编码、FDR码、VIHC码、交替连续码、Variable-Tail码、混合游程码、SVIC码、变游程码、EFDR、MFVLC、MFVRCVB、相对游程长度码和共游程码等。

中国发明专利201210414485.X提出一种快速查找无理数的测试数据压缩方法，公开了一种动态编码压缩技术，并不直接用代码字来存储游程长度，而是将游程长度出现的规律表示成形如(其中m,l,k全部是整数)无理数，存储时只用存储m,l,k和原始测试数据长度p等四个整数。将对整个测试集的存储转换成了单个或若干个无理数对应的整数存储。另外，提出了一种二分查找无理数的方法，将对无理数的计算转换成对无理数的查找，减少了算法的复杂度。

这种将测试数据转换成无理数的方法来存储数据，从理论上可以无限压缩测试数据，可以从根本上解决测试数据的存储问题。然而该技术中存在如何将无理数还原成原始测试集的问题，难点是如何将无理数展开成小数。使用传统的方法，计算机无法完成大数据的开方运算。

发明内容

本发明的目的在于克服现有技术的不足，提供了一种压缩数据的解压方法，通过逐次迭代，避免了复杂的开方运算。

本发明是通过以下技术方案实现的：包括以下步骤：

(1)将原始测试数据的存储变换成对一个或若干个对应的无理数的离线存储；

(2)估算出所述无理数对应的单精度或双精度小数，所述无理数对应小数的位数不含整数部分为k位，对应的小数为b₀.b₁b₂…b_k，其中b₀、b₁、b₂、…、b_k为对应的游程长度，将整数部分和前k位小数部分对应游程长度转换成测试向量后依次由ATE通道输入被测芯片；

(3)根据t为所述无理数的平方，b_k+1为对应游程长度，由b_k计算出b_k+1，将k+1位所代表的游程转换成测试向量后由ATE通道输入被测芯片；

(4)重复步骤(3)一直到k达到预先计算的原始测试数据长度对应的游程数量；

(5)将测试结果与理论值比较，如果结果一致，则被测芯片通过测试；如果不一致，则被测芯片不通过测试。

作为本发明的优选方式之一，所述k为大于1的自然数。

本发明相比现有技术具有以下优点：本发明利用平方和公式将开方运算转换成传统意义的加减乘除等简单运算，将复杂运算简单化，可以完成大数据的开2次方的向小数的转化，实现动态编码压缩技术的还原。

具体实施方式

下面对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。

本实施例包括以下步骤：

(1)将原始测试数据的存储变换成对一个或若干个对应的无理数的离线存储；(2)测试时，首先由与自动测试设备相连的普通计算机估算出无理数对应的单精度或双精度小数，无理数对应小数的位数不含整数部分为k位，对应的小数为b₀.b₁b₂…b_k，其中b₀、b₁、b₂、…、b_k为对应的游程长度，将整数部分和前k位小数部分对应游程长度转换成测试向量后依次由ATE通道输入被测芯片；

(3)假设无理数为对应小数为x，由于传统的计算机能全部支持或部分支持单精度或双精度的浮点运算，因此，小数x的前若干位可以直接由传统的计算机直接算出。如对于无理数可以算出对应小数1.732，即前3位(不含整数位)。假设前k位(k位不含整数位，k为大于1的自然数)已经计算出来，计算第k+1位小数：

$\sqrt{t}=x=b_0.b_1{b}_2...b_k{b}_{k+1}...$

t＝x²＝(b₀.b₁b₂…b_kb_k+1…)²＝(b₀.b₁b₂…b_k+b_k+1×10^-(k+1)+…)²≈(b₀.b₁b₂…b_k+b_k+1×10^-(k+1))²

≈(b₀.b₁b₂…b_k)²+2×(b₀.b₁b₂…b_k)×(b_k+1)×10^-(k+1)+((b_k+1)×10^-(k+1))²

≈(b₀.b₁b₂…b_k)²+2×(b₀.b₁b₂…b_k)×(b_k+1)×10^-(k+1)

变形得到： $b_{k+1}=\frac{t-{(b_0.b_1{b}_2...b_k)}^2}{2\×(b_0.b_1{b}_2...b_k)}\×{10}^{(k+1)}$

假设无理数已经计算出前3位(不含整数位)小数1.732，第4位小数为：

$b_4=\frac{3-1.732\×1.732}{2\×1.732}\×{10}^4=1$

即前4位(不含整数)对应小数为1.7321；

根据公式t为所述无理数的平方，b_k+1为对应游程长度，由b_k计算出b_k+1，将k+1位所代表的游程转换成测试向量后由ATE通道输入被测芯片，即存储时是将所有的压缩数据变换成一个无理数，还原时将无理数展开成小数，由小数再展开成01代码，再输入到被测芯片；

(4)重复步骤(3)一直到k达到预先计算的原始测试数据长度对应的游程数量；

(5)将测试结果与理论值比较，如果结果一致，则被测芯片通过测试；如果不一致，则被测芯片不通过测试，对不通过测试的被测芯片做进一步故障检测或者丢弃。

正常芯片输入对应的小数1.732，转化成游程长度1732，转化成输入01 000000010001 001 到被测芯片，正常的输出也是一堆01代码，正常的芯片和有故障的芯片输入0100000001 0001 001测试时，输出结果不一样。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种压缩数据的解压方法，其特征在于，包括以下步骤：

(1)将原始测试数据的存储变换成对一个或若干个对应的无理数的离线存储；

(2)估算出所述无理数对应的单精度或双精度小数，所述无理数对应小数的位数不含整数部分为k位，对应的小数为b₀.b₁b₂…b_k，其中b₀、b₁、b₂、…、b_k为对应的游程长度，将整数部分和前k位小数部分对应游程长度转换成测试向量后依次由ATE通道输入被测芯片；

(3)根据t为所述无理数的平方，b_k+1为对应游程长度，由b_k计算出b_k+1，将k+1位所代表的游程转换成测试向量后由ATE通道输入被测芯片；

(4)重复步骤(3)一直到k达到预先计算的原始测试数据长度对应的游程数量；

(5)将测试结果与理论值比较，如果结果一致，则被测芯片通过测试；如果不一致，则被测芯片不通过测试。

2.根据权利要求1所述的一种压缩数据的解压方法，其特征在于，所述k为大于1的自然数。