CN104573754B - 芯片标识符读写方法 - Google Patents
芯片标识符读写方法 Download PDFInfo
- Publication number
- CN104573754B CN104573754B CN201310512156.3A CN201310512156A CN104573754B CN 104573754 B CN104573754 B CN 104573754B CN 201310512156 A CN201310512156 A CN 201310512156A CN 104573754 B CN104573754 B CN 104573754B
- Authority
- CN
- China
- Prior art keywords
- field
- sha
- chip identifier
- otp register
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明涉及读写方法,公开了一种芯片标识符读写方法。本发明中将待写入到一次性编程OTP寄存器中的芯片标识符,先进行安全散列算法SHA的运算,得到经SHA加密后的芯片标识符,然后将该加密后的芯片标识符写入到OTP寄存器中的设定地址内,在从OTP寄存器中读出芯片标识符时,再对上述加密后的芯片标识符进行SHA运算加密,最后用户得到经过两次加密后的芯片标识符。与现有技术相比,本发明中最终显示给用户的芯片标识符经过两次加密处理,由于SHA的运算过程是单向不可逆的,所以即使是黑客也很难根据最终显示给用户的芯片标识符来逆向推断出OTP寄存器里面真实保存的芯片标识符;也不能在空白芯片上写入芯片标识符,无法非法复制。
Description
技术领域
本发明涉及标识符读写方法,特别涉及芯片标识符读写方法。
背景技术
随着嵌入式应用的越来越广泛,产品的安全也显得越来越重要。一方面是为了保护硬件设计,另外一方面也是为了产品本身的安全,防止被黑客攻击(HACKED)。为了保护芯片中的数据,越来越多的厂商在芯片内部提供了一种特殊的寄存器:OTP寄存器(One TimeProgrammable,一次性编程寄存器)。OTP寄存器的特点是每组OTP寄存器包括多个比特位,对每一比特位而言,信息都是一次性写入,不可重写,但是不同比特位可以分多次写入。掉电不丢失数据,可以反复读出数据。
芯片标识符Chip ID具有唯一性和不可更改的要求,所以目前通常都使用OTP寄存器来实现。目前的Chip ID的写入和读出方法如图1所示:
首先是步骤101,设定Chip ID;
然后是步骤102,把设定的Chip ID写入到OTP寄存器;
接着步骤103,在需要读出Chip ID时,从OTP寄存器中读出设定的Chip ID;
最后步骤104,用户获取从OTP寄存器读出的设定的Chip ID。
通常步骤2中把设定的Chip ID写入到OTP寄存器是使用电子熔丝e-Fuse实现的,从硅片代工厂生产出来时,所有芯片都是同样的值,比如说16位0x0,当把设定的Chip ID写入到OTP寄存器时后,芯片的值可以改成设定的Chip ID,比如说是16位的0x1,最后一位改变了,最后系统读到的值就是步骤101中设定的ChipID。这个过程中芯片的外部虽然没有变化,但是由于e-Fuse对芯片的物理影响比较大,如果把这颗芯片解剖分析,就很容易发现改写的位,用光学显微镜就能很容易逆向分析破解这些Chip ID。当然也可以把未写入设定的Chip ID的芯片(对应ID为0x0)改写为0x1,实现复制拷贝。这样就对产品本身的安全性造成很大的威胁。
发明内容
本发明的目的在于提供一种芯片标识符读写方法,使得用户和厂商使用OTP寄存器可以得到唯一的芯片标识符Chip ID,而且难以被逆向破解和非法复制。
为解决上述技术问题,本发明提供了一种芯片标识符读写方法,包含以下步骤:
将待写入到一次性编程OTP寄存器中的芯片标识符,进行安全散列算法SHA的运算,得到经所述SHA加密后的芯片标识符;
将经所述SHA加密后的芯片标识符写入到所述OTP寄存器中的设定地址内;
在从所述OTP寄存器中读出所述芯片标识符时,获取所述OTP寄存器中所述设定地址内的数据;
将所述获取的数据进行SHA的运算,得到经所述SHA加密后的读取数据;
将经所述SHA加密后的读取数据显示给用户。
与现有技术相比,本发明中写入到OTP寄存器的芯片标识符是经过SHA运算后得到的加密的芯片标识符,该加密的芯片标识符与上述待写入到OTP寄存器中的芯片标识符不同,因此可以对待写入到OTP寄存器中的芯片标识符进行加密保护,防止被破解;并且,从OTP寄存器中读取这个加密的芯片标识符时还会经过一次SHA的运算,使最终显示给用户的芯片标识符经过两次加密处理,上述显示给用户的芯片标识符跟写入到OTP寄存器中的已经加密的芯片标识符也不相同,这样就对待写入到OTP寄存器中的芯片标识符作了进一步的加密保护。由于SHA的运算过程是单向不可逆的,所以即使是黑客也很难根据最终显示给用户的芯片标识符来逆向推断出OTP寄存器里面真实的芯片标识符。另外,SHA是把不定长度的一串消息,加以特定的算法处理,得到固定长度的数据,这个数据在理论上破解很困难,工程实现也是不可能的,所以本发明中的芯片标识符也是唯一的,不可复制的。
优选地,在进行SHA的运算之前,还包含以下步骤:
将所述待写入到OTP寄存器中的芯片标识符作为第一字段,在所述第一字段后的第二字段用于存放停止位,在所述第二字段后的第三字段为填充字段,所述填充字段中的各比特位填充为0;
在所述第三字段后的第四字段用于指示所述第一字段占用的比特位数;
所述第一字段、第二字段、第三字段和第四字段的比特长度总和为512位比特;
在所述将待写入到OTP寄存器中的芯片标识符,进行SHA的运算的步骤中,将所述第一字段、第二字段、第三字段和第四字段组成的512位比特,进行所述SHA的运算。
在SHA运算过程中,由于输入的数据必须是512位比特,通过上述SHA运算之前的准备步骤,就能将第一字段、第二字段、第三字段和第四字段的比特长度总和综合处理成适用于SHA运算的512位比特,保证了SHA运算的可操作性和准确性。
优选地,本发明中的芯片标识符包含用户设定的ID和厂商设定的ID,使用这种方法,只要保护好厂商代码或用户代码,即使是知晓全部设计细节的研发人员,缺了任意一个代码,都不能破解上述芯片标识符,也不能把空白芯片,改写为有特定Chip ID的芯片,比单有一个厂商代码或者用户代码安全系数更高。
另外,本发明是通过系统接口获取所述用户设定的ID和厂商设定的ID。该系统接口用于把用户设定的ID和厂商设定的ID合并处理成一定的顺序,便于下一步SHA算法对其进行运算处理。
另外,本发明中的OTP寄存器中的用于存放用户设定的ID的字段,为该OTP寄存器中从低到高的第72个比特位至第103个比特位;用于存放厂商设定的ID的字段,为该OTP寄存器中从低到高的第104个比特位至第247个比特位。
由于使用SHA算法运算后的芯片标识符信息会按照一定的顺序写入到OTP寄存器中,并且在从OTP寄存器中读出芯片标识符时也要经过SHA算法的运算,而本发明中OTP寄存器中用户设定的ID的字段和厂商设定的ID的字段是有一一对应的位置存放关系的,这就为SHA算法的准确性提供了保障,使整个运算过程井井有条,不容易发生由于位置关系不正确导致的运算错误。
作为本发明的进一步改进,在将由SHA加密后的芯片标识符写入到所述OTP寄存器中的设定地址内的步骤之前,还可以包含以下步骤:
通过软件对经所述SHA加密后的芯片标识符进行测试,判断所述加密是否成功,如果加密成功,则再进入所述将经所述SHA加密后的芯片标识符写入到所述OTP寄存器中的设定地址内的步骤。
上述软件测试可以避免由于SHA运算错误把错误的芯片标识符写入到OTP寄存器中,而且,如果软件测试加密失败,还会给出SHA运算错误的提示,便于用户及时修改相关信息,增加了本发明的可操作性。
此外,本发明中的OTP寄存器可以为烧断laser型OTP寄存器、熔断fuse型OTP寄存器或电子熔丝efuse型OTP寄存器。这些类型的OTP寄存器的特点就是一次性写入,不可改写,如果有需要,芯片厂商也可以根据客户的需要写入特定的序列号,这样,每个芯片都会有一个不一样的ID号,避免被复制,符合芯片标识符Chip ID具有唯一性和不可更改的要求。
附图说明
图1是现有技术中的芯片标识符读写方法流程图;
图2是根据本发明第一实施方式中的芯片标识符读写方法流程图;
图3是根据本发明第一实施方式中的芯片标识符读写方法示意图;
图4是根据本发明第一实施方式中的写入OTP寄存器的芯片标识符的数据通道;
图5是根据本发明第一实施方式中的读出OTP寄存器的芯片标识符的数据通道;
图6是根据本发明第二实施方式中的写入OTP寄存器的芯片标识符的数据通道。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明的各实施方式进行详细的阐述。然而,本领域的普通技术人员可以理解,在本发明各实施方式中,为了使读者更好地理解本申请而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施方式的种种变化和修改,也可以实现本申请各权利要求所要求保护的技术方案。
本发明的第一实施方式涉及一种芯片标识符的读写方法。具体流程如图2所示。
首先是步骤201,经系统接口获取待写入到OTP寄存器中的Chip ID。
该Chip ID包含用户设定的ID、厂商设定的ID、其它自定义的ID或其任意组合的ID,在本实施方式中使用用户设定的ID和厂商设定的ID的组合,如图3所示。使用这种方法,只要保护好用户设定的ID和厂商设定的ID,即使是知晓全部设计细节的研发人员,缺了任意一个值,都不能破解上述芯片标识符,也不能把空白芯片,改写为有特定Chip ID的芯片,比单有一个厂商代码或者用户代码安全系数更高。
经过系统接口获取待写入到OTP寄存器中的Chip ID后,需要经过一个合并处理的过程,用于把用户设定的ID和厂商设定的ID合并处理成一定的顺序,以便用于后续的SHA运算。具体如图4所示:
首先系统接口将待写入到OTP寄存器中的由用户设定的ID(图4中编号1)和厂商设定的ID(图4中编号2)组成的Chip ID作为第一字段,如图4中的编号3,然后在上述第一字段后的第二字段存放停止位,如图4中的编号4,之后把上述第二字段后的第三字段作为为填充字段,该填充字段中的各比特位填充为0,如图4中的编号5,最后将第三字段后的第四字段作为指示上述第一字段占用的比特位数,如图4中的编号6。
上述第一字段、第二字段、第三字段和第四字段的比特长度总和为512位比特,其中第四字段的比特长度为64位比特,其余三段比特长度为512位比特减去64位比特,即448位比特。
上述合并过程完成后,才能对这些设定的值进行SHA运算,在SHA运算过程中,由于输入的数据必须是512位比特,通过上述SHA运算之前的准备步骤,就能将第一字段、第二字段、第三字段和第四字段的比特长度总和综合处理成适用于SHA运算的512位比特,保证了SHA运算的可操作性和准确性。
接着是步骤202,使用安全散列算法SHA(Secure Hash Algorithm)算法对设定的Chip ID进行运算加密。
SHA算法是把不定长度的一串设定值,加以特定的算法处理,得到固定长度的数据,即加密后的Chip ID。
以用户设定的ID[31:0]为例,如图4所示。
用户设定的ID(准备写入)原始数据为0XF66FAA55,经过SHA运算加密后的用户设定的ID为0x8558c7b5d53fb052af498dcf9b17fb487fe877e9=SHA(F66FAA55),实际写入OTP寄存器的被保存值是0x7fe877e9,通过SHA后得到OTP寄存器读出来的数据是0x66c1e9f19a4891253a100e86cac4239a58604ad7=SHA(7fe877e9),软件系统读到的用户设置的ID为0x58604ad7。
软件认为写入值efuse_pgm_word[103∶72](对应用户设定的ID[31∶0])为0xF66FAA55,但是OTP寄存器实际保存值efuse_pgm_real_word[103∶72]为0x7FE877E9。
另外,针对图4,本实施方式还列举了4个实例,如表1中的例1、例2、例3和例4。
表1
由于SHA运算的过程是单向不可逆的,使用SHA算法对设定的Chip ID进行运算后加密得到的Chip ID跟步骤101中待写入到OTP寄存器中的原始的Chip ID是不同的ChipID,因此在不知道用户设定的ID原始数据和厂商设定的ID原始数据的情况下,即使是已知的特定OTP寄存器中的ID,也是不能被复制的。
SHA算法包括SHA160/224/256/384/512和MD4/MD5/MD6等多种算法实现,理论上破解很困难(即目前的数学分析理论已经证明了当前数学工具不能通过对加密后数据的分析,反推破解出加密前的原始数据),工程实现是不可能的(即无法使用暴力穷举的方式,根据加密后的数据破解出加密前的原始数据)。其特征如下:
1)由数据摘要反推原输入数据,从计算理论上来说是很困难;
2)想要找到两组不同的数据对应到相同的数据摘要,从计算理论上来说也是很困难的;
3)任何对输入数据的变动,都有很高的机率导致其产生的数据摘要迥异。
由于SHA的具体算法已是现有的成熟技术,在此不再赘述。
接着进入步骤203,将经SHA加密后的Chip ID写入OTP寄存器的设定地址内。其中,系统写入OTP寄存器时,厂商设定的ID[143∶0]和用户设定的ID[31∶0]必须分两次写入,写入数据通过SHA加密以后才能真正写入OTP寄存器。具体地说:
先把上述加密后的Chip ID,取低位的N个比特位,所述N为厂商设定的ID的比特长度,再将上述N个比特位写入到OTP寄存器中的用于存放厂商设定的ID的字段中,然后将这N个比特位中的低位的N1个比特位写入到OTP寄存器中的用于存放用户设定的ID的字段中。其中,N1为用户设定的ID的比特长度。
至此,写入过程结束。
如图4所示,在本实施例中,OTP寄存器中的用于存放用户设定的ID的字段,为该OTP寄存器中从低到高的第72个比特位至第103个比特位,用于存放厂商设定的ID的字段,为该OTP寄存器中从低到高的第104个比特位至第247个比特位。
由于使用SHA算法运算后的芯片标识符信息会按照一定的顺序写入到OTP寄存器中,而本发明中OTP寄存器中用户设定的ID的字段和厂商设定的ID的字段是有一一对应的位置存放关系的,这就为SHA算法的准确性提供了保障,使整个运算过程井井有条,不容易发生由于位置关系不正确导致的运算错误。
本步骤中OTP寄存器的写入是通过电子熔丝e-Fuse、烧断laser或熔断fuse来实现的,其中efuse型OTP寄存器包含耦合电容型的efuse寄存器、串联晶体管型的efuse寄存器和电介质击穿型的efuse寄存器。这些方式实现的OTP寄存器特点是只能一次性写入,不可改写,但是可以重复读出数据,如果有需要,芯片厂商也可以根据客户的需要写入特定的序列号,这样,每个芯片都会有一个不一样的ID号,避免被复制,符合Chip ID具有唯一性和不可更改的要求。
接着进入步骤204,系统会自动判断是否需要读出芯片标识符。
如果不需要读出芯片标识符,则就会返回判断动作,如此循环下去;
如果需要读出芯片标识符,就会进入下一步骤205。
步骤205,读出经过加密后的芯片标识符。
步骤206,使用SHA算法对读出的加密后的芯片标识符进行第二次运算加密。
在对加密后的Chip ID进行第二次运算加密之前也要经过步骤201中的合并处理过程,如图5中的编号3、4、5和6所示,本步骤中的合并处理过程跟步骤201中的合并处理过程相同,此处不做赘述。
对合并处理后的Chip ID进行SHA的运算过成也是跟步骤202的SHA运算过程相同,此处不做赘述。
经过此步骤的第二次SHA运算,得到了加密两次的Chip ID。
最后进入步骤207,用户获取经过两次加密的芯片标识符。
此步骤中用户获取的Chip ID与步骤203中写入到OTP寄存器中的Chip ID是不同的Chip ID,与步骤201中待写入到OTP寄存器中的Chip ID也是不同的Chip ID,用户获取的Chip ID相当于是经过了两次加密的Chip ID,大大的增加了Chip ID的安全系数。
在此还以用户设定的ID[31∶0]为例,如图5所示。
系统通过DRM(DigitalRightManage数字权利管理,是一种包括加解密以及密钥管理实现保密功能(Security)的硬件)读出OTP寄存器中的ID时,经过SHA加密,可以分为用户设定的ID和厂商设定的ID两种情况,体现在hardware_sel[1∶0](这两位可以是00/01/10/11,对应4种功能选择,分别对应CustomID/DevelopID和自测试等功能)。具体地址在DRM(Security)的偏移量0x0100[4:3]处(系统软件可以配置这个地址,改变hardware_sel,实现不同功能),2’b10是读出用户设定的ID,2’b11是读出厂商设定的ID。通过SHA160处理,达到散列杂凑的目的。
对系统而言,无论是厂商设定的ID[143∶0]还是用户设定的ID[31∶0]都不是OTP寄存器保存的数据,软件读出的结果都是经过了SHA加密的结果。用户在上层系统一次性写入用户设定的ID为0xF66FAA55以后,每次读到的用户设定的ID为0x58604ad7。
至此,整个芯片标识符的读写过程结束。
与现有技术相比,本发明中写入到OTP寄存器的芯片标识符是经过SHA运算后得到的加密的芯片标识符,该加密的芯片标识符与上述待写入到OTP寄存器中的芯片标识符不同,因此可以对待写入到OTP寄存器中的芯片标识符进行加密保护,防止被破解;并且,从OTP寄存器中读取这个加密的芯片标识符时还会经过一次SHA的运算,使最终显示给用户的芯片标识符经过两次加密处理,上述显示给用户的芯片标识符跟写入到OTP寄存器中的已经加密的芯片标识符也不相同,这样就对待写入到OTP寄存器中的芯片标识符作了进一步的加密保护。由于SHA的运算过程是单向不可逆的,所以即使是黑客也很难根据最终显示给用户的芯片标识符来逆向推断出OTP寄存器里面真实的芯片标识符。另外,SHA是把不定长度的一串消息,加以特定的算法处理,得到固定长度的数据,这个数据在理论上破解很困难,工程实现也是不可能的,所以本发明中的芯片标识符也是唯一的,不可复制的。
上面各种方法的步骤划分,只是为了描述清楚,实现时可以合并为一个步骤或者对某些步骤进行拆分,分解为多个步骤,只要包含相同的逻辑关系,都在本专利的保护范围内;对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计,但不改变其算法和流程的核心设计都在该专利的保护范围内。
本发明的第二实施方式涉及一种芯片标识符读写方法。第二实施方式与第一实施方式大致相同,主要区别之处在于:在第一实施方式中,经过步骤202,使用SHA算法对待写入到OTP寄存器中的芯片标识符进行运算加密后,就直接进入步骤203的写入OTP寄存器的动作。而在本发明第二实施方式中,经过步骤202后,系统还可加一个检测装置,如图6所示。这个检测装置用来检测SHA运算是否正确,如果检测结果正确,就直接进入步骤203,如果检测结果不正确,则不会进入步骤203,而是提示用户运算错误,同时还会出现错误提示,提示用户修改相关参数,增加了本实施例的可操作性。
本领域的普通技术人员可以理解,上述各实施方式是实现本发明的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本发明的精神和范围。
Claims (10)
1.一种芯片标识符读写方法,其特征在于,包含以下步骤:
将待写入到一次性编程OTP寄存器中的芯片标识符,进行安全散列算法SHA的运算,得到经所述SHA加密后的芯片标识符;
将经所述SHA加密后的芯片标识符写入到所述OTP寄存器中的设定地址内;
在从所述OTP寄存器中读出所述芯片标识符时,获取所述OTP寄存器中所述设定地址内的数据;
将所述获取的数据进行SHA的运算,得到经所述SHA加密后的读取数据;
将经所述SHA加密后的读取数据显示给用户。
2.根据权利要求1所述的芯片标识符读写方法,其特征在于,在所述将待写入到OTP寄存器中的芯片标识符,进行SHA的运算之前,还包含以下步骤:
将所述待写入到OTP寄存器中的芯片标识符作为第一字段,在所述第一字段后的第二字段用于存放停止位,在所述第二字段后的第三字段为填充字段,所述填充字段中的各比特位填充为0;
在所述第三字段后的第四字段用于指示所述第一字段占用的比特位数;
所述第一字段、第二字段、第三字段和第四字段的比特长度总和为512位比特;
在所述将待写入到OTP寄存器中的芯片标识符,进行SHA的运算的步骤中,将所述第一字段、第二字段、第三字段和第四字段组成的512位比特,进行所述SHA的运算。
3.根据权利要求1所述的芯片标识符读写方法,其特征在于,在将所述获取的数据进行SHA的运算,得到经所述SHA加密后的读取数据的步骤之前,还包含以下步骤:
将所述获取的数据作为第一字段,在所述第一字段后的第二字段用于存放停止位,在所述第二字段后的第三字段为填充字段,所述填充字段中的各比特位填充为0;
在所述第三字段后的第四字段用于指示所述第一字段占用的比特位数;
所述第一字段、第二字段、第三字段和第四字段的比特长度总和为512位比特;
在将所述获取的数据进行SHA的运算,得到经所述SHA加密后的读取数据的步骤中,将所述第一字段、第二字段、第三字段和第四字段组成的512位比特,进行所述SHA的运算。
4.根据权利要求1所述的芯片标识符读写方法,其特征在于,
所述芯片标识符包含用户设定的ID和厂商设定的ID。
5.根据权利要求4所述的芯片标识符读写方法,其特征在于,通过系统接口获取所述用户设定的ID和厂商设定的ID。
6.根据权利要求4所述的芯片标识符读写方法,其特征在于,将经所述SHA加密后的芯片标识符写入到所述OTP寄存器中的设定地址内的步骤中,包含以下子步骤:
在经所述SHA运算后得到的数据中,取低位的N个比特位,所述N为所述厂商设定的ID的比特长度;
将所述N个比特位写入到所述OTP寄存器中的用于存放厂商设定的ID的字段中;将所述N个比特位中的低位的N1个比特位写入到所述OTP寄存器中的用于存放用户设定的ID的字段中;其中,所述N1为所述用户设定的ID的比特长度。
7.根据权利要求6所述的芯片标识符读写方法,其特征在于,
所述OTP寄存器中的用于存放用户设定的ID的字段,为该OTP寄存器中从低到高的第72个比特位至第103个比特位;
所述OTP寄存器中的用于存放厂商设定的ID的字段,为该OTP寄存器中从低到高的第104个比特位至第247个比特位;
其中,所述OTP寄存器中的最低比特位为第0个比特位。
8.根据权利要求1至7中任一项所述的芯片标识符读写方法,其特征在于,在将经所述SHA加密后的芯片标识符写入到所述OTP寄存器中的设定地址内的步骤之前,还包含以下步骤:
通过软件对经所述SHA加密后的芯片标识符进行测试,判断所述加密是否成功,如果加密成功,则再进入所述将经所述SHA加密后的芯片标识符写入到所述OTP寄存器中的设定地址内的步骤。
9.根据权利要求1至7中任一项所述的芯片标识符读写方法,其特征在于,所述OTP寄存器为以下任意一种类型的OTP寄存器:
烧断laser型OTP寄存器、熔断fuse型OTP寄存器、电子熔丝efuse型OTP寄存器。
10.根据权利要求9所述的芯片标识符读写方法,其特征在于,
所述efuse型OTP寄存器包含耦合电容型的efuse寄存器、串联晶体管型的efuse寄存器和电介质击穿型的efuse寄存器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310512156.3A CN104573754B (zh) | 2013-10-25 | 2013-10-25 | 芯片标识符读写方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310512156.3A CN104573754B (zh) | 2013-10-25 | 2013-10-25 | 芯片标识符读写方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104573754A CN104573754A (zh) | 2015-04-29 |
CN104573754B true CN104573754B (zh) | 2019-03-12 |
Family
ID=53089773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310512156.3A Active CN104573754B (zh) | 2013-10-25 | 2013-10-25 | 芯片标识符读写方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104573754B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105335679A (zh) * | 2015-11-30 | 2016-02-17 | 深圳市元征科技股份有限公司 | 一种序列号的写入方法及装置 |
CN111159071B (zh) * | 2019-12-31 | 2023-08-08 | 江苏科大亨芯半导体技术有限公司 | eFlash存储器实现OTP的装置、方法及OTP存储器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101291224A (zh) * | 2007-04-17 | 2008-10-22 | 美国博通公司 | 在通信系统中处理数据的方法和系统 |
CN201397546Y (zh) * | 2009-03-19 | 2010-02-03 | 东方通信股份有限公司 | 一种atm出钞器通信加密装置 |
CN102523088A (zh) * | 2011-12-27 | 2012-06-27 | 成都芯通科技股份有限公司 | 一种软件与fpga联合加密和保护系统的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8572399B2 (en) * | 2006-10-06 | 2013-10-29 | Broadcom Corporation | Method and system for two-stage security code reprogramming |
US8644499B2 (en) * | 2009-09-14 | 2014-02-04 | Broadcom Corporation | Method and system for securely protecting a semiconductor chip without compromising test and debug capabilities |
-
2013
- 2013-10-25 CN CN201310512156.3A patent/CN104573754B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101291224A (zh) * | 2007-04-17 | 2008-10-22 | 美国博通公司 | 在通信系统中处理数据的方法和系统 |
CN201397546Y (zh) * | 2009-03-19 | 2010-02-03 | 东方通信股份有限公司 | 一种atm出钞器通信加密装置 |
CN102523088A (zh) * | 2011-12-27 | 2012-06-27 | 成都芯通科技股份有限公司 | 一种软件与fpga联合加密和保护系统的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104573754A (zh) | 2015-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104573572B (zh) | 加密读写芯片标识符的方法 | |
EP2359520B1 (en) | Distributed puf | |
US11416417B2 (en) | Method and apparatus to generate zero content over garbage data when encryption parameters are changed | |
US11100011B2 (en) | Flash translation layer with hierarchical security | |
US9442833B1 (en) | Managing device identity | |
CN102165407B (zh) | 与独立磁盘冗余阵列相关的操作 | |
US10664414B2 (en) | Controller and advanced method for deleting data | |
US11620398B2 (en) | Techniques to protect fuses against non-destructive attacks | |
JP2016509731A (ja) | メモリ・デバイスの内容を保護するための方法およびメモリ・デバイス | |
CN104732159A (zh) | 一种文件处理方法及装置 | |
US20240089125A1 (en) | Integrated circuit for physically unclonable function and method of operating the same | |
CN104579630A (zh) | 系统随机数生成方法 | |
CN102971984B (zh) | 认证存储设备的方法和主机设备 | |
US20190377693A1 (en) | Method to generate pattern data over garbage data when encryption parameters are changed | |
CN104573754B (zh) | 芯片标识符读写方法 | |
CN108280373A (zh) | 加密读写芯片标识符的方法 | |
CN104575609B (zh) | Otp寄存器中的芯片标识符读写方法 | |
WO2016066099A1 (en) | Anti-counterfeiting of component | |
CN109241789A (zh) | 一种芯片标识方法 | |
CN108370310B (zh) | 生成加密密钥的方法、集成电路和计算机可读介质 | |
CN108388817A (zh) | 加密读写芯片标识符的方法 | |
CN110516457B (zh) | 一种数据存储方法及读取方法、存储设备 | |
CN203773956U (zh) | Otp寄存器读写装置 | |
JP2014142891A (ja) | 半導体記憶装置 | |
CN108388816A (zh) | 一种加密读写芯片标识符的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20211123 Address after: 301, 302, 401, 402, building 4, No. 715, north section of Hupan Road, Zhengxing street, Tianfu New District, Chengdu, Sichuan 610000 Patentee after: Huali Zhixin (Chengdu) integrated circuit Co., Ltd Address before: 201702 room 133, Zone C, floor 1, building 1, No. 1362, Huqingping highway, Qingpu District, Shanghai Patentee before: SHANGHAI HWACHIP SEMICONDUCTOR CO.,LTD. |