CN104569793A - 一种多台运载火箭指令变换器自动测试系统 - Google Patents

Abstract

一种多台运载火箭指令变换器自动测试系统，包括FPGA产生副帧同步信号和字码同步信号单元，FPGA产生伪随机码单元，伪随机码转换单元，同步通讯转异步通讯单元及该单元上的异步通信接口和上位机操作单元，所述上位机操作单元包括上位机和单片机，该系统可给多台运载火箭指令变换器提供128路带电指令信号和128路非电触点信号，并给其提供副帧同步信号和字码同步信号，通过判断指令变换器的PCM信号判断指令变换器的性能好坏，本发明可大大缩短实验时间，提高实验效率，防止工人手动操作较多加电按钮，提高了生产进度。

Description

一种多台运载火箭指令变换器自动测试系统

 

技术领域

本发明涉及自动测试领域，尤其涉及一种自动测试系统，用于实现对多台运载火箭测量系统指令变换器的测试。

 

背景技术

试运载火箭指令变换器的性能，需给运载火箭指令变换器提供32位带电指令信号和32位非电触点信号，并给其提供副帧同步信号和字码同步信号。指令变换器输出的PCM信号反映带电指令信号和非电指令信号的加载情况，通过判断指令变换器的PCM信号判断指令变换器的性能好坏。

每台运载火箭指令变换器的高低温实验需耗费3天左右，若能同时对多台运载火箭指令变换器施加指令信号，可大大缩短实验时间，提高实验效率，且每台运载火箭指令变换器需施加32位带电指令信号和32位非电触点信号，4台需要128路带电指令信号和128路非电触点信号，工人手动操作需操作很多加电按钮，并对4路PCM波进行判断，这严重影响了效率。

为提高对多台运载火箭指令变换器的检测效率，本发明设计了一种自动检测多台运载火箭指令变换器的装置，直接对4台运载火箭指令变换器进行检测，大大提高了测试时间，节省了人力成本，提高了生产进度。

 

发明内容

为解决现有技术中的不足，本发明旨在提供一种可同时检测多台运载火箭指令变换器的自动测试系统。

本发明自动测试系统包括几部分：FPGA产生副帧同步信号和字码同步信号单元，FPGA产生伪随机码单元，伪随机码转换单元，同步信号转异步信号单元及该单元上的异步通信接口，上位机操作系统，所述上位机操作单元包括上位机和单片机。

所述FPGA产生副帧同步信号和字码同步信号单元，产生副帧同步信号和字码同步信号。FPGA产生副帧同步信号和字码同步信号单元，把61440Hz的频率的时钟信号进行计数，前1535个上升沿脉冲到来的时候，输出低电平，当1536个脉冲到来的时候，输出高电平，得到副帧同步信号。字码同步信号根据变换信号转换而来，先把变换信号经过D触发器延时后，以61.44KHz为时钟信号，在副帧同步信号为高电平的时候，变换信号为低电平，当副帧同步信号为低电平的时候，以61.44KHz频率时钟信号为基准，每16个时钟为一组，每组内前八个时钟周期为低电平，后八个时钟周期为高电平，满64组16个时钟后，变换信号为低电平。在变换信号为低电平时，字码同步信号为低电平，当变换信号为高电平时，字码同步信号为时钟信号。

所述伪随机码的产生单元基于FPGA，本发明设计一个8级M序列发生器，产生伪随机码的长度为255，反馈系数取为1，其特征多项式为:f(x)=x8+x4+x3+x2+xl。它是一种线性反馈移位寄存器序列。当有外部开关信号为高电平时，FPGA 接受到信号，启动伪随机码产生单元。

所述伪随机码转换单元通过SPI将255位的伪随机码发送给上位机和单片机，单片机将其转化为8位的二进制代码，通过74HC4514将其转化为二进制，74HC244将驱动电流进行放大。

所述同步通讯转异步通讯单元将8位的同步通讯转化为异步通讯信号，其中在8位信号上加上开始位和结束位0，同步信号经过串行转并行移位寄存器转换为异步信号。设置clk的频率为通讯的速率。

上位机操作系统将接收到的异步通信信号与产生的伪随机码进行对比，判断运载火箭指令变换器的性能好坏，同时将每台电路的PCM波形在上位机上实时显示出来。

本发明的工作原理是该自动测试系统对4台指令变换器单元提供箭上128路带电指令信号和128路非电触点信号，当工人按下测试按钮，FPGA产生9位的伪随机码，将伪随机码进行二进制显示，接入指令变换器的带电指令触点和非电触点指令触点，采用FPGA产生副帧同步信号和字码同步信号。副帧同步信号周期为25ms，脉宽为16.276μs的，字码同步信号在每个副帧内等间隔传输64组，每组8位，脉宽为8.138μs。当该自动测试系统对4台指令变换器输出的64位串行数据流进行采集，采用字码同步信号作为同步采集的时钟信号，在FPGA内将同步通信采集的数据进行异步通信变换，通过异步通信接口传递给上位机，上位机将每路采集到的串行数据流进行显示。每路PCM波有64bit，上位机将得到的4路PCM波进行编码，将编码数据和伪随机码进行对比，对每路的PCM波进行判断，直接显示判断结果。

本发明具有可防止误操作的有益效果，提高了操作效率且能产生的信号精度高。

结合附图，根据下文的通过示例说明本发明主旨的描述可清楚本发明的其他方面和优点。

 

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为系统测试信号需求图；

图2为仿真波形图；

图3-1、3-2为FPGA产生副帧同步信号和字码同步信号流程图；

图4 为FPGA产生伪随机码单元流程图；

图5为伪随机码转换单元流程图；

附图中相同或相似的附图标记代表相同或相似的部件。

 

具体实施方式

下面结合附图与实施例对本发明作进一步详细的描述。应理解，以下实施例仅用于说明本发明而非用于限定本发明的范围。

现详细说明根据本发明实施例的多台运载火箭指令变换器自动测试系统。

图1详细描述了运载火箭指令变换器自动测试系统需产生的副帧同步信号和字码同步信号以及运载火箭指令变换器产生的PCM波。

图2为FPGA产生副帧同步信号和字码同步信号的仿真图，其中character_ code为字码同步信号，side_frame_out为副帧同步信号。满足图1所述需求。

图3-1、图3-2为FPGA产生副帧同步信号和字码同步信号流程图；其中副帧同步信号先经过变换生成变换信号，变换信号再经过变换，得到所需的字码同步信号。

图4为伪随机码产生单元流程图。图中所示为8位伪随机码发生器示意图。在时钟脉冲的触发下，每次移位后各级寄存器状态都会发生变化，其中末级寄存器随着移位寄存器的时钟节拍的推移会产生一个序列。取末级寄存器的值为伪随机码值。如图中所示qout为输出，a0、a1、a2、a3、a4、a5、a6、a7为寄存器单元。

图5为伪随机码转换单元流程图。FPGA将伪随机码传递给单片机的SPI单元，单片机将接收到的256位信号进行8位编码，将编码信号再通过MC74HC4514N译码，MC74HC4514N为4线16位的译码器。在图5中，A1～A7所示为8位编码的信号，K1～K256为译码后的信号，将译码得到的信号通过74HC244增强驱动电流得到所需信号。最终将所需信号进行隔离得到所需的带电指令信号和非电触点信号。

本发明具有如下优点：

（1）根据本发明实施可防止误操作，该系统减少了加电信号的按钮数量，防止操作人员操作大量按钮，操作人员无需操作大量按钮，直接取出操作结果，防止操作人员人为原因带来的误操作。

（2）根据本发明实施可提高操作效率，该系统自动化程度高，操作人员只需要按下测试按钮，系统自动会进入加电，测试单元，并将测试结果保存在上位机界面。本发明可以同时测试多台运载火箭指令变换器，同时进行高低温实验，提高了实验效率。

（3）根据本发明实施产生的信号精度高，该系统基于Cyclone IV EP4CE6单片机产生的字码同步信号和副帧同步信号，信号精度高，能满足实际所需。

Claims (8)

1.一种多台运载火箭指令变换器自动测试系统，其特征在于包括FPGA产生副帧同步信号和字码同步信号单元，FPGA产生伪随机码单元，伪随机码转换单元，同步通讯转异步通讯单元及该单元上的异步通信接口和上位机操作单元，所述上位机操作单元包括上位机和单片机；副帧同步信号和字码同步信号单元产生副帧同步信号和字码同步信号，采用所述字码同步信号作为同步采集的时钟信号，在该测试系统内将所述同步采集的信号通过所述同步通讯转异步通讯单元进行异步通信变换，再通过所述异步通信接口传递给所述上位机操作单元，所述上位机操作单元将每路采集到的串行数据流进行显示；所述伪随机码单元产生伪随机码，通过所述伪随机码转换单元将伪随机码转换为二进制并传输给所述上位机操作单元，所述上位机操作单元将接受到的异步通信信号与转换后的伪随机码进行对比。

2.根据权利要求1所述的自动测试系统，其特征在于所述的副帧同步信号周期为25ms，脉宽为16.276μs的，所述的字码同步信号在每个副帧内等间隔传输64组，每组8位，脉宽为8.138μs。

3.根据权利要求1所述的自动测试系统，其特征在于所述的FPGA产生副帧同步信号和字码同步信号单元把61440Hz的频率的时钟信号进行计数，前1535个上升沿脉冲到来的时候，输出低电平，当1536个脉冲到来的时候，输出高电平，得到副帧同步信号。

4.根据权利要求3所述的自动测试系统，其特征在于字码同步信号根据变换信号转换而来，先把变换信号经过D触发器延时后，以61440Hz为时钟信号，在副帧同步信号为高电平的时候，变换信号为低电平，当副帧同步信号为低电平的时候，以61440Hz频率时钟信号为基准，每16个时钟为一组，每组内前八个时钟周期为低电平，后八个时钟周期为高电平，满64组16个时钟后，变换信号为低电平；在变换信号为低电平时，字码同步信号为低电平，当变换信号为高电平时，字码同步信号为时钟信号。

5.根据权利要求1所述的自动测试系统，其特征在于所述伪随机码的产生单元是基于FPGA的一个8级M序列发生器，采用线性反馈移位寄存器序列，产生伪随机码的长度为255，反馈系数取为1，其特征多项式为:f(x)=x⁸+x⁴+x³+x²+x^l，当有外部开关信号为高电平时，FPGA 接受到信号，启动所述伪随机码产生单元。

6.根据权利要求1所述的自动测试系统，其特征在于所述伪随机码转换单元通过SPI将伪随机码发送给上位机操作单元，所述单片机将伪随机码转化为8位的二进制代码，通过74HC4514将其转化为二进制，74HC244将驱动电流进行放大。

7.根据权利要求1所述的自动测试系统，其特征在于所述的同步通讯转异步通讯单元包括同步转异步的移位寄存器，该单元将同步通讯转化为异步通讯信号，其中在信号上加上开始位和结束位0，同步信号经过所述的串行转并行移位寄存器转换为异步信号，设置clk的频率为通讯的速率。

8.根据权利要求1所述的自动测试系统，其特征在于所述的上位机操作系统将接收到的异步通信信号与产生的伪随机码进行对比，同时将每台电路的PCM波形在上位机上实时显示出来。