CN104377662A - 极速硬件限流电路 - Google Patents

Abstract

本发明提供了一种极速硬件限流电路，包括维持电路和电压比较电路，维持电路包括第一电压比较器、第一电阻和第二电阻，第一电阻的一端和第二电阻的一端连接至第一电压比较器的同相输入端，第一电阻的另一端具有第一参考电压，第二电阻的另一端连接至第一电压比较器的输出端，第一电压比较器的反相输入端连接一个PWM驱动信号或多个PWM驱动信号的逻辑组合输出信号；电压比较电路的输出端连接至第一电压比较器的输出端，用于输出低电平的限流触发使能信号或高阻态。本发明的极速硬件限流电路的延迟时间短、响应快，电路可靠性高，使用的元器件少，同时增加了开关管的寿命，可以同时对一个PWM驱动信号或多个PWM驱动信号进行处理。

Description

极速硬件限流电路

技术领域

本发明涉及电子电路技术领域，具体涉及一种极速硬件限流电路。

背景技术

目前，随着对供电可靠性的要求越来越高，不断电供电系统由于能够持续的对用电设备进行供电，能够给用电设备提供一个安全、稳定和持续供电的保障，其用途十分的广泛，已经成为人们研究的热点。

在不断电供电的开关电源系统中，开关管都具有一个限定的最大电流值，当流经开关管的电流值大于开关管限定的最大电流值时，会对开关管造成损坏，从而影响整个不断电供电系统的可靠性和安全性。因此为了改善不断电供电系统的可靠性，我们需要对电路中的电流峰值进行限制，目前常用的限流方式是软件限流即通过软件控制的方式来限制电路中的电流变化；又因在开关电源电路中，我们一般采用铁氧体类电感作为储能元器件，然而随着电感的电感值越来越小，电路中的纹波电流就会越来越大，特别是在外部条件急剧恶化的情况下，最终会在电路中造成非常大的峰值电流，从而对开关管的使用造成威胁，影响供电系统的可靠性。另外，由于软件限流的延时较大、可靠性较低，已经远远不能满足高可靠性电路的需求。

发明内容

针对上述技术问题，本发明提供一种极速硬件限流电路，包括维持电路和电压比较电路，所述维持电路包括第一电压比较器、第一电阻和第二电阻，所述第一电阻的一端和所述第二电阻的一端连接至所述第一电压比较器的同相输入端，所述第一电阻的另一端具有第一参考电压，所述第二电阻的另一端连接至所述第一电压比较器的输出端，所述第一电压比较器的反相输入端连接一个PWM驱动信号或多个PWM驱动信号的逻辑组合输出信号；所述电压比较电路具有输出端和至少两个输入端，所述电压比较电路的输出端连接至所述第一电压比较器的输出端，所述电压比较电路的其中一个输入端连接至一采样信号，所述电压比较电路的其余输入端具有至少一个参考电压，所述电压比较电路根据所述采样信号的电压大小和所述至少一个参考电压比较后输出低电平的限流触发使能信号或高阻态；其中，所述第一参考电压大于在所述第一电压比较器的反相输入端为高电平时的高电平电压，当所述极速硬件限流电路输出低电平时，所述第一电压比较器的同相输入端电压小于在反相输入端为高电平时的高电平电压，但大于在反相输入端为低电平时的低电平电压。

本发明的极速硬件限流电路中的电压比较电路的输出端与维持电路的输出端相连接，使维持电路能够对电压比较电路产生的限流触发使能信号进行并行处理，从而缩短限流动作延迟时间、响应更快，电路可靠性更高。并且在脉冲宽度调制信号一个周期的高电平期间内，多次的限流触发使能信号只能使得输出电压发生一次跳变，即开关管一直处于截止状态，从而避免了开关管频繁的导通和截止，因此增加了开关管的使用寿命。另外维持电路可以同时对一个PWM驱动信号或多个PWM驱动信号进行处理，扩展了应用场合。

优选的，所述电压比较电路包括第二电压比较器和第三电压比较器，所述电压比较电路具有四个输入端，所述第二电压比较器的同相输入端具有第二参考电压，所述第三电压比较器的反相输入端具有第三参考电压，所述第二电压比较器的反相输入端和所述第三电压比较器的同相输入端分别连接至所述的采样信号，所述第二电压比较器的输出端和所述第三电压比较器的输出端相连并作为所述电压比较电路的输出端；其中，所述第二参考电压大于所述第三参考电压；当所述采样信号的电压大于所述第二参考电压或小于所述第三参考电压时，所述电压比较电路的输出端输出低电平的限流触发使能信号。因此通过设定第二参考电压和第三参考电压的大小就能够对采样信号的电压范围进行控制，从而使限流范围更加精确，当采样信号的电压大于第二参考电压或小于第三参考电压时，电压比较电路的输出端输出低电平的限流触发使能信号关闭驱动输出管来关闭驱动信号使得开关管处于截止状态，有效的保护了开关管。

优选的，所述电压比较电路包括第四电压比较器，所述电压比较电路具有两个输入端，所述第四电压比较器的同相输入端具有第四参考电压，所述第四电压比较器的反相输入端连接至所述的采样信号，当所述采样信号的电压大于所述第四参考电压时，所述电压比较电路的输出端输出低电平的限流触发使能信号。通过设定第四参考电压的大小，当采样信号的电压大于第四参考电压的大小时，即开关管中的电流超过了限定的最大电流值，则电压比较电路输出低电平的限流触发使能信号关闭驱动输出管来关闭驱动信号，从而使得开关管处于截止状态，有效的保护了开关管。

优选的，还包括与所述PWM驱动信号数目相等的一个或多个二极管，所述一个或多个二极管的阴极连接至第一电压比较器的输出端。

优选的，所述维持电路还包括用于给所述第一电压比较器的反相输入端提供所述多个PWM驱动信号的逻辑组合输出信号的逻辑电路，所述多个PWM驱动信号连接至所述逻辑电路的输入端，所述逻辑电路的输出端连接至所述第一电压比较器的反相输入端。通过逻辑电路将多个PWM驱动信号进行逻辑组合，可以同时对多个开关管驱动信号进行控制限流。

优选的，所述逻辑电路为或门电路或与门电路，所述多个PWM驱动信号包括第一PWM驱动信号和第二PWM驱动信号，所述第一PWM驱动信号和第二PWM驱动信号连接至所述或门电路或与门电路的输入端，所述或门电路或与门电路的输出端连接至所述第一电压比较器的反相输入端。

优选的，所述或门电路包括第一二极管、第二二极管和第三电阻，所述第一二极管的阴极和第二二极管的阴极连接至所述第三电阻的一端，所述第三电阻的另一端与地线连接，所述第一二极管的阴极和第二二极管的阴极为所述或门电路的输出端，所述第一PWM驱动信号连接至所述第一二极管的阳极，所述第二PWM驱动信号连接至所述第二二极管的阳极。

优选的，所述与门电路包括第三二极管、第四二极管和第四电阻，所述第三二极管的阳极和第四二极管的阳极连接至所述第四电阻的一端，所述第四电阻的另一端具有第五参考电压，所述第三二极管的阳极和第四二极管的阳极为所述与门电路的输出端，所述第一PWM驱动信号连接至所述第三二极管的阴极，所述第二PWM驱动信号连接至所述第四二极管的阴极。

附图说明

以下参照附图对本发明实施例作进一步说明，其中：

图1是本发明第一个实施例的极速硬件限流电路的电路图。

图2是本发明第一个实施例的极速硬件限流电路的时序图。

图3是包括本发明第一个实施例的极速硬件限流电路对PWM驱动信号的输出进行处理的电路图。

图4是本发明第二个实施例的极速硬件限流电路的电路图。

图5是本发明第三个实施例的极速硬件限流电路的电路图。

图6是本发明第四个实施例的极速硬件限流电路的电路图。

图7是本发明第五个实施例的极速硬件限流电路的电路图。

主要装置符号说明

1、2、6维持电路

3、4电压比较电路

5或门电路

7与门电路

Com1、Com2、Com3、Com4电压比较器

R1～R6电阻

D1～D8二极管

Q1三极管

具体实施方式

为了使本发明的目的，技术方案及优点更加清楚明白，以下结合附图通过具体实施例对本发明进一步详细说明。

图1是本发明第一个实施例的极速硬件限流电路的电路图。如图1所示，包括维持电路1、电压比较电路3和二极管D7。维持电路1包括电压比较器Com1、电阻R1和电阻R2，电阻R1的一端和电阻R2的一端相连并且连接至电压比较器Com1的同相输入端，电阻R2的另一端和电压比较器Com1的输出端连接并作为维持电路1的输出端，电阻R1的另一端具有参考电压V1，即与电压为V1的电压源连接。电压比较器Com1的反相输入端连接一个脉冲宽度调制信号，即驱动信号PWM3。参考电压V1大于驱动信号PWM3的高电平电压。电压比较电路3包括电压比较器Com2和电压比较器Com3，电压比较器Com2的反相输入端和电压比较器Com3的同相输入端连接至采样信号Vin，电压比较器Com2的同相输入端具有参考电压V2，电压比较器Com3的反相输入端具有参考电压V3，即电压比较器Com2的同相输入端和电压为V2的电压源连接，电压比较器Com3的反相输入端和电压为V3的电压源连接。电压比较器Com2的输出端和电压比较器Com3的输出端连接并作为电压比较电路3的输出端。电压比较电路3的输出端和维持电路1的输出端连接。二极管D7的阴极连接至电压比较电路3的输出端和维持电路1的输出端。本领域的技术人员可知，为了对开关管中的电流进行采样，我们可在电路中串联一电流采样器件，通过测量该电流采样器件输出的采样电压，从而得到开关管中的电流。采样电压的变化即反应开关管中的电流变化。另外，为了能够采用电压比较器对电路中的正向电流和反向电流都进行有效地限流，我们对采样电压进行了一个基准电压的抬升，即得到了所需要的采样信号Vin。在本实施例中，基准电压为（V2+V3）/2。其中参考电压V2大于参考电压V3，参考电压V1大于驱动信号PWM3的高电平电压。

为了便于分析和陈述本实施例的极速硬件限流电路的功能，我们将电压比较电路3的输出端处的电压定义为限流触发信号Vlimit，限流触发信号Vlimit包括两种状态，即低电平的限流触发使能信号和高阻态。维持电路1的输出端的输出电压为Vout，Vout和Vlimit幅值相同。电压比较器Com1的同相输入端处的电压为Va。

图2是本发明第一个实施例的极速硬件限流电路的时序图。如图2所示，示出了采样信号Vin、限流触发信号Vlimit、驱动信号PWM3、电压比较器Com1的同相输入端电压Va和输出电压Vout分别随着时间变化的时序图。当采样信号Vin在参考电压V3至V2之间，说明此时开关管中的电流并未达到限定的最大值，电压比较电路3输出端的限流触发信号Vlimit为高阻态。当采样信号Vin高于参考电压V2，说明此时开关管中的电流大于限定的最大值，电压比较电路3的输出端的限流触发信号Vlimit为低电平，即电压比较电路3的输出端为低电平的限流触发使能信号。当采样信号Vin低于参考电压V3，同样说明此时开关管中的电流大于限定的最大值，电压比较电路3的输出端的限流触发信号Vlimit为低电平，即电压比较电路3的输出端为低电平的限流触发使能信号。在图2所示的采样信号Vin的时序图中，在t1-t2时刻、t3-t4时刻、t5-t6时刻、t7-t8时刻、t9-t10时刻和t11-t12时刻，电压比较电路3的输出端为低电平的限流触发使能信号。在其它时刻，限流触发信号Vlimit为高阻态（图2所示的填充区域）。

如图2所示，驱动信号PWM3是一个固定占空比的脉冲宽度调制信号。其高电平电压为V4。且V4小于参考电压V1。在其他的实施例中，驱动信号PWM3还可以是具有可变占空比的脉冲宽度调制信号。

在0-t1时间内，电压比较电路3的输出端为高电平V1。此时电压比较器Com1的同相输入端的电压Va也为V1，电压比较器Com1的同相输入端的电压V1大于反相输入端的电压V4，电压比较器Com1的输出端输出高电平V1，即此时输出电压Vout的电压为V1。

在t1-t2时间内，限流触发信号Vlimit为低电平的限流触发使能信号，Vout的电压为低电平，此时电阻R1和R2会有电压降，从而使得电压比较器Com1的同相输入端的电压Va小于参考电压V1，通过设置电阻R1和R2的阻值，使得此时电压Va的大小为V5，且需保证V5小于驱动信号PWM3的高电平电压V4。使得此时电压比较器Com1的同相输入端的电压V5小于反相输入端的电压V4时，电压比较器Com1输出低电平，即此时Vout的电压为低电平，且Va的电压值为V5。

在t2-t13时间内，驱动信号PWM3的输出电压为V4，由于t2时刻Va的电压值为V5，电压比较器Com1的同相输入端的电压V5小于反相输入端的电压V4，因此电压比较器Com1输出低电平，Vout的电压为低电平，且Va的电压值为V5。

在t13-t14时间内，驱动信号PWM3的输出电压为低电平，此时电压比较器Com1的同相输入端的电压一定是大于反相输入端的电压，电压比较器Com1输出电压Vout为高电平V1，且Va的电压值为V1。

在t14-t3时间内，驱动信号PWM3的输出电压为V4，由于t14时刻Va的电压值为V1，电压比较器Com1的同相输入端的电压大于反相输入端的电压，电压比较器Com1输出电压Vout为高电平V1，且Va的电压值为V1。

在t3-t4时间内，限流触发信号Vlimit为低电平的限流触发使能信号，Vout同样为低电平，使得Va的电压值为V5。另外此时驱动信号PWM3的输出电压为V4，电压比较器Com1的同相输入端的电压小于反相输入端的电压，电压比较器Com1输出电压Vout为低电平，且Va的电压值为V5。

在t4-t5时间内，驱动信号PWM3的输出电压为V4，由于t4时刻Va的电压值为V5，电压比较器Com1的同相输入端的电压小于反相输入端的电压，电压比较器Com1输出电压Vout为低电平，且Va的电压值为V5。

在t5-t6时间内，限流触发信号Vlimit为低电平的限流触发使能信号，Vout同样为低电平，使得Va的电压值为V5。另外此时驱动信号PWM3的输出电压为V4，电压比较器Com1的同相输入端的电压小于反相输入端的电压，电压比较器Com1输出电压Vout为低电平，且Va的电压值为V5。

在t6-t15时间内，驱动信号PWM3的输出电压为V4，由于t6时刻Va的电压值为V5，电压比较器Com1的同相输入端的电压小于反相输入端的电压，电压比较器Com1输出电压Vout为低电平，且Va的电压值为V5。

在t15-t16时间内，驱动信号PWM3的输出电压为低电平，此时电压比较器Com1的同相输入端的电压一定是大于反相输入端的电压，电压比较器Com1输出电压Vout为高电平V1，且Va的电压值为V1。

在t16-t7时间内，驱动信号PWM3的输出电压为V4，由于t16时刻Va的电压值为V1，电压比较器Com1的同相输入端的电压大于反相输入端的电压，电压比较器Com1输出电压Vout为高电平V1，且Va的电压值为V1。

在t7-t8时间内，限流触发信号Vlimit为低电平的限流触发使能信号，Vout同样为低电平，使得Va的电压值为V5。尽管在在t7-t8时刻之间的某个时刻，驱动信号PWM3的输出电压从V4降低到低电平，但电压比较器Com1输出电压Vout却一直为低电平，且Va的电压值为V5。

在t8-t17时间内，驱动信号PWM3的输出电压为低电平，此时电压比较器Com1的同相输入端的电压一定是大于反相输入端的电压，电压比较器Com1输出电压Vout为高电平V1，且Va的电压值为V1。

在t17-t9时间内，驱动信号PWM3的输出电压为V4，由于t17时刻Va的电压值为V1，电压比较器Com1的同相输入端的电压大于反相输入端的电压，电压比较器Com1输出电压Vout为高电平V1，且Va的电压值为V1。

在t9-t10时间内，限流触发信号Vlimit为低电平的限流触发使能信号，Vout同样为低电平，使得Va的电压值为V5。另外此时驱动信号PWM3的输出电压为V4，电压比较器Com1的同相输入端的电压小于反相输入端的电压，电压比较器Com1输出电压Vout为低电平，且Va的电压值为V5。

在t10-t11时间内，驱动信号PWM3的输出电压为V4，由于t10时刻Va的电压值为V5，电压比较器Com1的同相输入端的电压小于反相输入端的电压，电压比较器Com1输出电压Vout为低电平，且Va的电压值为V5。

在t11-t12时间内，限流触发信号Vlimit为低电平的限流触发使能信号，Vout同样为低电平，使得Va的电压值为V5。尽管t11-t12时间内驱动信号PWM3从V4降到低电平再从低电平升到V4，即在t11-t12时间内不管驱动信号PWM3如何发生变化，电压比较器Com1输出电压Vout为低电平，且Va的电压值为V5。

在t12-t18时间内，驱动信号PWM3的输出电压为V4，由于t12时刻Va的电压值为V5，电压比较器Com1的同相输入端的电压小于反相输入端的电压，电压比较器Com1输出电压Vout为低电平，且Va的电压值为V5。

在t18-t19时间内，驱动信号PWM3的输出电压为低电平，此时电压比较器Com1的同相输入端的电压一定是大于反相输入端的电压，电压比较器Com1输出电压Vout为高电平V1，且Va的电压值为V1。

在t19-t20时间内，驱动信号PWM3的输出电压为V4，由于t19时刻Va的电压值为V1，电压比较器Com1的同相输入端的电压大于反相输入端的电压，电压比较器Com1输出电压Vout为高电平V1，且Va的电压值为V1。

通过上面的分析可以得到图2所示的时序图，当开关管中的电流大于限定的最大电流值，即采样信号Vin大于参考电压V2或小于参考电压V3时，电压比较电路3输出低电平的限流触发使能信号，Vout随之变为低电平，此时电压比较器Com1的同相输入端的电压为V5，此时无论驱动信号PWM3的电压如何改变，Vout都为低电平。之后当采样信号Vin在参考电压V3和参考电压V2之间时，即电压比较电路3的输出从低电平变为高阻态，如果驱动信号PWM3从高电平V4降到低电平，Vout的电压为V1。当采样信号Vin在参考电压V3和参考电压V2之间时，即电压比较电路3的输出从低电平变为高阻态，如果驱动信号PWM3为低电平，Vout的电压为V1，此时不管驱动信号PWM3如何变化，Vout的电压还是为V1，直到下个低电平的限流触发使能信号到来，才能使得输出电压Vout变为低电平。

通过上面的分析可以得出，只要采样信号Vin大于参考电压V2或小于参考电压V3时，Vout就为低电平，从而会关闭驱动信号的输出起到限流保护的作用。当采样信号Vin在参考电压V3至参考电压V2之间时，电压比较电路3输出高阻态，此时如果驱动信号PWM3一直为低电平或驱动信号PWM3从高电平跳变为低电平这个时刻，则Vout的电压为V1，此时本发明的极速限流电路并不起到限流的作用，即限流解除。另外在驱动信号PWM3的一个周期的高电平期间，多次的限流触发使能信号只能使得输出电压Vout发生一次跳变，即从高电平跳变为低电平，从而避免了由于开关管中的电流频繁的超过预定的最大电流而导致开关管频繁的导通和断开，因此增加了开关管的寿命。

图3是包括本发明第一个实施例的极速硬件限流电路对PWM驱动信号的输出进行处理的电路图。在本实施例中，驱动输出管为三极管Q1，它的输入信号为PWM3和Vout，输出信号为PWM3_out，PWM3_out为PWM3对应的输出信号，用于直接给开关管提供脉冲宽度调制信号。在其他的实施例中，驱动输出管还可以是功率场效应晶体管或者一个反相器。如图3所示，输入信号PWM3通过电阻R5与二极管D7的阳极和二极管D8的阳极连接，二极管D8的阴极与电阻R6的一端和三极管Q1的基极连接，三极管Q1的发射极和电阻R6的另一端连接并接地，三极管Q1的集电极作为输出信号PWM3_out。通过上面的分析可知，当电路中电流超过限定的最大电流时，Vout为低电平，将二极管D7阴极接到地，从而使得三极管Q1截止，使输出信号PWM3_out为高阻态，与输入信号PWM3的状态无关。当没有低电平的限流触发使能信号发生时，此时Vout的电压为V1，限流作用解除，则输入信号PWM3和输出信号PWM3_out保持一对应的逻辑关系。

因此，本发明的极速硬件限流电路将维持电路1的输出端和电压比较电路3的输出端连接，对限流触发信号Vlimit并行处理，从而使时间延迟短、响应快。延迟时间可以低于200ns。可以根据需要设定参考电压V2和V3，对开关管中的限定峰值电流的控制更加的准确。由于电路使用的元器件少，电路可靠性更高，成本更低。

图4是本发明第二个实施例的极速硬件限流电路的电路图。如图4所示，其与图1基本相同，区别在于，电压比较电路4包括电压比较器Com4，电压比较器Com4的同相输入端具有参考电压V4，电压比较器Com4的反相输入端连接至采样信号Vin。本实施例的极速硬件限流电路可以对具有单向导通的开关管进行限流保护。当采样信号Vin大于参考电压V4时，电压比较器Com4输出低电平的限流触发使能信号，从而关闭驱动输出管（图中未示出）来关闭驱动信号保护开关管。其工作原理和功能与图1所示的实施例相同，在此不做具体说明。

图5是本发明第三个实施例的极速硬件限流电路的电路图。其与图1基本相同，区别在于，驱动信号PWM1和驱动信号PWM2通过或门电路5连接至电压比较器Com1的反相输入端。或门电路5包括二极管D1、二极管D2和电阻R3。二极管D1的阴极和二极管D2的阴极与电阻R3的一端连接并作为或门电路5的输出端，电阻R3的另一端与地线连接，二极管D1的阳极和二极管D2的阳极作为或门电路5的两个输入端，并分别与驱动信号PWM1和驱动信号PWM2连接。二极管D5的阴极和二极管D6的阴极同时连接在电压比较电路3的输出端。其中，一般来说，驱动信号PWM1和驱动信号PWM2在同一时刻只有一个为高电平，另一个为低电平，但需具有共同的低电平时间段(即死区时间)。当驱动信号PWM1和驱动信号PWM2有一个为高电平时，电压比较器Com1的反相输入端为高电平，此时若有低电平的限流触发使能信号发生，所述极速硬件限流电路就会输出低电平来关闭驱动信号输出使开关管处于截止状态，从而发生硬件限流保护作用；而当驱动信号PWM1和驱动信号PWM2同时为低电平时，电压比较器Com1的反相输入端为低电平，此时无论有无低电平的限流触发使能信号发生，驱动均输出低电平，开关管均处于截止状态。其工作原理和功能与图1所示的实施例相同，在此不做具体说明。

图6是本发明第四个实施例的极速硬件限流电路的电路图。其与图1基本相同，区别在于，驱动信号PWM1和驱动信号PWM2通过与门电路7连接至电压比较器Com1的反相输入端。与门电路7包括二极管D3、二极管D4和电阻R4。二极管D3的阳极和二极管D4的阳极与电阻R4的阳极连接并作为与门电路7的输出端。电阻R4的另一端和参考电压V5连接，二极管D3的阴极和驱动信号PWM1连接，二极管D4的阴极和驱动信号PWM1连接。二极管D5的阴极和二极管D6的阴极同时连接在电压比较电路3的输出端。其中，一般来说，驱动信号PWM1和驱动信号PWM2在同一时刻至少有一个为高电平，但需具有共同的高电平时间段。当驱动信号PWM1和驱动信号PWM2有一个为低电平时，电压比较器Com1的反相输入端为低电平，无论此时有无低电平的限流触发使能信号发生，维持电路1均输出高阻态；只有当驱动信号PWM1和驱动信号PWM2均为高电平时，电压比较器Com1的反相输入端才为高电平，此时若没有低电平的限流触发使能信号发生，则维持电路1输出高阻态，没有维持限流保护的作用，同时所述极速硬件限流电路也未发生限流保护作用，反之若有低电平的限流触发使能信号发生，维持电路1就会输出低电平来维持限流保护的作用，直到在驱动信号PWM1和驱动信号PWM2中至少有一信号变为低电平时才解除硬件限流。其工作原理和功能与图1所示的实施例相同，在此不做具体说明。

图7是本发明第五个实施例的极速硬件限流电路的电路图。其与图5基本相同，区别在于电压比较电路4包括电压比较器Com4，电压比较器Com4的同相输入端具有参考电压V4，电压比较器Com4的反相输入端连接至采样信号Vin。其工作原理和功能与图1所示的实施例相同，在此不做具体说明。

本领域的技术人员可知，在其它的实施例中，根据需要，还可以是多个PWM驱动信号通过其它的逻辑电路与电压比较电路Com1的反相输入端连接。

虽然本发明已经通过优选实施例进行了描述，然而本发明并非局限于这里所描述的实施例，在不脱离本发明范围的情况下还包括所作出的各种改变以及变化。

Claims (8)

1.一种极速硬件限流电路，其特征在于，包括：

维持电路（1；2；6），所述维持电路（1；2；6）包括第一电压比较器（Com1）、第一电阻（R1）和第二电阻（R2），所述第一电阻（R1）的一端和所述第二电阻（R2）的一端连接至所述第一电压比较器（Com1）的同相输入端，所述第一电阻（R1）的另一端具有第一参考电压（V1），所述第二电阻（R2）的另一端连接至所述第一电压比较器（Com1）的输出端，所述第一电压比较器（Com1）的反相输入端连接一个PWM驱动信号或多个PWM驱动信号的逻辑组合输出信号；

电压比较电路（3；4），所述电压比较电路（3；4）具有输出端和至少两个输入端，所述电压比较电路（3；4）的输出端连接至所述第一电压比较器（Com1）的输出端，所述电压比较电路（3；4）的其中一个输入端连接至一采样信号（Vin），所述电压比较电路（3；4）的其余输入端具有至少一个参考电压（V4；V2，V3），所述电压比较电路（3；4）根据所述采样信号（Vin）的电压大小和所述至少一个参考电压（V4；V2，V3）比较后输出低电平的限流触发使能信号或高阻态；

其中，所述第一参考电压（V1）大于在所述第一电压比较器（Com1）的反相输入端为高电平时的高电平电压，当所述极速硬件限流电路输出低电平时，所述第一电压比较器（Com1）的同相输入端电压小于在反相输入端为高电平时的高电平电压，但大于在反相输入端为低电平时的低电平电压。

2.根据权利要求1所述的极速硬件限流电路，其特征在于，所述电压比较电路（3）包括第二电压比较器（Com2）和第三电压比较器（Com3），所述电压比较电路（3）具有四个输入端，所述第二电压比较器（Com2）的同相输入端具有第二参考电压（V2），所述第三电压比较器（Com3）的反相输入端具有第三参考电压（V3），所述第二电压比较器（Com2）的反相输入端和所述第三电压比较器（Com3）的同相输入端分别连接至所述采样信号（Vin），所述第二电压比较器（Com2）的输出端和所述第三电压比较器（Com3）的输出端相连并作为所述电压比较电路（3）的输出端；

其中，所述第二参考电压（V2）大于所述第三参考电压（V3）；

当所述采样信号（Vin）的电压大于所述第二参考电压（V2）或小于所述第三参考电压（V3）时，所述电压比较电路（3）的输出端输出低电平的限流触发使能信号。

3.根据权利要求1所述的极速硬件限流电路，其特征在于，所述电压比较电路（4）包括第四电压比较器（Com4），所述电压比较电路（4）具有两个输入端，所述第四电压比较器（Com4）的同相输入端具有第四参考电压（V4），所述第四电压比较器（Com4）的反相输入端连接至所述采样信号（Vin），当所述采样信号（Vin）的电压大于所述第四参考电压（V4）时，所述电压比较电路（4）的输出端输出低电平的限流触发使能信号。

4.根据权利要求1所述的极速硬件限流电路，其特征在于，还包括与所述PWM驱动信号数目相等的一个或多个二极管（D7；D5，D6），所述一个或多个二极管（D7；D5，D6）的阴极连接至第一电压比较器（Com1）的输出端。

5.根据权利要求1至4任一项所述的极速硬件限流电路，其特征在于，所述维持电路（2；6）还包括用于给所述第一电压比较器（Com1）的反相输入端提供所述多个PWM驱动信号的逻辑组合输出信号的逻辑电路（5；7），所述多个PWM驱动信号连接至所述逻辑电路（5；7）的输入端，所述逻辑电路（5；7）的输出端连接至所述第一电压比较器（Com1）的反相输入端。

6.根据权利要求5所述的极速硬件限流电路，其特征在于，所述逻辑电路为或门电路（5）或与门电路（7），所述多个PWM驱动信号包括第一PWM驱动信号和第二PWM驱动信号，所述第一PWM驱动信号和第二PWM驱动信号连接至所述或门电路（5）或与门电路（7）的输入端，所述或门电路（5）或与门电路（7）的输出端连接至所述第一电压比较器（Com1）的反相输入端。

7.根据权利要求6所述的极速硬件限流电路，其特征在于，所述或门电路（5）包括第一二极管（D1）、第二二极管（D2）和第三电阻（R3），所述第一二极管（D1）的阴极和第二二极管（D2）的阴极连接至所述第三电阻（R3）的一端，所述第三电阻（R3）的另一端与地线连接，所述第一二极管（D1）的阴极和第二二极管（D2）的阴极为所述或门电路（5）的输出端，所述第一PWM驱动信号连接至所述第一二极管（D1）的阳极，所述第二PWM驱动信号连接至所述第二二极管（D2）的阳极。

8.根据权利要求6所述的极速硬件限流电路，其特征在于，所述与门电路（7）包括第三二极管（D3）、第四二极管（D4）和第四电阻（R4），所述第三二极管（D3）的阳极和第四二极管（D4）的阳极连接至所述第四电阻（R4）的一端，所述第四电阻（R4）的另一端具有第五参考电压（V5），所述第三二极管（D3）的阳极和第四二极管（D4）的阳极为所述与门电路（7）的输出端，所述第一PWM驱动信号连接至所述第三二极管（D3）的阴极，所述第二PWM驱动信号连接至所述第四二极管（D4）的阴极。