CN104331637A - 一种数字波束合成技术验证系统及数据处理方法 - Google Patents

Abstract

本发明公开了一种数字波束合成技术验证系统，包括主控计算模块、转储控制模块、高速存储模块、AD采集模块和电源模块，主控计算机模块通过PCIe总线与转储控制模块连接，高速存储模块、AD采集模块和转储控制模块通过板间高速总线互连；本发明方法：对外部模拟信号、触发信号、外供时钟输入信号进行同步采集；采用高速存储技术对采集的数据进行高速存储；用户根据需要对存储数据的回放处理和文件管理，进行删除，读取和格式化操作；对数据编码和实时纠错处理，采用BCH纠错编码技术对在编程过程中出现的随机性BIT错误进行纠错。本发明实现了多通道信号同步采集、存储、回放和处理功能，应用范围广泛，提高数据存储和转储的可靠性和存储速度。

Description

一种数字波束合成技术验证系统及数据处理方法

技术领域

本发明涉及一种数字波束合成技术验证系统及数据处理方法。

背景技术

数字波束合成技术充分利用阵列天线所获取的空间信息，通过信号处理技术使波束获得超分辨率和低副瓣的性能，实现了波束的扫描、目标的跟踪以及空间干扰信号的零陷，因而数字波束形成技术在雷达信号处理、通信信号处理以及电子对抗系统中得到了广泛的应用。数字波束形成是把阵列天线输出的信号进行AD采样数字化后送到数字波束形成器的处理单元，完成对各路信号的复加权处理，形成所需的波束信号。而数字波束形成最重要的技术是采用多通道的同步采样数据，并辅以不同组的权系数，实现空时信号处理，目前的系统无法实现多通道信号同步采集等。

发明内容

本发明的目的在于克服现有技术的不足，提供一种数字波束合成技术验证系统及数据处理方法，实现多通道信号同步采集、存储、回放和处理功能，让用户可以随意的实现感兴趣的数据录取，然后通过PCIe等接口实现多通道数据转储，实现干扰方向置零、干扰信号提取、多波束覆盖、单波束扫描等阵列信号处理，提高数据存储和转储的可靠性和存储速度。

本发明的目的是通过以下技术方案来实现的：一种数字波束合成技术验证系统，它包括主控计算模块、转储控制模块、高速存储模块、AD采集模块和电源模块，所述主控计算机模块通过PCIe总线与转储控制模块连接，用于完成用户的界面交互控制和对回放数据的事后处理，将接收的用户命令发送到转储控制模块，所述高速存储模块、AD采集模块和转储控制模块通过板间高速总线互连；所述转储控制模块用于将接收主控计算模块的命令，并发送给其他模块，实现主控模块对其他模块的控制和状态反馈；所述AD采集模块，用于对模拟信号的采集；所述高速存储模块，用于对来自AD采样模块的高速数据的实时存储和对存储的数据的进行文件管理，实现对文件的检索、回放、删除和转储；电源模块用于提供整机需要的电源。

所述的主控计算模块预装Windows操作系统。

所述的主控计算模块还设置有千兆以太网接口和USB接口。

所述转储控制模块还设置有千兆以太网接口和光纤接口，连接外置存储设备。

所述板间高速总线由FPGA的GTX接口实现，支持Auraro、PCIe、FC和RapidIO传输协议。

所述高速存储模块包括有8个存储模块，每个存储模块对应2路AD采集数据。

所述AD采集模块接有SSMC接口，提供外部模拟信号输入、触发信号输入、外供时钟输入。

所述电源模块提供直流电源。

所述AD采样时钟为多路采样时钟。

一种数字波束合成技术验证系统数据处理方法，信号同步采集：用于对外部模拟信号、触发信号、外供时钟输入信号进行采集，包括多通道采集同步和数据传输同步；

数据高速存储：用于采用高速存储技术对采集的数据进行高速存储；

数据存储管理：包括对存储数据的回放处理和文件管理，用户根据需要，对存储好的数据进行回放处理；文件管理包括对存储的文件进行删除，读取和格式化操作；

数据编码和实时纠错：用于数据的实时编码和纠错处理。

所述数据回放处理包括以下子步骤：

S1、接收数据回放命令；

S2、系统转储模块通过GTX接口从存储模块中读取数据；

S3、将数据存储到主控模块本地硬盘中；

S4、数据回放和同步处理。

所述的高速存储技术包括多级流水线技术、双页编程技术和Interleaved编程技术。

所述多通道采集同步包括来自同一时钟源的同步采样时钟和同一外部触发源的同步触发信号；所述数据传输同步包括芯片之间和模块之间的数据传输，根据数据包头里的时间同步信息和帧编号信号，实现芯片之间和模块之间数据传输的同步。

所述的数据编码和实时纠错采用BCH纠错编码技术对在编程过程中出现的随机性BIT错误进行纠错，可以对1080个Byte实现32个BIT的纠错处理。所述的BCH纠错编码技术算法如下：

BCH码是纠正多个随机错误的循环码，用有限域理论和生成多项式g(x)的根描述；

给定任一有限域GF(q)及其扩域GF(q^m)，其中q是素数或素数的幂，m为某一正整数；若码元取自GF(q)上的一循环码，它的生成多项式g(x)的根集合R中含有以下δ-1个连续根，则由g(x)生成的循环码称为q进制BCH码；其中α∈GF(q^m)是域中的n级元素， ${\mathrm{\α}}^{m_0+i}\∈\mathrm{GF}\left(q^m\right);$

设m_i(x)和e_i分别是元素的最小多项式和级，则BCH码的生成多项式和码长分别是

g(x)＝LCM{m₀(x),m₁(x),m₂(x),…,m_δ-2(x)}

如果生成多项式g(x)的根中，有一个GF(q^m)中的本原域元素，则n＝q^m-1，称这种码长n＝q^m-1的BCH码为本原BCH码；否则，称为非本原BCH码；

若码元取自GF(2)中的二进制BCH码，由BCH码的定义可知，对任一正整数m，可以构造出以下的二进制码；

取m₀＝1，δ＝2t+1，又设α是GF(2^m)的本原域元素，则由BCH码的定义可知：若码以α,α²,…,α^2t为根，则二进制BCH码的生成多项式

g(x)＝LCM{m₀(x),m₁(x),m₂(x),…,m_2t(x)}

式中，m_i(x)是αⁱ的最小多项式，则BCH码一定能纠正t个错误。

本发明的有益效果是：本发明提供了一种数字波束合成技术验证系统及数据处理方法，实现多通道信号同步采集、存储、回放和处理功能，让用户可以随意的实现感兴趣的数据录取，然后通过PCIe等接口实现多通道数据转储，实现干扰方向置零、干扰信号提取、多波束覆盖、单波束扫描等阵列信号处理，提高数据存储和转储的可靠性和存储速度。系统选用高性能、大规模FPGA，DSP和高性能计算机板卡，并具备丰富的对外接口和高速数据传输通道，性能高，应用广泛。

附图说明

图1为本发明结构框图；

图2为本发明流程图；

图3为本发明数据回放流程图。

具体实施方式

下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。

如图1所示，一种数字波束合成技术验证系统，它包括主控计算模块、转储控制模块、高速存储模块、AD采集模块和电源模块，所述主控计算机模块通过PCIe总线与转储控制模块连接，用于完成用户的界面交互控制和对回放数据的事后处理，主控计算模块接收到用户命令后通过PCIe总线将命令发送到转储控制模块；所述高速存储模块、AD采集模块和转储控制模块通过板间高速总线互连。

所述的主控计算模块选用AD-link公司的标准CPCI的高性能工业计算机板卡CPCI-6210，板载Intel Core i7处理器；集成16GB DDR3内存，预装Windows操作系统，内置有回放的数据进行处理和算法验证软件。还具备PMC/XMC子卡扩展插槽。

所述转储控制模块用于将来自主控模块的PCIe的命令转换为CAN总线发送到其他模块实现主控模块对其他模块的控制和状态反馈。同时转储控制模块还可以通过板间高速总线接收来自存储模块的转储和回放数据，通过PCIe总线回放到主控模块。并提供千兆以太网接口和光纤接口，支持数据向外置存储设备转储。同时将外部输入的采样时钟功分为多路，为AD采集模块提供同步的采样时钟。

所述AD采集模块，用于对模拟信号的采集；所述AD采集模块接有SSMC接口，提供外部模拟信号输入、触发信号输入、外供时钟输入。支持外供或内部采样时钟，采样率可以由用户通过监控软件进行配置。支持由外部触发信号控制采样同步，实现16路AD对模拟信号的同步采样。同时AD采集模块采用同步采集技术，保证AD输出数据通道一致性。AD采集数据通过板间高速数据总线将转换后的数据传输到存储模块完成数据的实时存储。

所述高速存储模块包括有8个存储模块，通过板间高速数据总线接收来自AD模块的数据，每个存储模块对应2路AD采样数据，对高速数据进行实时存储。同时完成存储的数据的文件管理，实现对文件的检索、回放、删除和转储。

电源模块用于提供整机需要的电源，使用AC/DC电源模块接收外部的220V交流电源转换为整机其他模块需要的直流电源。

如图2所示，一种数字波束合成技术验证系统数据处理方法，信号同步采集：用于对外部模拟信号、触发信号、外供时钟输入信号进行采集，包括多通道采集同步和数据传输同步；

数据高速存储：用于采用高速存储技术对采集的数据进行高速存储；

数据存储管理：包括对存储数据的回放处理和文件管理，用户根据需要，对存储好的数据进行回放处理；文件管理包括对存储的文件进行删除，读取和格式化操作；

数据编码和实时纠错：用于数据的实时编码和纠错处理。

如图3所示，所述数据回放处理包括以下子步骤：

S1、接收数据回放命令；

S2、系统转储模块通过GTX接口从存储模块中读取数据；

S3、将数据存储到主控模块本地硬盘中；

S4、数据回放和同步处理。

所述的高速存储技术包括多级流水线技术、双页编程技术和Interleaved编程技术。

所述多通道采集同步包括来自同一时钟源的同步采样时钟和同一外部触发源的同步触发信号；所述数据传输同步包括芯片之间和模块之间的数据传输，根据数据包头里的时间同步信息和帧编号信号，实现芯片之间和模块之间数据传输的同步。

所述的数据编码和实时纠错采用BCH纠错编码技术对在编程过程中出现的随机性BIT错误进行纠错，可以对1080个Byte实现32个BIT的纠错处理。所述的BCH纠错编码技术算法如下：

BCH码是纠正多个随机错误的循环码，用有限域理论和生成多项式g(x)的根描述；

给定任一有限域GF(q)及其扩域GF(q^m)，其中q是素数或素数的幂，m为某一正整数；若码元取自GF(q)上的一循环码，它的生成多项式g(x)的根集合R中含有以下δ-1个连续根，则由g(x)生成的循环码称为q进制BCH码；其中α∈GF(q^m)是域中的n级元素， ${\mathrm{\α}}^{m_0+i}\∈\mathrm{GF}\left(q^m\right);$

设m_i(x)和e_i分别是元素的最小多项式和级，则BCH码的生成多项式和码长分别是

g(x)＝LCM{m₀(x),m₁(x),m₂(x),…,m_δ-2(x)}

如果生成多项式g(x)的根中，有一个GF(q^m)中的本原域元素，则n＝q^m-1，称这种码长n＝q^m-1的BCH码为本原BCH码；否则，称为非本原BCH码；

若码元取自GF(2)中的二进制BCH码，由BCH码的定义可知，对任一正整数m，可以构造出以下的二进制码；

取m₀＝1，δ＝2t+1，又设α是GF(2^m)的本原域元素，则由BCH码的定义可知：若码以α,α²,…,α^2t为根，则二进制BCH码的生成多项式

g(x)＝LCM{m₀(x),m₁(x),m₂(x),…,m_2t(x)}

式中，m_i(x)是αⁱ的最小多项式，则BCH码一定能纠正t个错误。

Claims (10)

1.一种数字波束合成技术验证系统，其特征在于：它包括主控计算模块、转储控制模块、高速存储模块、AD采集模块和电源模块，所述主控计算机模块通过PCIe总线与转储控制模块连接，用于完成用户的界面交互控制和对回放数据的事后处理，将接收的用户命令发送到转储控制模块，所述高速存储模块、AD采集模块和转储控制模块通过板间高速总线互连；所述转储控制模块用于将接收主控计算模块的命令，并发送给其他模块，实现主控模块对其他模块的控制和状态反馈；所述AD采集模块，用于对模拟信号的采集；所述高速存储模块，用于对来自AD采样模块的高速数据的实时存储和对存储的数据的进行文件管理，实现对文件的检索、回放、删除和转储；电源模块用于提供整机需要的电源。

2.根据权利要求1所述的一种数字波束合成技术验证系统，其特征在于：所述的主控计算模块还设置有千兆以太网接口和USB接口。

3.根据权利要求1所述的一种数字波束合成技术验证系统，其特征在于：所述转储控制模块还设置有千兆以太网接口和光纤接口，连接外置存储设备；所述高速存储模块包括有8个存储模块，每个存储模块对应2路AD采集数据。

4.根据权利要求1所述的一种数字波束合成技术验证系统，其特征在于：所述板间高速总线由FPGA的GTX接口实现，支持Auraro、PCIe、FC和RapidIO传输协议。

5.根据权利要求1所述的一种数字波束合成技术验证系统，其特征在于：所述AD采集模块接有SSMC接口，提供外部模拟信号输入、触发信号输入、外供时钟输入，所述AD采样时钟为多路采样时钟。

6.一种数字波束合成技术验证系统数据处理方法，其特征在于：它包括

信号同步采集：用于对外部模拟信号、触发信号、外供时钟输入信号进行采集，包括多通道采集同步和数据传输同步；

数据高速存储：用于采用高速存储技术对采集的数据进行高速存储；

数据存储管理：包括对存储数据的回放处理和文件管理，用户根据需要，对存储好的数据进行回放处理；文件管理包括对存储的文件进行删除，读取和格式化操作；

数据编码和实时纠错：用于数据的实时编码和纠错处理。

7.根据权利要求6所述的一种数字波束合成技术验证系统数据处理方法，其特征在于：所述数据回放处理包括以下子步骤：

S1、接收数据回放命令；

S2、系统转储模块通过GTX接口从存储模块中读取数据；

S3、将数据存储到主控模块本地硬盘中；

S4、数据回放和同步处理。

8.根据权利要求6所述的一种数字波束合成技术验证系统数据处理方法，其特征在于：所述的高速存储技术包括多级流水线技术、双页编程技术和Interleaved编程技术。

9.根据权利要求6所述的一种数字波束合成技术验证系统数据处理方法，其特征在于：所述多通道采集同步包括来自同一时钟源的同步采样时钟和同一外部触发源的同步触发信号；所述数据传输同步包括芯片之间和模块之间的数据传输，根据数据包头里的时间同步信息和帧编号信号，实现芯片之间和模块之间数据传输的同步。

10.根据权利要求6所述的所述的一种数字波束合成技术验证系统数据处理方法，其特征在于：所述的数据编码和实时纠错采用BCH纠错编码技术对在编程过程中出现的随机性BIT错误进行纠错，可以对1080个Byte实现32个BIT的纠错处理；所述的BCH纠错编码技术算法如下：

BCH码是纠正多个随机错误的循环码，用有限域理论和生成多项式g(x)的根描述；

给定任一有限域GF(q)及其扩域GF(q^m)，其中q是素数或素数的幂，m为某一正整数；若码元取自GF(q)上的一循环码，它的生成多项式g(x)的根集合R中含有以下δ-1个连续根，则由g(x)生成的循环码称为q进制BCH码；其中α∈GF(q^m)是域中的n级元素， ${\mathrm{\α}}^{m_0+i}\∈\mathrm{GF}\left(q^m\right);$

设m_i(x)和e_i分别是元素的最小多项式和级，则BCH码的生成多项式和码长分别是

g(x)＝LCM{m₀(x)，m₁(x)，m₂(x)，…，m_δ-2(x)}

如果生成多项式g(x)的根中，有一个GF(q^m)中的本原域元素，则n＝q^m-1，称这种码长n＝q^m-1的BCH码为本原BCH码；否则，称为非本原BCH码；

若码元取自GF(2)中的二进制BCH码，由BCH码的定义可知，对任一正整数m，可以构造出以下的二进制码；

取m₀＝1，δ＝2t+1，又设α是GF(2^m)的本原域元素，则由BCH码的定义可知：若码以α，α²，…，α^2t为根，则二进制BCH码的生成多项式

g(x)＝LCM{m₀(x)，m₁(x)，m₂(x)，…，m_2t(x)}

式中，m_i(x)是αⁱ的最小多项式，则BCH码一定能纠正t个错误。