CN104303174B - 通过处理器间互连来隧道传输平台管理消息 - Google Patents
通过处理器间互连来隧道传输平台管理消息 Download PDFInfo
- Publication number
- CN104303174B CN104303174B CN201380027315.9A CN201380027315A CN104303174B CN 104303174 B CN104303174 B CN 104303174B CN 201380027315 A CN201380027315 A CN 201380027315A CN 104303174 B CN104303174 B CN 104303174B
- Authority
- CN
- China
- Prior art keywords
- management
- processor
- message
- socket
- pcie
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000007726 management method Methods 0.000 claims description 130
- CQIZBIFTOGBKDB-UHFFFAOYSA-N 4-cyclohexyl-1-methyl-3,6-dihydro-2h-pyridine Chemical compound C1N(C)CCC(C2CCCCC2)=C1 CQIZBIFTOGBKDB-UHFFFAOYSA-N 0.000 claims description 114
- 101100076239 Drosophila melanogaster Mctp gene Proteins 0.000 claims description 114
- 238000004891 communication Methods 0.000 claims description 30
- 238000013507 mapping Methods 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 7
- 238000012546 transfer Methods 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims 3
- 238000005516 engineering process Methods 0.000 abstract description 5
- 238000005538 encapsulation Methods 0.000 abstract 1
- 239000003795 chemical substances by application Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 13
- 241001269238 Data Species 0.000 description 6
- 102100035373 Cyclin-D-binding Myb-like transcription factor 1 Human genes 0.000 description 5
- 101000804518 Homo sapiens Cyclin-D-binding Myb-like transcription factor 1 Proteins 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 239000012634 fragment Substances 0.000 description 5
- 101150039033 Eci2 gene Proteins 0.000 description 4
- 102100021823 Enoyl-CoA delta isomerase 2 Human genes 0.000 description 4
- 230000003139 buffering effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000005055 memory storage Effects 0.000 description 3
- 230000001427 coherent effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 235000019580 granularity Nutrition 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Abstract
用于通过处理器间互连来隧道传输平台管理消息的方法和装置。平台管理消息接收自管理实体，例如，针对在操作上耦合到第二处理器的管理设备的第一处理器的管理部件处的管理引擎（ME）。经由处理器之间的插口到插口互连链路将管理消息内容封装在从第一处理器隧道传输到第二处理器中的第二管理部件的隧道消息中。一旦在第二管理部件处被接收，提取封装的管理消息内容并且重建原始的管理消息。然后以类似于好像将ME直接连接到第二处理器的方式，将重建的管理消息用于管理目标装置。公开的技术允许经由单个管理实体的在操作上耦合到多处理器平台中的处理器的平台装置的管理。
Description
技术领域
发明的领域通常涉及计算机系统的管理，并且更具体地但不专有地涉及使用处理器间互连在处理器之间隧道传输管理消息。
背景技术
典型的服务器平台由多个处理器插口、存储器子系统以及多个PCI高速控制器组成。鲁棒平台管理的级别是区分服务器与针对个人使用的平台（例如，个人计算机、膝上型设备、笔记本、平板计算机等）的关键属性之一。服务器平台的管理典型地由BMC（基板管理控制器）来统筹。BMC使平台能通过应用或包括远程管理控制台的基于环球网的接口的使用来远程地管理并且将边带路径用到网络控制器以促进BMC与远程管理控制台之间的通信。虽然服务器管理是复杂的任务，但是BMC将一些责任卸载到管理引擎（ME）。ME配置为经由通过适当的互连的与平台部件的通信来执行各种平台管理任务，并且将部件操作参数和关联的数据传递回BMC。
有要求相对高带宽（~10MB/s）、在各种部件之间的低等待时间通信路径的若干可管理性应用。媒体重定向（安装远程驱动）和视频重定向是这样的应用的两个示例。在当前服务器平台中，快速边带总线（例如，RMII（简化媒体独立接口））或内部总线用于满足这些需要。专用边带总线增加部件成本（更多的引脚）并且限制主板放置选项。内部总线限制混合以及匹配配置，例如，使用离散LAN或离散图形部件来支持媒体重定向。
管理部件传输协议（MCTP）是跨过各种互连用于传输可管理性分组的由分布式管理任务力（DMTF）开发的标准。“MCTP PCIe VDM传输绑定协议”是定义在高速PCI（PCIe）上可以如何发送MCTP分组的DMTF创作的规格。PCIe上的MCTP使高带宽管理业务能在PCIe总线（即，互连构造和/或PCIe链路）上被复用。因为大多数管理部件已经连接到这些总线中的一个，所以此方法消除用于单独的高带宽总线的需要并且允许可管理性部件的更灵活的布置。这些部件中的每个可以是“MCTP端点”并且在现存的构造上交换消息。当在PCIe上传输时，MCTP分组采取供应商定义的消息（VDM）的形式。此外，MCTP或者更一般地高速PCI VDM可以用于管理处理器自身（例如，处理器温度、功率和错误）。
现代的服务器平台典型地采用多个处理器并且每个处理器可将PCIe端点上的MCTP附加到它。然而，为了使用传统的技术来访问PCIe端点上的MCTP，需要有与每个处理器关联的ME。例如，采用四个处理器的服务器平台将要求四个ME。利用传统的管理平台架构的另一问题是BMC使用用于管理处理器的平台环境控制接口（PECI）引脚。只要系统中只有一个管理控制器并且毫秒访问等待时间是可接受的，这就运作得很好。有ME需要访问处理器仪器用于功率覆盖目的的配置。此外，有新兴的使用（例如，功率/性能特性化），它可以得益于10-100微秒访问等待时间。
附图说明
当结合附图时，上文的方面和本发明的许多附带的优势将变得更容易理解，如同通过参考下文的详细描述其将变得更好理解，其中除非另有规定，否则相似参考标号指代遍及各图的相似部分：
图1是图示使单个管理实体能通过在QPI链路上隧道传输处理器之间的管理消息来执行与经由多个处理器访问的装置相关的管理操作的架构的概况的高级框图；
图2示出QPI协议栈的层；
图3是图示全宽度QPI链路的结构的示意图；
图4示出用于MCTP消息的分组格式；
图5是包含在图4的MCTP消息的各种字段中的信息的描述的表；
图6示出对应于PCIe VDM消息的分组格式；
图7示出配置为嵌入来源于具有在图6中示出的格式的PCIe VDM消息的内容的QPI隧道分组报头和数据分组；
图8是图示经由可实现本文公开的实施例的方面的示范性处理器和平台配置的选择的部件的示意框图；
图9是图示根据一个实施例的用于实现分组路由、隧道传输、提取以及重建的管理逻辑的框图；以及
图10是图示根据一个实施例的使用单个管理实体和管理消息隧道传输来执行与在操作上耦合到多个处理器的可管理装置关联的平台管理操作的操作和逻辑的流程图。
具体实施方式
本文描述通过处理器间互连用于隧道传输平台管理消息的方法和设备的实施例。在下文的描述中，阐述大量具体细节（例如，PCIe和QPI的使用）来提供本发明的实施例的透彻理解。然而，有关领域的技术人员将认识，可以实践本发明而没有具体细节中的一个或多个，或利用其它方法、部件、材料等。在其它实例中，未详细示出或描述熟知的结构、材料、或操作以避免模糊本发明的方面。
根据在本文中公开的实施例的方面，通过使平台中的单个ME或其它管理实体能用于通过跨过处理器间互连而隧道传输平台管理消息来实现多处理器平台中的可管理装置的管理操作的新颖方法来解决上文的缺陷。在一些实施例中，在插口到插口QPI互连上隧道传输PCIe管理分组。在2009年，Intel®公司引入快速通道互连®（QPI）协议和相关架构的第一版本。最初使用高性能处理器（例如，Intel®Xeon®、以及Itanium®处理器）将QPI实现为代替平台上的前侧总线的点对点处理器互连。QPI是可扩展的，并且在具有采用共享存储器资源的多个处理器的系统中特别有利。QPI事务采用使用多层协议架构的基于分组的传递。近来引入的平台架构和对应处理器包含插口到插口QPI链路的使用，允许在QPI链路上的不同处理器上的实体之间的高带宽通信。
图1图示使用单个管理引擎100来执行用于两个处理器（描绘为遗留插口102和非遗留插口104）的ME操作的方法的示范性实现的概况的高级框图。在采用多个处理器的服务器平台中，启动处理器（即，用于经由对应启动代码的加载来执行系统启动并且初始化各种平台部件的处理器）被称作“遗留”插口，而系统中的其它处理器被称作非遗留插口。
遗留插口102包含经由DMI（直接存储器接口）或PCIe链路108耦合到ME 100、经由消息信道112耦合到功率控制单元110、以及耦合到环形互连114的遗留集成输入输出（IIO）框106。遗留IIO框106还包含PCIe框116和转换逻辑117。环形互连114也连接到包含QPI代理120的QPI接口（I/F）118。
非遗留插口104具有类似于遗留插口102的配置，除了它采用远程IIO框122而不是遗留IIO框106并且它没有直接连接到ME 100。非遗留插口104的其它部件包含PCIe框124、转换逻辑125、环形互连126、PCU 128、消息信道130、以及包含QPI代理134的QPI接口132。
远程IIO框122另外被描绘为连接到可管理装置136。如本文所使用的，“可管理”装置对应于可接收与由管理实体执行的管理操作相关的管理消息的任何平台装置。虽然示为直接连接到IIO框，但是可管理装置可通常经由一个或多个连接而在操作上耦合到IIO框。例如，在PCIe的上下文中，可有若干级层次，具有位于在不直接连接到IIO框中的PCIe接口或PCIe框的层次中的级别处的PCIe终端装置。
图1另外示出在QPI接口118与132之间耦合的插口到插口QPI链路138。近来引入了用于插口到插口QPI链路的支持，并且，与关联的接口和协议有关，使不同的处理器上的部件能在高带宽互连上通信。
除采用管理引擎以外，可采用其它管理实体用于执行平台管理操作。例如，图1另外描绘耦合到遗留IIO框106的基板管理控制器（BMC）140。此处虚线的使用指示这是可选的配置。
根据在本文中公开的教导，与插口到插口QPI链路和关联的接口结合的IIO框中的隧道传输转换逻辑允许与来自单个ME或其它管理实体（例如，BMC）的多个处理器关联的部件和可管理装置的管理。部分通过PCIe管理分组（通过QPI互连隧道传输）的使用来促进此功能性，如以下详细描述的那样。为了更好理解如何通过QPI来隧道传输PCIe管理分组，提供QPI的下文的简短概况。
快速通道互连的概况
经由在多层协议上传输的经分组的消息来促进QPI事务。如图2所示，层包含物理层、链路层、传输层以及协议层。在物理层处，以20位phit（物理单元）交换数据。在链路层处，将phit聚集为80位flit（流控制单元）。在协议层处，使用基于分组的传输在代理之间传递消息。
物理层定义互连的物理结构并且负责处理在两个代理之间的特定链路上的信号的操作的细节。此层管理信号线上的数据传递，包含电级别、定时方面、以及在跨过并行信道发送并且接收信息的每个位中涉及的逻辑问题。如图3所示，每个互连链路的物理连接性由多达20个差分信号对加差分转发时钟组成。每个端口支持由两个单向链路构成的链路对来完成两个部件之间的连接。这支持同时进行两个方向中的业务。
具有QPI端口的部件使用定义为链路对的一对单向点对点链路来通信，如在图3中示出的。每个端口包括传送（Tx）链路接口和接收（Rx）链路接口。对于图示的示例，部件A具有连接到部件B Rx端口的Tx端口。一个单向链路从部件A传送到部件B，并且其它的链路从部件B传送到部件A。“传送”链路和“接收”链路是关于具体QPI代理而定义的。部件A传送链路将数据从部件A Tx端口传送到部件B Rx端口。这个相同的部件A传送链路是端口B接收链路。
协议栈上面的第二层是链路层，它负责可靠的数据传送和流控制。链路层也将物理信道的虚拟化提供到多个虚拟信道和消息类。在完成物理层初始化和训练之后，其逻辑子框在链路层的指导下工作，它负责流控制。从此链路操作点向前，逻辑子框以flit粒度（80位）与链路层通信并且以phit粒度（20位）跨过链路传递flit。flit是由整数个phit组成，其中phit定义为在一个单元间隔（UI）中传送的位的数量。例如，全宽度QPI链路使用四个phit来传送并且接收完整的flit。每个flit包含72位有效载荷和8位CRC。
路由层负责确保消息被发送到它们的适当的目的地，并且提供用于通过互连构造指引分组的框架。如果从链路层移交的消息去往另一装置中的代理，则路由层将它转发到适当的链路来继续发送它。去往本地装置上的代理的所有消息被传递到协议层。
协议层服务于多个功能。它使用回写式协议来管理接口的高速缓存相干性。它也具有用于管理非相干通讯的一组规则。使用分组来在协议级别处在代理之间传递消息。协议层管理跨过多个链路的消息传递（包括多个装置中的多个代理）。
PCIe上的MCTP
管理部件传输协议（MCTP）是由DMTF Pre-OS工作组的DMTF平台管理部件互通子团队定义的协议。MCTP设计为支持组成在被管理的系统内部提供监控和控制功能的平台管理子系统的不同的智能硬件部件之间的通信。MCTP独立于下层物理总线性质、以及在总线上使用的“数据链路”层通讯。用于跨过给定介质的MCTP通信的物理和数据链路层方法是由同伴“传输绑定”规格来定义的，例如，PCIe上的MCTP供应商定义的通讯（VDM）以及SMBus/I2C上的MCTP。此方法允许定义未来传输绑定来支持附加的总线（例如，USB、RMII、以及其它）而没有影响基础MCTP规格。与MCTP相关的各种规格包含MCTP基础规格并且由DMTF发布并且通常可在www.dmtf.org处获得。
MCTP的一个实现针对PCIe上的使用，并且因此被称作PCIe上的MCTP。PCIe上的MCTP的实现细节是由管理部件传输协议PCIe VDM传输绑定规格来定义的。本说明书包含PCIe VDM上的MCTP通信的分组格式、物理地址格式、消息路由和发现机制的定义。
支持PCIe上的MCTP的处理器架构包含根据MCTP基础规格的MCTP消息分组的路由的各种设施。在MCTP中的数据传递的基本单位是“MCTP分组”。一个或多个MCTP分组用于传递“MCTP消息”。基础MCTP协议定义MCTP分组的公共字段并且如何使用它们。这包含定义字段（例如，来源和目的地地址字段）、识别哪些分组属于特定MCTP消息的字段、以及定义在MCTP消息中正携带什么类型的通信业务的字段。基础协议也定义用于装配MCTP消息、路由MCTP分组、并且处置错误状况（例如，丢弃或错过分组）的过程。
MCTP端点是终止MCTP的通信协议并且处置MCTP控制命令的装置内的功能。MCTP使用用于将MCTP分组寻址并且路由至（和自）端点的称为端点ID（EID）的逻辑地址。在MCTP中，总线被定义为在共享公共物理层地址空间的平台部件之间的互连。总线可由多个片段组成。总线片段是与形成总线的其它片段电分离的总线的一部分，但是仍然与其它片段共享公共物理地址空间。
每个MCTP总线具有总线所有者。总线所有者负责将EID分配到那个总线上的任何MCTP装置。总线所有者还可具有附加的媒体特定的责任，例如，装置发现和物理地址分配。MCTP网桥是连接到两个或者更多MCTP总线并且负责路由那些总线之间的MCTP分组的装置。网桥典型地也将是它连接到的总线中的至少一个的总线所有者。
MCTP允许多个网桥、总线、以及总线所有者互连来形成“MCTP网络”。因为总线所有者负责将EID分配到它拥有的总线上的任何装置，所以MCTP提供使总线所有者能分配有后续可以分配或指派到其它装置的端点ID的库的机制。整个MCTP网络的EID的最终来源来自被称作“最顶层总线所有者”的事物。
基于它们的EID来路由MCTP分组。MCTP网桥维持跟踪物理地址和与EID关联的总线之间的关系的被称作“路由表”的信息的集合。当接收进来的分组时，此信息用于将分组路由到适当的总线。如果来源和目标总线使用不同的物理介质，则网桥也负责解释如目标介质所要求的分组的物理层格式。路由表中的信息也用于处置请求来将EID分解为物理地址并且支持能力来向个别网桥和总线所有者查询它们的路由信息。此后者能力提供方式来获得MCTP网络的路由配置的快照。MCTP桥接功能基于以每个分组为基础的端点寻址信息来转发分组。否则，桥接不解释消息内容，或处置路由的分组的消息类型具体协议行为。桥接不作路由的分组的装配或分解。分别由目的地和来源端点来独自地处置消息装配和分解。
MCTP消息中的通信有效载荷的类型是由称为“MCTP消息类型”的枚举来识别的。MCTP设计为能够携带跨过公共通信介质的多个消息类型的分组。MCTP基础协议规格包含MCTP控制消息的消息类型和支持供应商定义的MCTP消息的消息类型的定义。不同的消息类型是由在MCTP消息的报头中携带的消息类型字段来识别的。
传输绑定规格是描述如何在特定物理介质上实现MCTP的文档。这包含为介质格式化的MCTP分组的定义、来源和目的地物理寻址处置、物理层数据完整性以及特定介质定时参数。
图4示出根据一个实施例的PCIe上的MCTP分组格式。由标签“PCIe特定介质报头”和“PCIe特定介质追踪者”分组的字段具体为使用PCIe VDM来携带MCTP分组。由标签“MCTP传输报头”和“MCTP分组有效载荷”分组的字段是所有MCTP分组和消息的公共字段并且是规定的MCTP基础规格。在图5中示出PCIe上的MCTP分组格式的另外描述。
对于在PCIe上发送的MCTP消息，PCIe VDM报头格式是公共的。它包含与基本MCTP消息结构相关的各种字段，以及可以输入具体供应商信息的字段。作为用于路由PCIe上的MCTP消息的基本路由要求的一部分，这些字段包含PCI请求器ID和PCI目标ID。PCI请求ID是PCI请求器的EID（即，逻辑地址），它是请求（用于关联的服务）从其始发的PCIe实体。PCI目标ID对应于针对（请求）消息的PCIe实体的EID。
MCTP分组有效载荷在字节16处开始并且可以延伸到多达字节80，得到多达64个字节的总有效载荷。分组的此部分也对应于PCIe VDM数据。此特定分组配置示出PECI消息的示例，如由供应商定义消息类型代码字段识别的。消息格式也包含在包含写长度（WL）字节、读长度（RL）字节和MCTP命令的MCTP分组有效载荷中的MCTP消息数据。
在传统方法下，到MCTP的PCIe VDM延长使各种MCTP消息能够路由到针对的MCTP端点（使用PCIe布线和协议）。然而，如以上所论述的，这只对ME连接到的相同的处理器上的MCTP端点起作用。对于采用多个处理器的现代的服务器平台，这是重要的限制。
通过结合PCIe上的MCTP通讯技术与QPI协议和QPI互连结构来使MCTP管理消息内容能在处理器之间隧道传输，从而处理此缺点。因此，从ME或其它管理实体的角度，平台MCTP端点简单出现在相同的EID地址空间内，不管它们在物理上与什么处理器关联。
在图6和图7中示出配置为支持QPI消息中的PCIe PECI上的MCTP消息的嵌入的分组格式的示例，其中交叉排线用于指示如何映射两个格式中的字段。在此示例中，图6示出对应于PECI消息的PCIe VDM消息600的格式，而图7示出其中嵌入对应于VDM消息600的选择的字段的数据的QPI隧道分组报头700。对于其它类型的VDM和/或MCTP消息格式，类似字段映射可被实现。
如以上参考图3所论述的，QPI采用具有20个通道的宽度的链路，其中每个通道携带数据的相应位来形成在每个QPI时钟周期期间传送的20位phit、以及每四个QPI时钟周期传递的80位flit。如图7所示，通道L0-L17用于携带有效载荷数据（在此实例中，分组报头数据是有效载荷），而通道C0和C1用于CRC数据，具有标为CRC 0-CRC 7的CRC位。因此，每个flit包含72位有效载荷数据和8位CRC数据。
返回图6，将跨越消息600的字节0的字段中的数据映射到QPI隧道分组报头700中的PCIe报头字节0，而字节7的供应商定义的消息代码被映射到PCIe消息代码字段704。将与包括消息600的供应商ID代码的字节11的位[2：0]级联的PCIe报头字节3的位[4：0]的组合映射到PCIe报头字节3[4：0]（长度）+VID[2：0]编码字段706，而将对应于字节6的PCIe TAG字段映射到PCIe报头字节6字段708。
消息600的字节4和5包括在此示例中对应于遗留ME总线装置功能（BDF）的PCI请求器的16位EID。这被映射到PCIe报头字节4字段710和PCIe报头字节5字段712。消息600的位8和9对应于PCI目标装置的16位EID，它在此示例中是PCU的BDF或有效性控制单元（VCU）。这两个字段中的16位值被映射到QPI隧道分组报头700的报头字节8字段714和PCIe报头字节9字段716。使用类似字段命名方案，分别将消息600的字节12、13、14、和15中的数据映射到PCIe报头字节12字段718、PCIe报头字节13字段720、PCIe报头字节14字段722和PCIe报头字节15字段724。
对应于字节16-24的消息600中剩余数据包括PCIe VDM有效载荷数据。将此数据映射到附加到QPI隧道分组报头700的64字节QPI数据分组726来形成在插口到插口QPI链路上传递的QPI消息。将可应用的填充附加到字节16-24的数据连同对应于QPI协议的可应用的CRC数据一起来填充64字节QPI数据分组。
要注意，不映射若干字段。在消息格式600中，这包含字节1中的字段、和字节2的位[7：2]。这些字段的值对于PCIe到QPI消息封装逻辑和QPI到PCIe消息提取逻辑都是已知的。因此，这些值不需要包含在QPI消息中，因为可以在隧道传输的QPI消息的接收端上由QPI到PCIe消息提取逻辑来生成对应字段数据。此外，还要注意，在PCIe VDM消息格式中没有MCTP传输报头数据。因此，以PCIe VDM消息格式将MCTP PCIe消息格式中的字节16-19向上移动4个字节。
图8示出根据一个实施例的包含四个插口并且详述插口0和3中的处理器的架构的系统800。系统800是包含支持多个处理器核802的SoC（片上系统）处理器（CPU的）的说明性先进系统架构，每个处理器核耦合到环形互连上的相应节点204，本文被标为并且被称作环形0和环形3（分别对应于安装在CPU插口0和3的CPU）。简单起见，用于环形0和环形3互连中的每个的节点被示为与单个线路连接。如806详细示出的，在一个实施例中，这些环形互连中的每个包含连接每个节点的“线”或电子路径的四个单独的集合，因此形成环形0和环形3中的每个的四个环形。在实际实践中，有对应于图示的每个导线的多个物理电子路径。本领域技术人员将理解的是本文中单个线路用来示出连接是为了简单和清楚起见，因为每个特定连接可采用一个或多个电子路径。
在系统800的上下文中，可使用独立的消息类来路由数据。在环形互连架构的一个实施例下，可通过采用用于每个消息类的相应线来实现独立消息类。例如，在前述实施例中，环形0和环形3中的每个包含四个环形路径或线，本文被标为并且被称作AD、AK、IV和BL。因此，虽然消息是在单独的物理互连路径上发送，但是它们从传送角度上彼此独立。
在一个实施例中，以循环的方式在节点之间传递数据。例如，对于每个真实或逻辑的时钟周期（它可跨越一个或多个真实的时钟周期），在环形中将数据从一个节点推进到邻近节点。在一个实施例中，各种信号和数据可围绕环形以顺时针和逆时针方向行进。一般而言，环形0和环形3中的节点可包括缓冲的或未缓冲的节点。在一个实施例中，环形0和环形3中的至少一些节点是未缓冲的。
环形0和环形3中的每个包含多个节点804。标为Cbo n（其中n是数量）的每个节点是对应于共享相同的数量n（如由核的引擎数量n识别的）的处理器核的节点。在系统800中也示出有其它类型的节点，包含QPI节点0-0、0-1、3-0、和3-1、IIO节点、以及PCIe节点。QPI节点0-0、0-1、3-0、和3-1中的每个在操作上耦合到相应QPI代理0-0、0-1、3-0、以及3-1。插口0中的IIO节点在操作上耦合到IIO框106，而插口3中的IIO节点在操作上耦合到IIO框122。插口0和插口3的PCIe节点在操作上分别耦合到PCIe接口812和814。另外示出的是用“X”标记的多个节点；这些节点用于定时目的。要注意，QPI、IIO、PCIe和X节点仅仅是一个示范性实现架构，然而其它架构可具有或多或少的每个类型的节点或根本没有。此外，还可实现其它类型的节点（未示出）。
QPI代理0-0、0-1、3-0、和3-1中的每个包含用于促进QPI代理与它们耦合到的QPI节点之间的QPI分组的传递的电路和逻辑。此电路包含入口和出口缓冲器，它们被描绘为入口缓冲器216、218、220、和222、以及出口缓冲器224、226、228、和230。
系统800也示出两个附加的QPI代理1-0和2-1，每个对应于CPU插口1和2的环形上的QPI节点（环形和节点都未示出）。如以前那样，每个QPI代理包含入口和出口缓冲器，示为入口缓冲器232和234、以及出口缓冲器236和238。
QPI代理0-0和1-0配置为促进在插口0与插口1之间的插口到插口QPI链路（也叫作隧道，当在QPI上隧道传输PCIe上的MCTP分组时）136-0-1上的QPI分组的传递。类似地，QPI代理0-1和3-0配置为促进插口0与插口3之间的插口到插口QPI链路136-0-3上的QPI分组的传递，而QPI代理2-1和3-1配置为促进插口2与插口3之间的插口到插口QPI链路136-2-3上的QPI分组的传递。在一个实施例中，在插口1与插口2之间有类似的插口到插口QPI链路（由于缺乏绘制空间而未示出）。
在多处理器（或多核）环境中维持高速缓存相干性的上下文中，采用各种机制来保证不损坏数据。例如，在系统800中，向对应于给定CPU的处理器核802中的每个提供到与那个插口关联的共享存储器存储的访问，如由存储器存储840-0或840-3描绘的，它典型地将包括动态随机存取存储器（DRAM）的一个或多个库。简单起见，未示出用于促进到共享存储器存储的连接的存储器接口电路；而是，环形0和环形3中的每个中的处理器核被示为分别经由归属代理节点0（HA 0）和归属代理节点3（HA 3）而连接到存储器存储。
也通常具有多个级别的高速缓存，具有最接近于具有最少等待时间和最小尺寸的处理器核的高速缓存，以及进一步更大但是具有更多等待时间的高速缓存。例如，典型的配置可采用第一和第二级高速缓存，通常被称作LI和L2高速缓存。另一普通配置还可采用第三级或L3高速缓存。
在系统800的上下文中，将最高级别高速缓存称为最后级别高速缓存、或LLC。例如，用于给定核的LLC可典型地包括L3类型高速缓存（如果也采用L1和L2高速缓存）、或L2类型高速缓存（如果其它高速缓存只是LI高速缓存）。当然，这可以被延伸到高速缓存的另外级别，LLC对应于高速缓存的最后（即，最高）级别。
在图8的图示配置中，每个处理器核802包含耦合到L1或L1/L2高速缓存844的处理引擎842，它对于那个核是“私有的”。同时，每个处理器核也与分布式LLC 846的“层”共处，其中其它的核中的每个具有到所有分布式层的访问。在一个实施例下，使用由对应地址范围划分的N个框将分布式LLC物理上分布在N个核之间。在此分布方案下，所有N个核与所有N个LLC层通信，使用地址散列来寻找任何给定地址的“归属”层。采用合适的互连电路用于促进核与层之间的通信；然而，为简单和清楚起见，在图8中没有示出这样的电路。
如另外图示的，系统800中的节点804中的每个与高速缓存代理848关联，它配置为执行和与由系统实现的相干高速缓存协议有关的信号和数据起始和接收相关的通讯，其中每个高速缓存代理848处置对应于映射到其共处LLC 846的地址的高速缓存相关的操作。此外，在一个实施例中，归属代理HA 0和HA 3中的每个采用相应高速缓存滤波器850和852、并且各种高速缓存和归属代理访问并且更新在共享存储器840-0和840-3的一部分中实现的相应目录854-0和854-3中存储的高速缓存线路使用数据。本领域技术人员将意识到其它技术可用于维持属于高速缓存线路使用的信息。
根据一个实施例，可实现单个QPI节点来对接一对CPU插口到插口QPI链路以促进到邻近插口的一对QPI链路。在图8中由包围相同插口内的一对QPI节点的虚线椭圆在逻辑上示出该情况，指示那对节点可实现为单个节点。例如，QPI节点0-0和0-1可包括单个节点。此外，QPI代理包含路由逻辑，使在不经由插口到插口QPI链路直接连接的处理器之间能路由QPI分组，其中在第一插口到插口QPI链路上到达QPI节点并且去往另一处理器的分组被路由到没有被放置在环形上的第二插口到插口QPI链路。
在一个实施例中，使用QPI互连片段和QPI协议来实现环形0和环形3。在每个QPI时钟周期期间，使用多个物理互连并且以顺时针和逆时针方向在节点之间跨过QPI片段来传递QPI分组数据。在每个片段传递序列期间，在数据到达每个节点之后有暂停周期，在其期间可缓冲在给定节点处的数据（如果它没有去往附加到节点的代理），或可添加等待被传递到环形的由代理缓冲的数据（如果在给定互连片段（被称作空分组）上没有到达数据）。因此，节点被称作环形停止或环形停止节点。
经由耦合到节点的目的地代理的对应逻辑地址来路由QPI分组。在每个暂停周期期间，由附加到节点的代理或多个代理来检测分组以确定分组是否去往那个代理。如果它是，则分组被“从环形取下”并且由代理缓冲。如果它不是，则在下一传递周期期间将分组数据转发到下一环形停止。
将分组放到环形上采用类似的（虽然相反的）过程。被放到环形上的分组由代理缓冲，它检测对应于适用于缓冲的分组的互连片段（或消息类）的当前暂停周期的分组是否是空分组。如果这样，则在下一传递周期期间，在节点处添加缓冲的分组数据并且使其可用于传递到邻近节点。如果到达用于消息类的互连片段的节点的分组不是空的，则它在下一传递周期期间只向前，并且在当前周期期间在节点处没有将分组数据添加到环形。
回到QPI路由方面，QPI采用关联的逻辑寻址和消息类标识符来采用虚拟连网方案的使用。QPI采用各种节点来识别用于路由的分组报头，包含目的地节点（DNID）的ID。QPI也采用可以从其识别目的地环形的路由信息。耦合到QPI节点的QPI代理维持代理用来确定分组是否去往另一环形的路由信息，并且因此要求与QPI代理关联的跨过插口到插口QPI链路的传递。此功能性用于使用插口到插口QPI链路来路由插口之间（即，处理器之间）的业务。
典型地，在处理器操作期间传递的大多数QPI消息包括用于维持高速缓存相干性的相干消息。这些消息使用相干消息类来实现并且采用用于促进相干存储器事务的寻址方案。QPI也支持非相干消息（以及关联的非相干消息类）的使用。在一个实施例中，用于QPI隧道传输的QPI消息包括非相干消息。
插口0和插口3中的处理器包含耦合到相应IIO节点的相应IIO框900-0和900-3。IIO框900-0和900-3中的每个也耦合到公用事业箱（UBOX）856，它又在消息信道上与PCU858在通信上耦合。在处理器上使用UBOX来路由处理器部件之间（例如，在PCU与IIO框之间）的各种消息。
图9示出根据一个实施例的IIO框900的另外细节。在图9中示出的框和路由是简化的以便集中在PCIe到QPI上的MCTP隧道传输方面。除在图9中示出的框以外，典型的IIO框包含附加的功能框、逻辑和路由。
IIO框900的框包含DMI框902以及三个PCIe框904、906以及908。由IIO代理910（它被描绘为耦合到IIO节点）处置与环形的通信。包括PCIe到QPI上MCTP隧道传输转换逻辑的逻辑的一部分包含VDM EID到节点ID映射912、PCIe到QPI上的MCTP分组生成框914、以及PCIe上的QPI到MCTP提取/分组重建框916。IIO框900也包含PCIe上的MCTP管理逻辑918（包括MCTP路由表920、PCIe上的MCTP分组框922、以及PCIe上的MCTP解分组框924）。
图10是使用本文公开的实施例的方面来描绘经由QPI隧道传输用于影响PCIe上的MTCP消息的传递的逻辑和操作的流程图。参考图10和图8以及图9，过程在框1000中开始，其中管理引擎发起包含消息被递送到的目标装置的目的地地址的PCIe上的MTCP消息。本文目标装置也被称作去往的可管理装置。在MTCP下，目标装置的目的地地址是目标装置的EID。PCIe中的操作典型是从ME发出的传统的PCIe上的MCTP消息请求。因此，在框1002中，在DMI或PCIe链路上将PCIe上的MCTP消息发送到管理引擎耦合到的IIO框（例如，根据在图1中示出的实施例的遗留插口或根据在图8中示出的实施例的插口0中的IIO框900-0，两者也被称作本地插口或处理器）。
如每个传统的PCIe上的MCTP消息处置，执行分组的路由来确定将分组路由到哪里，如在框1004中示出的。在传统的PCIe上的MCTP消息路由下，经由ME耦合到的处理器可访问所有去往的可管理装置。然而，本文的实施例支持将PCIe上的MCTP消息路由到使用QPI隧道传输而连接到平台中的其它处理器的可管理装置。因此，在MCTP路由表920或另一部件（未示出）中有这样的逻辑，其确定是否在插口到插口QPI隧道上将消息路由到另一处理器，如由决定框1006描绘的。
如果路由是片上的（意味着可以从本地处理器作出到目标装置的路线），则使用PCIe上的MCTP管理逻辑918以传统的方式来路由消息，如在框1008中示出的。然而，如果路由是片外的（意味着路由要求至少一个插口到插口QPI隧道的往返移动），则执行另外操作来促进QPI隧道传输。
这些在框1010处开始，其中，经由IIO框中的隧道传输转换逻辑（例如，经由PCIe到QPI上的MCTP分组生成框914），PCIe上的MCTP消息内容的选择的部分（例如，选择的字段中的数据）被提取并且映射到QPI消息报头和数据分组的字段。因为QPI分组是经由节点ID（并且不是EID）来路由的，所以也确定了IIO框的节点（经由其访问目标装置），并且将对应地址信息添加到QPI分组报头。在图示的实施例中，经由VDM EID将用于EID与节点ID之间的映射的信息提供到节点ID映射912。
在此点处，生成QPI隧道分组报头和数据有效载荷分组并且准备好经由一个或多个插口到插口QPI隧道而传递到适当的目的地IIO框。分组数据被转发到IIO代理910，其中它被缓冲等待放置在本地处理器的环形上。然后将QPI隧道消息放在本地处理器环形上并且在一个或多个插口到插口QPI隧道上被路由到去往的IIO框，如在框1012中描绘的。
假设将QPI隧道分组从插口0上的IIO框900-0路由到插口3上的IIO框900-3。分组会被放在IIO节点处的环形0上并且围绕环形顺时针路由到QPI节点0-1，其中经由由QPI代理0-1和2-0促进的操作在插口到插口QPI链路[]上将它路由到QPI节点3-0。一旦在环形3上，则分组被顺时针路由到IIO，其中由IIO框900-3访问它。
一旦在去往的（远程）IIO框处接收，IIO代理910中的逻辑确定分组是否是QPI隧道分组。如果这样，则分组被转发到PCIe上的QPI到MCTP提取/分组重建框916，其中提取嵌入QPI隧道分组报头和有效载荷的PCIe上的MCTP字段数据，并且重建原始的PCIe上的MCPT分组，如在框1014中示出的。然后将重建的PCIe上的MCTP消息转发到PCIe上的MCTP管理逻辑918，其中以类似于好像它是从耦合到去往的IIO框的管理引擎接收的方式来处置它，如在框1016中示出的。例如，取决于特定目标装置或消息的类型，可经由PCIe框904、906、或908中的一个、经由DMI框902、或经由另一IO框（未示出）将分组路由到目标装置。备选地，可以由PCIe上的MCTP解分组框924来执行全部或部分解分组。
本文公开的技术和实施例提供优于用于平台管理的传统方法的重要优势。例如，根据在本文中的教导，单个管理实体（例如，ME或BMC）可用于访问在操作上耦合到多处理器平台中的多个处理器的可管理装置。因此，ME不再限于只能够访问在操作上耦合到它耦合到的处理器的可管理装置。此外，QPI隧道传输和QPI互连结构以及协议的使用支持非常高的带宽消息传递，使得产生于单独的处理器中的管理逻辑之间的管理消息传递的相对等待时间相当不重要。最终结果是管理通讯性能级别类似于好像将ME直接连接到每个处理器。
此外，使管理实体能将管理消息传递到在处理器外部的管理装置（例如，但不限于PCIe装置），也使管理实体能用处理器访问可管理部件，再次好像将管理实体直接连接到每个处理器。此外，本文公开的技术是可扩展的，采用大量核来提供对于新的和未来处理器架构的支持。
虽然在采用环形互连架构的处理器的上下文中进行说明，但是还可使用采用其它互连架构（例如，2D网孔构造互连结构）的处理器。
遍及本说明书对“一个实施例”或“一实施例”的提及意味着连同包含于本发明的至少一个实施例中的实施例而描述的特定特征、结构或特性。因此，遍及本说明书各处的短语“在一个实施例中”或“在一实施例中”的出现不一定都参考相同的实施例。此外，在一个或多个实施例中可以用任何合适的方式来组合特定特征、结构或特性。
在描述和权利要求中，可使用术语“耦合”和“连接”连同它们的派生词。应该理解，这些术语不旨在作为彼此的同义词。而是，在特定实施例中，“连接”可用于指示两个或者更多元件与彼此直接物理或电接触。“耦合”可意味着两个或者更多元件是直接物理或电接触。然而，“耦合”还可意味着两个或者更多元件不与彼此直接接触，但还是仍然与彼此合作或交互。
不是本文描述并且图示的所有部件、特征、结构、特性等都需要包含在特定实施例中。如果说明书表述“可”、或“可以”包含部件、特征、结构、或特性，则例如，不要求包含那个特定部件、特征、结构、或特性。如果说明书或权利要求指代“一”元件，则那不意味着只有一个元件。如果说明书或权利要求指代“一附加的”元件，则那不排除有多于一个附加的元件。
如本文所使用的，当在处理器的上下文中使用时，术语逻辑、框、以及部件可互换地使用。例如，管理逻辑、管理框或管理部件都可指代处理器中的相同的元件或实体。术语逻辑也通常包含任何形式的嵌入电路，以及可选地，可由用于执行由逻辑实现的对应操作的嵌入电路实现的任何固件或微码。例如，逻辑可包括执行固件或微码来促进嵌入式逻辑功能性的嵌入式可编程逻辑电路、或嵌入式处理器、微控制器等。在本领域技术人员已知的术语下，如本文所使用的逻辑也可被称作框、功能框和IP（知识产权）框（或简单的IP）、嵌入式逻辑等。
本发明图示的实施例的以上描述（包含在摘要中描述的）不旨在是穷尽的或将本发明限于公开的精确形式。虽然在本文中描述本发明的具体实施例和示例用于说明性的目的，但是在本发明的范围内可能有各种等效修改，如本领域技术人员将意识到的。
根据以上详细的描述可以对本发明作出这些修改。在下文的权利要求中使用的术语不应解释为将本发明限于在说明书和图中公开的具体实施例。而是，本发明的范围是由下文的权利要求来完整确定的，它将根据权利要求解释的建立的理论来解释。
Claims (33)
1.一种计算机系统的管理方法，包括：
在包含多个处理器的平台中，促进在所述多个处理器中的管理逻辑之间的平台管理消息的通信，以允许经由耦合到所述多个处理器中的第一处理器的管理实体的、对嵌入在所述多个处理器中的部件和/或在操作上耦合到所述多个处理器的装置的管理。
2.如权利要求1所述的方法，其中所述管理消息包括高速外围部件互连（PCIe）管理消息。
3.如权利要求2所述的方法，其中PCIe包括第一互连协议，所述方法还包括使用第二互连协议在处理器之间隧道传输PCIe管理消息。
4.如权利要求3所述的方法，其中所述PCIe管理消息通过至少一个插口到插口QPI链路使用在处理器之间发送的快速通道互连（QPI）隧道消息而在处理器之间隧道传输。
5.如权利要求4所述的方法，其中至少一个PCIe管理消息使用在所述第一与第二处理器之间耦合的第一插口到插口QPI链路、以及在所述第二处理器与第三处理器之间耦合的第二插口到插口QPI链路，经由第二处理器从所述第一处理器路由到所述第三处理器。
6.如权利要求2所述的方法，其中所述PCIe管理消息包括PCIe上的管理部件传输协议（MCTP）消息。
7.如权利要求1所述的方法，其中第一管理逻辑嵌入到第一处理器中的第一输入/输出IO框中并且第二管理逻辑嵌入到第二处理器中的第二IO框中，所述方法还包括通过执行以下操作将平台管理消息从所述第一IO框传递到所述第二IO框，所述操作包含：
将所述平台管理消息沿着所述第一处理器中的第一环形互连的一部分从在通信上耦合到所述第一IO框的第一节点路由到所述第一环形互连上的第二节点；
经由插口到插口互连链路，将所述平台管理消息从所述第二节点路由到第二处理器的第二环形互连上的第三节点；以及
将所述平台管理消息沿着所述第二环形互连的一部分从所述第三节点路由到在通信上耦合到所述IO框的第四节点。
8.如权利要求1所述的方法，还包括采用将用于平台管理消息能够被发送到的目标装置的地址信息映射到对应于部件的地址信息的映射信息，经由所述部件能够访问所述目标装置。
9.如权利要求1所述的方法，其中所述管理实体包括管理引擎。
10.一种计算机系统的管理设备，包括：
逻辑，配置为生成嵌有对应于第一PCIe管理消息的数据的第一互连隧道消息；
逻辑，配置为接收嵌有对应于第二PCIe管理消息的数据的第二互连隧道消息，并且重建所述第二PCIe管理消息；以及
第二接口，配置为在通信上耦合到处理器的环形互连上的节点。
11.如权利要求10所述的设备，还包括第一接口，配置为在所述设备的操作期间，促进与在通信上耦合到所述设备的管理实体的通信。
12.如权利要求10所述的设备，其中所述PCIe管理消息包括PCIe上的MCTP管理消息。
13.如权利要求10所述的设备，其中所述隧道消息包括快速通道互连（QPI）隧道消息。
14.如权利要求10所述的设备，其中所述设备包括处理器上的功能框。
15.一种计算平台，包括：
多个可管理装置；
多个处理器，包含经由第一插口到插口互连在通信上耦合的第一处理器和第二处理器，每个处理器包含管理逻辑并且在操作上耦合到至少一个可管理装置；以及
管理实体，在通信上与所述第一处理器耦合，
其中所述第一处理器配置为接收来自所述管理实体的第一管理消息，并且采用所述第一处理器的管理逻辑来将来源于在所述第一插口到插口互连上隧道传输的第一隧道消息中的所述第一管理消息的管理消息内容封装到所述第二处理器中的管理逻辑，并且其中所述第二处理器中的管理逻辑配置为提取来自所述第一隧道消息的所述管理消息内容，重建所述第一管理消息，并且采用重建的第一管理消息来执行与在操作上耦合到所述第二处理器的装置关联的管理操作。
16.如权利要求15所述的计算平台，其中所述管理消息包括高速外围部件互连（PCIe）管理消息，并且其中所述可管理装置包括PCIe装置。
17.如权利要求15所述的计算平台，其中第一插口到插口互连包括快速通道互连（QPI）插口到插口链路，并且所述隧道消息包括QPI隧道消息。
18.如权利要求15所述的计算平台，还包括：
第三处理器；以及
在所述第二与第三处理器之间的第二插口到插口互连，
其中所述第一、第二以及第三处理器配置为通过在所述第一插口到插口互连和所述第二插口到插口互连上隧道传输第二隧道消息，促进隧道消息的路由来使由所述第一处理器中的管理逻辑生成的所述第二隧道消息能路由到所述第三处理器中的管理逻辑。
19.如权利要求15所述的计算平台，其中所述管理消息包括PCIe上的管理部件传输协议（MCTP）消息。
20.如权利要求15所述的计算平台，其中所述管理实体包括管理引擎（ME）。
21.如权利要求15所述的计算平台，其中所述管理实体包括基板管理控制器（BMC）。
22.如权利要求15所述的计算平台，其中第一管理逻辑被嵌入到所述第一处理器中的第一输入输出IO框并且第二管理逻辑被嵌入到所述第二处理器中的第二IO框，并且其中所述第一和第二处理器配置为通过执行以下操作将管理消息从所述第一IO框传递到所述第二IO框，所述操作包含：
将所述管理消息沿着所述第一处理器中的第一环形互连的一部分从在通信上耦合到所述第一IO框的第一节点路由到所述第一环形互连上的第二节点；
经由插口到插口互连链路，将所述平台管理消息从所述第二节点路由到第二处理器的第二环形互连上的第三节点；以及
将所述平台管理消息沿着所述第二环形互连的一部分从所述第三节点路由到在通信上耦合到所述IO框的第四节点。
23.如权利要求15所述的计算平台，其中所述第一处理器配置为采用将用于管理消息能够被发送到的每个可管理装置的地址信息映射到对应于环形互连节点的地址信息的映射信息，所述环形互连节点对应于与所述可管理装置通信的所采用的IO框。
24.一种计算机可读介质，具有存储于其上的指令，当执行所述指令时，使得计算装置执行如权利要求1-9中的任一项所述的方法。
25.一种计算机系统的管理设备，包括：
组件，用于：在包含多个处理器的平台中，促进在所述多个处理器中的管理逻辑之间的平台管理消息的通信，以允许经由耦合到所述多个处理器中的第一处理器的管理实体的、对嵌入在所述多个处理器中的部件和/或在操作上耦合到所述多个处理器的装置的管理。
26.如权利要求25所述的设备，其中所述管理消息包括高速外围部件互连（PCIe）管理消息。
27.如权利要求26所述的设备，其中PCIe包括第一互连协议，所述设备还包括用于使用第二互连协议在处理器之间隧道传输PCIe管理消息的组件。
28.如权利要求27所述的设备，其中所述PCIe管理消息通过至少一个插口到插口QPI链路使用在处理器之间发送的快速通道互连（QPI）隧道消息而在处理器之间隧道传输。
29.如权利要求28所述的设备，其中至少一个PCIe管理消息使用在所述第一与第二处理器之间耦合的第一插口到插口QPI链路、以及在所述第二处理器与第三处理器之间耦合的第二插口到插口QPI链路，经由第二处理器从所述第一处理器路由到所述第三处理器。
30.如权利要求26所述的设备，其中所述PCIe管理消息包括PCIe上的管理部件传输协议（MCTP）消息。
31.如权利要求25所述的设备，其中第一管理逻辑嵌入到第一处理器中的第一输入/输出IO框中并且第二管理逻辑嵌入到第二处理器中的第二IO框中，所述设备还包括通过以下组件将平台管理消息从所述第一IO框传递到所述第二IO框，所述组件包含：
用于将所述平台管理消息沿着所述第一处理器中的第一环形互连的一部分从在通信上耦合到所述第一IO框的第一节点路由到所述第一环形互连上的第二节点的组件；
用于经由插口到插口互连链路，将所述平台管理消息从所述第二节点路由到第二处理器的第二环形互连上的第三节点的组件；以及
用于将所述平台管理消息沿着所述第二环形互连的一部分从所述第三节点路由到在通信上耦合到所述IO框的第四节点的组件。
32.如权利要求25所述的设备，还包括用于采用将用于平台管理消息能够被发送到的目标装置的地址信息映射到对应于部件的地址信息的映射信息的组件，经由所述部件能够访问所述目标装置。
33.如权利要求25所述的设备，其中所述管理实体包括管理引擎。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/532,085 US8904079B2 (en) | 2012-06-25 | 2012-06-25 | Tunneling platform management messages through inter-processor interconnects |
| US13/532085 | 2012-06-25 | ||
| PCT/US2013/044500 WO2014004021A2 (en) | 2012-06-25 | 2013-06-06 | Tunneling platform management messages through inter-processor interconnects |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104303174A CN104303174A (zh) | 2015-01-21 |
| CN104303174B true CN104303174B (zh) | 2017-10-27 |
Family
ID=49775414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201380027315.9A Active CN104303174B (zh) | 2012-06-25 | 2013-06-06 | 通过处理器间互连来隧道传输平台管理消息 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8904079B2 (zh) |
| CN (1) | CN104303174B (zh) |
| WO (1) | WO2014004021A2 (zh) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8930609B2 (en) | 2010-08-18 | 2015-01-06 | Intel Corporation | Method, apparatus, and system for manageability and secure routing and endpoint access |
| US8904079B2 (en) | 2012-06-25 | 2014-12-02 | Intel Corporation | Tunneling platform management messages through inter-processor interconnects |
| US9355058B2 (en) | 2012-10-22 | 2016-05-31 | Intel Corporation | High performance interconnect physical layer |
| US9507746B2 (en) * | 2012-10-22 | 2016-11-29 | Intel Corporation | Control messaging in multislot link layer flit |
| US9043527B2 (en) * | 2013-01-04 | 2015-05-26 | American Megatrends, Inc. | PCI express channel implementation in intelligent platform management interface stack |
| US9411762B2 (en) * | 2013-03-15 | 2016-08-09 | Intel Corporation | Method and system for platform management messages across peripheral component interconnect express (PCIe) segments |
| US9652388B2 (en) * | 2013-07-31 | 2017-05-16 | Intel Corporation | Method, apparatus and system for performing management component transport protocol (MCTP) communications with a universal serial bus (USB) device |
| US9690955B2 (en) * | 2014-06-18 | 2017-06-27 | Texas Instruments Incorporated | Tunneling messages over an USB to control power delivery |
| CN104202197B (zh) * | 2014-09-12 | 2019-03-01 | 华为技术有限公司 | 设备管理的方法和装置 |
| US9817787B2 (en) * | 2015-03-26 | 2017-11-14 | Intel Corporation | Method, apparatus and system for encapsulating information in a communication |
| CN104935530B (zh) * | 2015-04-29 | 2017-12-19 | 浪潮电子信息产业股份有限公司 | 一种计算机间数据交换的方法、交换机和系统 |
| US10110691B2 (en) * | 2015-06-12 | 2018-10-23 | Dell Products L.P. | Systems and methods for enabling virtual keyboard-video-mouse for external graphics controllers |
| US9779047B2 (en) * | 2015-08-05 | 2017-10-03 | American Megatrends, Inc. | Universal intelligent platform management interface (IPMI) host to baseboard management controller (BMC) communication for non-x86 and legacy free systems |
| US9811492B2 (en) * | 2015-08-05 | 2017-11-07 | American Megatrends, Inc. | System and method for providing internal system interface-based bridging support in management controller |
| US11086812B2 (en) * | 2015-12-26 | 2021-08-10 | Intel Corporation | Platform environment control interface tunneling via enhanced serial peripheral interface |
| US10242176B1 (en) | 2017-01-17 | 2019-03-26 | Cisco Technology, Inc. | Controlled access communication between a baseboard management controller and PCI endpoints |
| US10628365B2 (en) | 2017-11-17 | 2020-04-21 | Hewlett Packard Enterprise Development Lp | Packet tunneling for multi-node, multi-socket systems |
| CN108304343A (zh) * | 2018-02-08 | 2018-07-20 | 深圳市德赛微电子技术有限公司 | 一种复杂soc的片上通信方法 |
| US11477049B2 (en) * | 2018-08-02 | 2022-10-18 | Xilinx, Inc. | Logical transport over a fixed PCIE physical transport network |
| US10606784B1 (en) * | 2018-10-25 | 2020-03-31 | Dell Products, L.P. | Software filtering of redundant sideband device management bus communications |
| US11296905B2 (en) * | 2018-12-13 | 2022-04-05 | Ati Technologies Ulc | Management component transport protocol (MCTP) support for multiple bus segment groups |
| CN113498601A (zh) * | 2020-01-22 | 2021-10-12 | 华为技术有限公司 | 一种基于PCIe的数据传输方法及装置 |
| US11088980B1 (en) | 2020-11-10 | 2021-08-10 | Micron Technology, Inc. | Single message management platform |
| CN112416852B (zh) * | 2020-12-08 | 2023-11-21 | 海光信息技术股份有限公司 | 环形互连结构路由确定方法及装置 |
| US11809289B2 (en) * | 2021-10-15 | 2023-11-07 | Dell Products L.P. | High-availability (HA) management networks for high performance computing platforms |
| US11604756B1 (en) * | 2021-10-15 | 2023-03-14 | Dell Products, L.P. | High-speed, out-of-band (OOB) management links for inter-baseboard management controller (BMC) communications in high performance computing (HPC) platforms |
| US20240039795A1 (en) * | 2022-07-28 | 2024-02-01 | Dell Products L.P. | Connectivity Management System Which Optimizes Embedded Connectivity Management System Operations |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6389012B1 (en) * | 1997-10-17 | 2002-05-14 | Fujitsu Limited | Multi-processor system |
| CN201181474Y (zh) * | 2008-01-14 | 2009-01-14 | 中兴通讯股份有限公司 | 管理有多个处理器单元的高级电信计算机构架单板的装置 |
| CN102576313A (zh) * | 2009-11-02 | 2012-07-11 | 惠普发展公司，有限责任合伙企业 | 采用分布式嵌入式切换的多处理计算 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7305562B1 (en) | 1999-03-09 | 2007-12-04 | Citibank, N.A. | System, method and computer program product for an authentication management infrastructure |
| US7831679B2 (en) * | 2003-10-15 | 2010-11-09 | Microsoft Corporation | Guiding sensing and preferences for context-sensitive services |
| US7650645B1 (en) | 2004-05-21 | 2010-01-19 | Nvidia Corporation | Trusted bus transactions |
| US8285907B2 (en) | 2004-12-10 | 2012-10-09 | Intel Corporation | Packet processing in switched fabric networks |
| JP4896397B2 (ja) | 2004-12-28 | 2012-03-14 | 富士通株式会社 | プログラム、制限方法及びコンピュータ |
| US7287114B2 (en) | 2005-05-10 | 2007-10-23 | Intel Corporation | Simulating multiple virtual channels in switched fabric networks |
| US7779275B2 (en) | 2005-11-23 | 2010-08-17 | Microsoft Corporation | Communication of information via an in-band channel using a trusted configuration space |
| US7454554B1 (en) | 2006-03-31 | 2008-11-18 | Integrated Device Technology, Inc. | Binary base address search device and method |
| WO2008085205A2 (en) | 2006-12-29 | 2008-07-17 | Prodea Systems, Inc. | System and method for providing network support services and premises gateway support infrastructure |
| US8948173B2 (en) | 2007-02-14 | 2015-02-03 | Marvell International Ltd. | Control protocol encapsulation |
| US8285828B2 (en) | 2007-03-21 | 2012-10-09 | Broadcom Corporation | Method and system for platform level data model for indications based event control and data transfer |
| US7971261B2 (en) | 2007-06-12 | 2011-06-28 | Microsoft Corporation | Domain management for digital media |
| US7886335B1 (en) | 2007-07-12 | 2011-02-08 | Juniper Networks, Inc. | Reconciliation of multiple sets of network access control policies |
| US7603500B2 (en) | 2007-08-10 | 2009-10-13 | Dell Products L.P. | System and method for allowing coexistence of multiple PCI managers in a PCI express system |
| US8676362B2 (en) | 2007-09-11 | 2014-03-18 | Intel Corporation | Encapsulation of high definition audio data over an input/output interconnect |
| US8776080B2 (en) | 2007-09-25 | 2014-07-08 | Intel Corporationa | Management component transport protocol interconnect filtering and routing |
| US8230149B1 (en) | 2007-09-26 | 2012-07-24 | Teradici Corporation | Method and apparatus for managing a peripheral port of a computer system |
| US8423690B2 (en) * | 2007-12-31 | 2013-04-16 | Intel Corporation | Methods and apparatus for media redirection |
| US8103810B2 (en) | 2008-05-05 | 2012-01-24 | International Business Machines Corporation | Native and non-native I/O virtualization in a single adapter |
| US20090307719A1 (en) | 2008-06-05 | 2009-12-10 | At&T Intellectual Property I, L.P. | Configurable Access Lists for On-Demand Multimedia Program Identifiers |
| US20100215055A1 (en) * | 2009-02-25 | 2010-08-26 | Glaser Stephen D | Method and apparatus for using multiple protocols on a communication link |
| US8930609B2 (en) | 2010-08-18 | 2015-01-06 | Intel Corporation | Method, apparatus, and system for manageability and secure routing and endpoint access |
| US8782321B2 (en) * | 2012-02-08 | 2014-07-15 | Intel Corporation | PCI express tunneling over a multi-protocol I/O interconnect |
| US8904079B2 (en) | 2012-06-25 | 2014-12-02 | Intel Corporation | Tunneling platform management messages through inter-processor interconnects |
-
2012
- 2012-06-25 US US13/532,085 patent/US8904079B2/en not_active Expired - Fee Related
-
2013
- 2013-06-06 CN CN201380027315.9A patent/CN104303174B/zh active Active
- 2013-06-06 WO PCT/US2013/044500 patent/WO2014004021A2/en active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6389012B1 (en) * | 1997-10-17 | 2002-05-14 | Fujitsu Limited | Multi-processor system |
| CN201181474Y (zh) * | 2008-01-14 | 2009-01-14 | 中兴通讯股份有限公司 | 管理有多个处理器单元的高级电信计算机构架单板的装置 |
| CN102576313A (zh) * | 2009-11-02 | 2012-07-11 | 惠普发展公司，有限责任合伙企业 | 采用分布式嵌入式切换的多处理计算 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014004021A3 (en) | 2014-05-22 |
| US20130346666A1 (en) | 2013-12-26 |
| CN104303174A (zh) | 2015-01-21 |
| WO2014004021A2 (en) | 2014-01-03 |
| US8904079B2 (en) | 2014-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104303174B (zh) | 通过处理器间互连来隧道传输平台管理消息 | |
| CN105718390B (zh) | 共享存储器链路中的低功率进入 | |
| KR101689998B1 (ko) | 고성능 인터커넥트 링크 계층 | |
| CN105378672B (zh) | 对称多处理器(smp)域的动态形成 | |
| CN106462498B (zh) | 用于数据存储系统的模块化交换架构 | |
| US20190042518A1 (en) | Platform interface layer and protocol for accelerators | |
| CN103401846B (zh) | 数据处理方法、协议转换设备和互联网络 | |
| CN101853237B (zh) | 片上系统及axi总线下的传输方法 | |
| US7281055B2 (en) | Routing mechanisms in systems having multiple multi-processor clusters | |
| CN100438524C (zh) | 基于硬件支持的虚拟接口结构用户层网络通信系统 | |
| CN103353861B (zh) | 实现分布式i/o资源池化的方法及装置 | |
| CN109582611A (zh) | 加速器结构 | |
| JP4024806B2 (ja) | 相互接続ネットワーク機能を提供する方法及び装置 | |
| US11372787B2 (en) | Unified address space for multiple links | |
| US20160378710A1 (en) | Multiple transaction data flow control unit for high-speed interconnect | |
| CN104426814A (zh) | Numa节点外围交换机 | |
| CN104052789A (zh) | 用于虚拟联网系统的负载平衡 | |
| CN103907102B (zh) | 管理管芯上的系统组织结构中的边带路由器 | |
| CN101206623A (zh) | 迁移虚拟端点的系统和方法 | |
| CN106575283B (zh) | 使用元胞自动机的群集服务器配置 | |
| CN105025070A (zh) | 用于优化约束系统内的网络数据流的方法 | |
| CN108572843A (zh) | 基于单个微控制器的多个计算节点管理 | |
| CN110442534A (zh) | 用于相干消息的高带宽链路层 | |
| CN103150279A (zh) | 一种主机与基板管理控制器共享设备的方法 | |
| US9830283B2 (en) | Multi-mode agent |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |