CN104205043B - 对计算机上的操作系统隐藏逻辑处理器 - Google Patents

对计算机上的操作系统隐藏逻辑处理器 Download PDF

Info

Publication number
CN104205043B
CN104205043B CN201280071766.8A CN201280071766A CN104205043B CN 104205043 B CN104205043 B CN 104205043B CN 201280071766 A CN201280071766 A CN 201280071766A CN 104205043 B CN104205043 B CN 104205043B
Authority
CN
China
Prior art keywords
logic processor
visible
routine
hiding
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280071766.8A
Other languages
English (en)
Other versions
CN104205043A (zh
Inventor
德雷克·舒马赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Enterprise Development LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Enterprise Development LP filed Critical Hewlett Packard Enterprise Development LP
Publication of CN104205043A publication Critical patent/CN104205043A/zh
Application granted granted Critical
Publication of CN104205043B publication Critical patent/CN104205043B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4405—Initialisation of multiprocessor systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Stored Programmes (AREA)
  • Hardware Redundancy (AREA)

Abstract

描述对计算机的操作系统(OS)隐藏逻辑处理器。在示例中，一种隐藏具有多个逻辑处理器的计算机中的至少一个逻辑处理器的方法包括：通过执行系统固件中的预启动例程，初始化多个逻辑处理器；标识多个逻辑处理器中要对该计算机的操作系统(OS)隐藏的至少一个逻辑处理器，以提供至少一个隐藏的逻辑处理器和至少一个可见的逻辑处理器；通过执行该系统固件中的暂停例程，将至少一个隐藏的逻辑处理器中的每个置于系统管理模式(SMM)中；以及启动该计算机的OS来使用至少一个可见的逻辑处理器。

Description

对计算机上的操作系统隐藏逻辑处理器
背景技术
计算机系统可以具有至少一个中央处理单元(CPU)集成电路(IC)，每个中央处理单元集成电路具有至少一个处理器或者“核”。在一些情况下，每个处理器核能够执行多个线程。例如，市场上可买到的英特尔公司的CPU，如英特尔酷睿(INTEL CORE)i7 CPU，可以包括两个核(双核)、四个核(四核)或者六个核(六核)，其中这些核中的每个提供两个线程。计算机系统中的电路板或“主板”可以包括至少一个插槽，每个插槽支持CPU IC。例如，主板可以支持用于四核CPU IC的两个插槽。
注册一些类型的软件(如数据库软件)的成本依赖于安装该软件的计算机中的处理器数量。该软件会计算物理插槽、物理核或核线程。可用的处理器越多，注册该软件的成本越大。在一些情况下，企业购买数个具有相同配置的计算机，但是对这些计算机中的每个不相同地利用。例如，计算机的一些使用可能不需要所有可用的处理器。因此，用户可能支付增加的软件注册成本，即使他们不需要所有处理器来执行所指明的该计算机的功能。
附图说明
本发明的一些实施例是参照如下附图描述的：
图1是根据示例实现方式的计算机系统的框图。
图2是描绘根据示例实现方式的隐藏具有多个逻辑处理器的计算机中的逻辑处理器的方法的流程图。
图3是描绘根据示例实现方式的中断所隐藏的逻辑处理器的方法的流程图。
具体实施方式
描述了对计算机的操作系统(OS)隐藏逻辑处理器。在实施例中，通过执行系统固件中的预启动例程，初始化计算机中的逻辑处理器。例如，可以执行通电自检(POST)以初始化该计算机的逻辑处理器和其它组件。标识这些逻辑处理器中要对OS隐藏的至少一个逻辑处理器，以限定隐藏的逻辑处理器和可见的逻辑处理器。通过执行系统固件中的暂停(park)例程，将隐藏的逻辑处理器中的每个置于系统管理模式(SMM)中。SMM是一种操作模式，在该操作模式中，正常执行被挂起，因此SMM中的逻辑处理器不能由OS使用。启动该计算机的OS来使用可见的逻辑处理器。根据所使用的CPU IC的能力，“逻辑处理器”可以包括CPUIC(例如插槽)、CPU IC核或者核上线程。
“暂停”或者隐藏逻辑处理器可能需要使用被设计为对具有特别处理器体系结构的CPU进行操作的专有操作系统。本文描述的实施例可以用于广泛使用的基于x86的CPU，如那些市场上可买到的英特尔和AMD的CPU，基于x86的CPU没有用于暂停逻辑处理器的特别体系结构。进一步，本文描述的实施例可以用于广泛使用的基于x86的操作系统，如微软视窗(MICROSOFT WINDOWS)、红帽LINUX(RED HAT LINUX)等。在一些示例中，可以对OS及它的对OS本身没有任何依赖性的应用程序隐藏逻辑处理器。通过隐藏不需要的逻辑处理器，能够减少基于CPU IC(例如插槽)、CPU IC核或者核线程的数量的软件注册。本发明的实施例可以参考下面的示例实现方式得到理解。
图1是根据示例实现方式的计算机系统100的框图。计算机系统100包括至少一个中央处理单元(CPU)集成电路(IC)102、各种支持电路106、存储器108、各种输入/输出(IO)电路110、系统固件112以及互连电路104。互连电路104可以提供总线、桥等，以促进计算机系统100的组件之间的通信。CPU IC 102各自可以包括至少一个物理“核”。每个物理核可以包括至少一个线程。通常，计算机系统100包括逻辑处理器103，逻辑处理器103根据CPU IC102的能力可以是CPU IC、核或者线程。CPU IC 102具有支持系统管理模式(SMM)的类型，在系统管理模式中包括由操作系统进行的正常执行在内的所有正常执行被挂起，作为替代提供系统固件112中的特殊例程执行。支持SMM的示例性CPU IC包括市场上可买到的英特尔和AMD的基于x86的处理器。
支持电路106可以包括缓存、电源、时钟电路、数据寄存器等等。存储器108可以包括随机存取存储器、只读存储器、缓存存储器、磁性读/写存储器等等，或者这些存储器设备的任意组合。存储器108可以存储供CPU IC 102执行的操作系统(OS)114和软件应用程序(“apps 116”)。IO电路110可以帮助去往和来自CPU IC 102和/或存储器108的通信。
系统固件112包括固件接口118。固件接口118可以包括基本输入/输出系统(BIOS)、统一可扩展固件接口(UEFI)等等。系统固件112进一步包括预启动例程120、暂停例程122和引导例程124。预启动例程120包括在启动或者复位时由CPU IC 102首先执行的代码。预启动例程120初始化计算机系统100的CPU IC102和其它组件(例如存储器108)。例如，预启动例程120可以包括通电自检(POST)例程。特别地，一些类型的CPU IC，如特定的基于x86的CPU IC，需要在启动期间启用至少一个逻辑处理器，以能够正常初始化CPU IC。在预启动例程120的执行期间，计算机系统中的所有逻辑处理器103被启用，以使CPU IC 102正常初始化。
暂停例程122包括在预启动例程120之后由CPU IC 102执行的代码。暂停例程122识别逻辑处理器103中哪些可以对OS隐藏并且“暂停”这些逻辑处理器。例如，暂停例程122限定要暂停的隐藏的逻辑处理器以及供OS 114使用的可见的逻辑处理器。暂停例程122将每个隐藏的逻辑处理器置于SMM中。隐藏的或被暂停的处理器受系统固件112和暂停例程122的控制。逻辑处理器103中受系统固件112控制且对OS 114隐藏的那些是“隐藏的逻辑处理器”或者“固件控制的逻辑处理器”。逻辑处理器103中可由OS 114使用的那些是“可见的逻辑处理器”或者“OS控制的逻辑处理器”。
引导例程124包括在暂停例程122之后由CPU IC 102执行的代码。引导例程124启动OS 114来使用可见的逻辑处理器(例如，可见的逻辑处理器可以进入OS可使用的模式，如基于x86处理器上的保护模式)。OS 114没有对隐藏的逻辑处理器的使用权或者可见性。
图2是描绘根据示例实现方式的隐藏具有多个逻辑处理器的计算机中的逻辑处理器的方法200的流程图。方法200可以参考图1的计算机系统100得到理解。方法200在步骤202处开始，在步骤202处通过执行系统固件112中的预启动例程120，初始化逻辑处理器103。
在步骤204处，将逻辑处理器103分成隐藏的逻辑处理器和可见的逻辑处理器。在示例中，系统固件112存储硬件配置属性126。硬件配置属性126可以描述所部署的计算机100的配置。例如，硬件配置属性126可以指示计算机100被配置为一种大体上提供存储器和IO功能而非大量计算功能的设备。暂停例程122可以分析硬件配置属性126以确定要隐藏的特定多个逻辑处理器。例如，硬件配置属性126可以指示多个角色之一，并且暂停例程122可以被配置为对每个这样的角色暂停特定多个逻辑处理器。
在另一示例中，系统固件112存储可选择的设置128。例如，固件接口118可以提供图形用户界面(GUI)或者命令行界面(CLI)以允许用户交互和定义可选择的设置128。暂停例程122可以分析可选择的设置128以确定要隐藏的特定多个逻辑处理器。例如，可选择的设置128可以指示多个角色之一，并且暂停例程122可以被配置为对每个这样的角色暂停特定多个逻辑处理器。可替代地，可选择的设置128可以包括关于要暂停和要对OS隐藏的多个逻辑处理器的特定的用户可选择设置。
在步骤206处，暂停例程122将隐藏的逻辑处理器中的每个置于SMM中。在步骤208处，引导例程124启动OS 114来使用可见的逻辑处理器。例如，引导例程124可以使用高级配置与电源接口(ACPI)表来对OS 114通知可见的逻辑处理器。一旦启动OS 114，隐藏的逻辑处理器就将对OS 114是不可见的并且不能被中断，因为隐藏的逻辑处理器处于SMM中并且对系统固件112有响应。由于隐藏的逻辑处理器对OS 114是不可见的，所以这些隐藏的逻辑处理器对软件应用程序116是不可见的。根据被隐藏的逻辑处理器，这可以引起那些处理器不为基于CPU IC、核或者线程数量确定注册成本的软件应用程序116中的任何软件应用程序所考虑。
回到图1，系统固件112还包括系统管理中断(SMI)处理器序(handler)130。SMI处理程序130包括用于为逻辑处理器103处理系统管理中断的例程。SMI处理程序130还可以为隐藏的逻辑处理器处理机器检查异常(MCE)等类型的计算机硬件错误。
图3是描绘根据示例方式的中断隐藏的逻辑处理器的方法300的流程图。方法300可以参照图1的计算机100得到理解。方法300在步骤302处开始，在步骤302中用信号通知要由全部逻辑处理器103处理的中断。例如，可以用信号通知全局SMI。可以由OS 114或者计算机系统100中的其它硬件用信号通知该全局SMI。该全局SMI中断所有可见的逻辑处理器并且导致这些处理器进入SMM(“OS可见的SMM处理器”)。隐藏的逻辑处理器保持在SMM中。
在步骤304处，逻辑处理器103执行SMI处理程序130。在示例中，SMI处理程序130包括默认代码，如执行电源管理功能。在另一示例中，SMI处理程序130可以包括用于处理机器检查异常的MCE处理程序。在示例中，可见的逻辑处理器在收到该中断时执行SMI处理程序130。然后，可见的逻辑处理器可以用信号通知隐藏的处理器以执行SMI处理程序130(例如，通过向隐藏的逻辑处理器正在监视的存储器地址进行写入)。在步骤306处，SMI处理程序130将OS可见的SMM处理器返回至OS可见的SMM处理器的默认操作模式(例如保护模式)以由OS 114控制。隐藏的逻辑处理器可以保持在SMM中，因此保持对OS 114隐藏。
在示例中，步骤304处，在该中断期间，可以释放隐藏的逻辑处理器中至少一个逻辑处理器以由OS控制。在示例中，OS 114可以与系统固件112(例如，SMI处理程序130和/或暂停例程122)配合以指示对附加逻辑处理器的需求。然后，系统固件112可以将隐藏的逻辑处理器中至少一个隐藏的逻辑处理器转移至OS可见的SMM处理器的集合。一旦SMI处理程序130从该中断返回，新增加的逻辑处理器就变成能够由OS 114控制的可见的逻辑处理器的一部分。
在示例中，在步骤304处，可见的逻辑处理器中至少一个可见的逻辑处理器可以在该中断期间从OS控制中删除。在示例中，OS 114可以与系统固件112(例如，SMI处理程序130和/或暂停例程122)配合以指示对逻辑处理器删除的需求。然后，系统固件112可以将可见的逻辑处理器中至少一个可见的逻辑处理器转移至隐藏的逻辑处理器的集合。一旦SMI处理程序130从该中断返回，新删除的逻辑处理器就停留在SMM中并且从能够由OS 114控制的可见的逻辑处理器中删除。
上面描述的方法可以包含在计算机可读介质中以配置计算系统执行该方法。该计算机可读介质可以分布在多个物理设备(例如，计算机)上。该计算机可读介质可以包括例如而没有限制以下任意多个：磁性存储介质，包括磁盘和磁带存储介质；光存储介质，如光盘介质(例如，CD-ROM、CD-R等)以及数字视频盘存储介质；全息存储器；非易失性存储器存储介质，包括基于半导体的存储器单元，如快闪式(FLASH)存储器、EEPROM、EPROM、ROM；铁磁性数字存储器；易失性存储介质，包括寄存器、缓冲器或者缓存、主存储器、RAM等；仅举几例。其它新的或各种计算机可读介质可以用于存储本文介绍的机器可读代码。
在前面的描述中，阐述了众多细节以提供对本发明的理解。然而，本领域技术人员将理解，本发明可以在没有这些细节的情况下实践。尽管已关于有限多个实施例公开了本发明，但是本领域技术人员将理解由此产生的众多修改和变化。希望所附权利要求覆盖落入本发明的真正精神和范围内的这种修改和变化。

Claims (16)

1.一种隐藏具有多个逻辑处理器的计算机中至少一个逻辑处理器的方法，包括：
通过执行系统固件中的预启动例程，初始化所述多个逻辑处理器；
标识所述多个逻辑处理器中要对所述计算机的操作系统(OS)中隐藏的至少一个逻辑处理器，以提供至少一个隐藏的逻辑处理器和至少一个可见的逻辑处理器；
通过执行所述系统固件中的暂停例程，将所述至少一个隐藏的逻辑处理器中的每个置于系统管理模式(SMM)中；以及
启动所述计算机的OS来使用所述至少一个可见的逻辑处理器；
从OS接收一个由置于SMM中的至少一个隐藏的逻辑处理器和至少一个可见的逻辑处理器处理的全局系统管理中断(SMI)；
响应于所接收的全局SMI，返回所述至少一个可见的逻辑处理器以由所述OS使用。
2.根据权利要求1所述的方法，其中所述预启动例程包括通电自检(POST)例程。
3.根据权利要求1所述的方法，其中标识的步骤包括：
分析所述系统固件中的硬件配置属性，以确定要隐藏所述多个逻辑处理器中的哪个。
4.根据权利要求1所述的方法，其中标识的步骤包括：
分析所述系统固件中能选择的设置，以确定要隐藏所述多个逻辑处理器中的哪个。
5.根据权利要求1所述的方法，进一步包括：
使用所述系统固件中的系统管理中断(SMI)处理程序来处理机器检查异常(MCE)。
6.根据权利要求1所述的方法，
其中，所述系统固件中的SMI处理程序例程处理全局SMI并通过返回所述至少一个可见的逻辑处理器以由所述OS使用来响应所接收的全局SMI。
7.根据权利要求1所述的方法，进一步包括：
响应所接收的全局SMI：
请求另一逻辑处理器为可见的；以及
将所述至少一个隐藏的逻辑处理器中要可见的逻辑处理器重归类为所述至少一个可见的逻辑处理器的一部分。
8.根据权利要求1所述的方法，进一步包括：
响应所接收的全局SMI：
请求从所述至少一个可见的逻辑处理器中删除逻辑处理器；以及
将所述至少一个可见的逻辑处理器中要隐藏的逻辑处理器重归类为所述至少一个隐藏的逻辑处理器的一部分。
9.一种计算机，包括：
至少一个中央处理单元(CPU)集成电路(IC)，共同地具有多个逻辑处理器；
存储器，存储操作系统(OS)；
系统固件，具有：
预启动例程，能执行以初始化所述多个逻辑处理器；
暂停例程，用于将所述多个逻辑处理器中至少一个逻辑处理器置于系统管理模式(SMM)中，以限定至少一个隐藏的逻辑处理器和至少一个可见的逻辑处理器；
引导例程，用于启动所述计算机的OS来使用所述至少一个可见的逻辑处理器；以及
系统固件中的SMI处理程序例程，用于通过返回所述至少一个可见的逻辑处理器以由所述OS使用来响应一个从OS来的全局系统管理中断(SMI)，所述全局SMI由置于SMM中的至少一个隐藏的逻辑处理器和至少一个可见的逻辑处理器处理。
10.根据权利要求9所述的计算机，其中所述预启动例程包括通电自检(POST)例程。
11.根据权利要求9所述的计算机，其中所述系统固件包括硬件配置属性，所述硬件配置属性限定所述计算机的硬件配置，并且其中所述暂停例程通过分析硬件配置属性来标识所述至少一个隐藏的逻辑处理器。
12.根据权利要求9所述的计算机，其中系统固件包括通过用户界面选择的可选择属性，并且其中所述暂停例程通过分析所述可选择属性来标识所述至少一个隐藏的逻辑处理器。
13.根据权利要求9所述的计算机，其中所述系统固件包括系统管理中断(SMI)例程，以处理机器检查异常(MCE)中至少之一。
14.根据权利要求13所述的计算机，其中所述SMI例程基于来自所述OS的请求，将所述至少一个隐藏的逻辑处理器中要可见的逻辑处理器重归类为所述至少一个可见的逻辑处理器的一部分，或者将所述至少一个可见的逻辑处理器中要隐藏的逻辑处理器重归类为所述至少一个隐藏的逻辑处理器的一部分。
15.一种计算机可读介质，具有在所述计算机可读介质上存储的指令，所述指令在由至少一个中央处理单元(CPU)执行时促使至少一个CPU执行隐藏多个逻辑处理器中至少一个逻辑处理器的方法，所述方法包括：
执行预启动例程，以初始化所述多个逻辑处理器；
执行暂停例程，以将所述多个逻辑处理器中至少一个逻辑处理器置于系统管理模式(SMM)中，来限定至少一个隐藏的逻辑处理器和至少一个可见的逻辑处理器；
执行引导例程，以启动操作系统(OS)来使用所述至少一个可见的逻辑处理器；以及
执行SMI处理程序例程，用于通过返回所述至少一个可见的逻辑处理器以由所述OS使用来响应一个从OS来的全局系统管理中断(SMI)，所述全局SMI由置于SMM中的至少一个隐藏的逻辑处理器和至少一个可见的逻辑处理器处理。
16.根据权利要求15所述的计算机可读介质，所述返回所述至少一个可见的逻辑处理器以由所述OS使用包括：
将所述至少一个隐藏的逻辑处理器中要可见的逻辑处理器重归类为所述至少一个可见的逻辑处理器的一部分，或者将所述至少一个可见的逻辑处理器中要隐藏的逻辑处理器重归类为所述至少一个隐藏的逻辑处理器的一部分。
CN201280071766.8A 2012-02-22 2012-02-22 对计算机上的操作系统隐藏逻辑处理器 Active CN104205043B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/026128 WO2013126056A1 (en) 2012-02-22 2012-02-22 Hiding logical processors from an operating system on a computer

Publications (2)

Publication Number Publication Date
CN104205043A CN104205043A (zh) 2014-12-10
CN104205043B true CN104205043B (zh) 2017-09-22

Family

ID=49006082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280071766.8A Active CN104205043B (zh) 2012-02-22 2012-02-22 对计算机上的操作系统隐藏逻辑处理器

Country Status (6)

Country Link
US (1) US9697008B2 (zh)
EP (1) EP2817714B1 (zh)
JP (1) JP5903173B2 (zh)
KR (1) KR101865990B1 (zh)
CN (1) CN104205043B (zh)
WO (1) WO2013126056A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10289467B2 (en) 2013-03-28 2019-05-14 Hewlett Packard Enterprise Development Lp Error coordination message for a blade device having a logical processor in another system firmware domain
US9747116B2 (en) 2013-03-28 2017-08-29 Hewlett Packard Enterprise Development Lp Identifying memory of a blade device for use by an operating system of a partition including the blade device
CN105074653B (zh) 2013-03-28 2018-11-23 慧与发展有限责任合伙企业 使计算刀片设备和扩展刀片设备的存储器可供由操作系统使用
CN111240749B (zh) * 2018-11-28 2023-07-21 中国移动通信集团浙江有限公司 一种集群系统中实例的挂起控制方法、装置、设备、存储介质
US11900150B2 (en) * 2021-12-29 2024-02-13 Quanta Computer Inc. Methods and systems for collection of system management interrupt data

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101371224A (zh) * 2006-01-20 2009-02-18 高通股份有限公司 高效存储器层级管理

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6453344B1 (en) 1999-03-31 2002-09-17 Amdahl Corporation Multiprocessor servers with controlled numbered of CPUs
US20020099886A1 (en) * 1999-05-17 2002-07-25 Emerson Theodore F. System and method for controlling remote console functionality assist logic
US7155370B2 (en) * 2003-03-20 2006-12-26 Intel Corporation Reusable, built-in self-test methodology for computer systems
US7363484B2 (en) * 2003-09-15 2008-04-22 Hewlett-Packard Development Company, L.P. Apparatus and method for selectively mapping proper boot image to processors of heterogeneous computer systems
US7251746B2 (en) * 2004-01-21 2007-07-31 International Business Machines Corporation Autonomous fail-over to hot-spare processor using SMI
US7873776B2 (en) 2004-06-30 2011-01-18 Oracle America, Inc. Multiple-core processor with support for multiple virtual processors
US7426657B2 (en) 2004-07-09 2008-09-16 International Business Machines Corporation System and method for predictive processor failure recovery
US7404105B2 (en) * 2004-08-16 2008-07-22 International Business Machines Corporation High availability multi-processor system
US7814366B2 (en) 2005-11-15 2010-10-12 Intel Corporation On-demand CPU licensing activation
US20070150713A1 (en) 2005-12-22 2007-06-28 International Business Machines Corporation Methods and arrangements to dynamically modify the number of active processors in a multi-node system
US8813080B2 (en) 2007-06-28 2014-08-19 Intel Corporation System and method to optimize OS scheduling decisions for power savings based on temporal characteristics of the scheduled entity and system workload
US20090119748A1 (en) 2007-08-30 2009-05-07 Jiewen Yao System management mode isolation in firmware
US7865762B2 (en) * 2007-12-04 2011-01-04 Intel Corporation Methods and apparatus for handling errors involving virtual machines
US20090172232A1 (en) * 2007-12-28 2009-07-02 Zimmer Vincent J Method and system for handling a management interrupt event
US7802042B2 (en) * 2007-12-28 2010-09-21 Intel Corporation Method and system for handling a management interrupt event in a multi-processor computing device
US7441135B1 (en) * 2008-01-14 2008-10-21 International Business Machines Corporation Adaptive dynamic buffering system for power management in server clusters
US8151027B2 (en) 2009-04-08 2012-04-03 Intel Corporation System management mode inter-processor interrupt redirection

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101371224A (zh) * 2006-01-20 2009-02-18 高通股份有限公司 高效存储器层级管理

Also Published As

Publication number Publication date
JP5903173B2 (ja) 2016-04-13
JP2015513733A (ja) 2015-05-14
US20150033006A1 (en) 2015-01-29
US9697008B2 (en) 2017-07-04
WO2013126056A1 (en) 2013-08-29
EP2817714A1 (en) 2014-12-31
KR20140130185A (ko) 2014-11-07
EP2817714A4 (en) 2015-11-11
EP2817714B1 (en) 2019-08-21
KR101865990B1 (ko) 2018-07-04
CN104205043A (zh) 2014-12-10

Similar Documents

Publication Publication Date Title
US10055218B2 (en) System and method for adding and storing groups of firmware default settings
US7454547B1 (en) Data exchange between a runtime environment and a computer firmware in a multi-processor computing system
TWI537831B (zh) 多核心處理器、用於執行處理程序切換之方法、用於保全一記憶體區塊之方法、用於致能使用一多核心裝置之異動處理之設備、以及用於執行記憶體異動處理之方法
US8713262B2 (en) Managing a spinlock indicative of exclusive access to a system resource
CN104205043B (zh) 对计算机上的操作系统隐藏逻辑处理器
US11243795B2 (en) CPU overcommit with guest idle polling
US9330027B2 (en) Register access white listing
US10866881B1 (en) Firmware debug trace capture
CN109213301A (zh) 支援省电模式的uefi壳程序方法及其电脑系统
US10459771B2 (en) Lightweight thread synchronization using shared memory state
US8370618B1 (en) Multiple platform support in computer system firmware
US9250919B1 (en) Multiple firmware image support in a single memory device
US11288078B1 (en) Providing firmware specific information via ACPI tables
US11086658B2 (en) System performance enhancement with SMI on multi-core systems
KR102443089B1 (ko) 컴퓨팅 디바이스에서의 동기화
US10896046B2 (en) Management processor using code from peripheral device
US10838737B1 (en) Restoration of memory content to restore machine state
US10628309B1 (en) Loading a serial presence detect table according to jumper settings
US10802901B2 (en) Obtaining state information of threads of a device
US11593121B1 (en) Remotely disabling execution of firmware components
US10635818B1 (en) Blocking runtime firmware variable access
US10613850B1 (en) Performant and secure storage and retrieval of firmware variables
WO2010101574A1 (en) Application sequencing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160823

Address after: American Texas

Applicant after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP

Address before: American Texas

Applicant before: Hewlett-Packard Development Company, Limited Liability Partnership

GR01 Patent grant
GR01 Patent grant