CN104201994A - 射频域数字预失真 - Google Patents

射频域数字预失真 Download PDF

Info

Publication number
CN104201994A
CN104201994A CN201410098234.4A CN201410098234A CN104201994A CN 104201994 A CN104201994 A CN 104201994A CN 201410098234 A CN201410098234 A CN 201410098234A CN 104201994 A CN104201994 A CN 104201994A
Authority
CN
China
Prior art keywords
territory
dpd
digital
input signals
memory array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410098234.4A
Other languages
English (en)
Other versions
CN104201994B (zh
Inventor
B·谢佛
B·赵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN104201994A publication Critical patent/CN104201994A/zh
Application granted granted Critical
Publication of CN104201994B publication Critical patent/CN104201994B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3212—Using a control circuit to adjust amplitude and phase of a signal in a signal path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

常常使用数字预失真（DPD）系统来改良发射器中功率放大器的线性。这些DPD系统通常在基带中实施（在调制之前）。然而，不断增加的信号带宽要求限制了在基带中实施的DPD系统的实用性。射频（RF）域中（与基带中相对）的DPD系统能解决这个问题，且进一步改良DPD系统校正失真的能力。RF域DPD系统在数字模拟转换器的上游，且在将基带信号向上采样到所述RF域中之后（在调制过程之后）执行DPD。当与基带DPD系统相比较时，所述RF域DPD系统能处理明显较宽的带宽，且具有改良的线性化在频谱中存在的各种失真的能力。

Description

射频域数字预失真
优先权数据
本非临时专利申请受益于以下申请或要求以下申请的优先权：2013年3月15日提交的标题为“DUTY CYCLE DETECTIONCIRCUIT FOR DOUBLE DATA RATE CONVERTER”的美国临时申请61/799,723（代理人案号26256-0146-P/APD4710-1-US）、2013年3月15日提交的标题为“DIGITAL SWITCHING”的美国临时申请61/787,733（代理人案号26256-0148-P/APD4674-1-US）、2013年3月15日提交的标题为“RADIO FREQUENCY(RF)DOMAIN DIGITALPREDISTORTION(DPD)”的美国临时申请61/801,549（代理人案号26256-0149-P/APD4673-1-US）、2013年8月19日提交的标题为“HIGHOUTPUT POWER DIGITAL-TO-ANALOG CONVERTER SYSTEM”的美国临时申请61/867,233（代理人案号26256-0197-P/ACQ165-1-US）。所引用的这些专利申请均以引用的方式并入本文。
技术领域
本公开大体上涉及数字信号处理，尤其涉及射频域数字预失真。
背景技术
在通信中常常使用发射器，且一个重要组件是功率放大器（PA）。PA经配置以放大弱信号而不添加失真。PA常常是耗功率的，通常消耗30%（或更多）总功率。此外，PA是昂贵的，常常占发射器的总成本的30%（或更多）。功率放大器的一个特征是当输入功率相对较小时，输出功率也相对较小。在这个操作区中，PA线性地表现，但PA不是非常有效的。当输入功率相对较高时，输出功率也较高。在这个操作区中，PA是非常有效的，但PA丢失它的线性。此种非线性在信号本身中以及在邻近信道中产生不良效果。为了校正这些非线性，在发射器的信号链中常常使用数字预失真（DPD）系统，来改良发射器中功率放大器的输出信号的品质。
发明内容
常常使用数字预失真（DPD）系统来改良发射器中功率放大器的线性。这些DPD系统通常在基带中实施（在调制之前）。然而，不断增加的信号带宽要求限制了在基带中实施的DPD系统的实用性。射频（RF）域中（与基带中相对）的DPD系统能解决这个问题，且进一步改良DPD系统校正失真的能力。RF域DPD系统在数字模拟转换器的上游，且在将基带信号向上采样到RF域中之后（在调制过程之后）执行DPD。当与基带DPD系统相比较时，RF域DPD系统能处理明显较宽的带宽，且具有改良的线性化在频谱中存在的各种失真的能力。
附图说明
图1显示在发射器中实施的传统基带数字预失真系统；
图2显示根据本公开的一些实施方案的具有射频域数字预失真系统的示例性发射器系统；
图3显示根据本公开的一些实施方案的说明性射频数字预失真系统；
图4显示根据本公开的一些实施方案的射频数字预失真系统的说明性实施例子；
图5显示根据本公开的一些实施方案的射频数字预失真系统的另一说明性实施例子；
图6显示根据本公开的一些实施方案的另一说明性射频数字预失真系统；
图7显示图示根据本公开的一些实施方案的射频（RF）域数字预失真（DPD）模块的可能配置的示例性方块图；
图8显示图示根据本公开的一些实施方案的射频（RF）域数字预失真（DPD）模块的另一可能配置的示例性方块图；
图9A显示图示基带数字预失真系统的输出频谱的曲线；
图9B显示图示根据本公开的一些实施方案的射频数字预失真系统的输出频谱的曲线；以及
图10显示图示根据本公开的一些实施方案的射频（RF）域数字预失真（DPD）的方法的示例性流程图。
具体实施方式
了解解发射器和非线性
在有线和无线通信中，发射器在电信科技中是普遍存在的，作为经由媒介发射模拟输出信号以使两个组件能够通信的必要电子装置。使用一个或多个处理器来产生数字信号（例如，编码待发射的信息）。基带中的数字信号通常向上转换到射频（RF）域，且提供给数字模拟转换器来产生模拟输出信号。在发射模拟输出信号之前，常常提供功率放大器（PA）来放大和增加模拟输出信号的功率。因此，功率放大器在发射器中的信号链中扮演重要角色。
当PA有效地操作时，有时功率放大器丢失线性。发射器中的组件优选地是“线性的”，因为它们应该实质上准确地再生在它们的输入时存在的信号。具有非线性（也就是，非线性的输入/输出关系）的放大器会引起输出信号失真或干扰到邻近射频。
为了校正这些非线性，可在基带中在处理器中提供数字预失真（DPD）系统来将预失真插入到正提供给功率放大器的信号中。传统地，预失真逆转在功率放大器中存在的非线性以便恢复线性输入输出关系。可通过模型化系统的特征且产生针对给定输入信号（和在一些情况下，过去的输入信号）的适当预失真响应来提供预失真机制。结果，具有DPD机制的整个系统更线性，同时能够有效地操作功率放大器。
一般而言，线性化通常用于撤消由非线性装置引起的失真。通常，主动线性化技术（包含基带数字预失真（DPD）或RF预失真（RFPD））允许发射器接近或甚至稍高于其峰均比率（PAR）操作点操作。线性化器可放置在引起失真的装置之前或之后。
图1显示在发射器中实施的传统基带数字预失真系统。基带处的数字信号由在数字应用专用集成电路（ASIC）上实施的DPD模块在数字上预失真，且加以内插（由内插模块实现）并传递到I和Q数字模拟转换器（DAC）。DAC输出传递到模拟正交调制器（QMOD）且调制到LO频率。在此之后，信号由功率放大器（PA驱动器+PA）进一步滤波并放大。
基带DPD在基带处的数字ASIC中实施。不断增加的信号带宽趋势限制了零中频（ZIF）结构和基带DPD的有用性。作为实例，在ZIF解决方案中，其可具有300MHz的实例信号带宽和用于基带DPD校正的五阶多项式。使用五阶多项式DPD使实例信号预失真将因此使带宽增加约五倍。此造成有效预失真信号带宽是1.5GHz。我们将因此需要能在1.5GHz下运行的I和Q DAC。到I和Q DAC的输入数据速率必须大于3GSPS。利用用于I和Q DAC的16比特字，此转变为16比特/样本*3GSPS=48GBPS的接口速度。因此，从信号源到DAC的数据总线需要包含用于给定实施的至少6个JESD204B接口（或一些其他类似的串行数据接口）。
当使用数字滤波器时，滤波器过渡频带需要对要求甚至更高的DAC数据速率负责。可使用（例如）1/0.8的附加因子来在系统在将信号发送到DAC之前进一步向上内插信号时解释数字内插滤波器过渡频带，或来创建用于DAC重建滤波器和其他滤波器的足够过渡频带以滤出由DAC产生的图像。利用16比特字用于I和Q DAC，此转变为16比特/样本*(1.5/0.8)GSPS*2DAC=60GBPS的接口速度。针对给定实施，此系统将需要8个JESD204B接口来使数据进入DAC中。
射频（RF）域数字预失真（DPD）系统
为了充分地降低接口带宽，将射频（RF）域数字预失真（DPD）系统提供给发射器。RF域DPD系统不与基带DPD系统（或射频模拟预失真（RFDP）系统）混淆。与传统的数字预失真方案的主要区别在于：DPD在RF域中（也就是，在将基带信号向上采样到RF域中的调制过程之后）的实施与基带相反。
虽然本公开描述RF域DPD与高速DAC和PA系统一起使用，但本领域技术人员应了解，RF域DPD是还可应用于其他类型的系统中的通用DPD系统。
图2显示根据本公开的一些实施方案的具有射频域数字预失真系统的示例性发射器系统。基带信号在调制模块（例如，包含内插模块和/或向上转换模块的调制模块）中内插且向上转换。向上转换完全在数字域中完成，且能利用先进技术节点（例如，28nm过程）来降低系统功率消耗。其消除信号链外的锁相回路（PLL)/电压控制振动器（VCO）/调制器。
在数字向上转换阶段之后，来自数字ASIC（或一些其他适当处理器，诸如FPGA)的信号通过RF域数字预失真（DPD）系统（在图中显示为“DPD”），以补偿由DAC、功率放大器（PA）驱动器和在RF域DPD系统下游的功率放大器（PA）的系统引起的非线性。
所实施的DPD方案可以是黑盒线性化方法，其中忽略且仅仅间接地测量准确失真引起机制。或者，可认识到，基于DAC的电路拓扑的失真的特定原因，且接着可在来源处，而非通过对频谱中的特定的马刺定目标来调整失真，从而对其进行补偿。一些情况可实施包含两种方法的混合的DPD方案。
返回参看基带DPD的先前实例且考虑RF域DPD的实例。如图3中可见的DAC可以12GSPS采样以便得到6GHz的第一尼奎斯特区。所述区域小于ZIF DAC的区域（在图2中可见的两个I和Q DAC）的一半，这是因为代替两个I和Q DAC，仅仅存在单一个DAC（如图3中所示）处理真实数据。RFDAC/DPD系统中动态功率的增加可在先进技术节点中定址。举例来说，在28nm过程中，功率方面不再占优势。当将以DAC速率实施预失真时，在输入处，数据速率是16比特*0.6GSPS=9.6GSPS。与在基带DPD中使用的6条路线的JESD204b接口相比较，这将需要1个或2个JESD204B接口（或一些其他适当串行数据接口）来使数据进入到DAC芯片中。
实施：状态间有限非线性响应方法
图3显示根据本公开的一些实施方案的说明性射频数字预失真系统。射频（RF）域数字预失真（DPD）系统300包括：输入接口302，其用于接收RF域数字输入信号，其中RF域数字输入信号是从基带信号向上采样而来；DPD处理模块304，其用于处理RF域数字输入信号来产生预失真数字输出信号，其中DPD处理模块补偿来自RF域DPD系统（DAC和功率放大器等等）下游的非线性（存在在组件中）；以及输出接口306，其用于将预失真数字输出信号提供给数字模拟转换器（DAC）。
归因于速度的显著增加，RF域DPD系统实施不是无关紧要的。适用于此类DPD系统的设计应考虑RF域DPD系统实施的速度。DPD处理模块可包含以下各者中的一个或多个：地址模块408、存储器阵列410（或一些其他适当存储器元件）、延迟滤波器和输出求和网络412。
适当预失真可以不同的方式实施。在一种情形下，可使用闭型表达式（也就是，预失真函数）来模型化系统，从而产生非线性的逆响应。在另一情形下，可使用查找表来确定产生预失真信号所需的适当预失真。DPD处理模块可因此包括：存储器阵列，其用于存储用于产生预失真信号的查找表；和数字信号处理器（DSP），其具有在其上实施的用于更新查找表的自适应算法。
存储器阵列能存储从一个DAC码到另一DAC码的非线性响应，也就是，状态矩阵。状态矩阵可通过各种方法提取。设定状态矩阵的大小（或存储器阵列的深度）来提供充分预失真校正。在操作之前或操作期间，在DSP上实施的自适应算法能确定或更新状态矩阵的值。
在一些实例中，状态矩阵可以是通过比较反馈信号与RF数字输入信号的延迟版本提取的信息（其中，在这种情况下的延迟对应于通过原始RF数字输入信号到输出和输出反馈回DPD自适应算法的反馈回路引起的延迟）。
在一些情况下，存储器阵列可输出（例如）在当前状态与先前状态之间的状态改变的非线性响应的值。人们可以特性化DAC电流脉冲，评估实际DAC电流脉冲与理想电流脉冲比较的上升时间/下降时间/直流充电误差。可基于充电误差信息来产生状态矩阵。
在存储器阵列中存储的信息与当前状态和过去状态相关联。因此，将此信息编入索引且通过当前状态和过去状态两者访问。地址模块使用当前状态和过去状态的至少一些比特来产生用于存储器阵列的地址。确定地址空间来提供足够存储器深度。
延迟滤波器和输出求和网络可经配置以对来自存储器阵列的值（和/或来自存储器阵列的值的微分）与RF域数字输入信号的当前状态求和以产生预失真数字输出信号。可使用除求和之外的用于产生预失真信号的其他适当机制（例如，参见图5）。
图4显示根据本公开的一些实施方案的射频数字预失真系统的说明性实施。此图图示在图3中看见的RF域DPD系统的更特定实施。总DPD处理系统402包含用于接收RF域数字输入信号（例如，d[11:0]）的输入接口，其中RF域数字输入信号是从基带信号向上采样而来；和用于将预失真信号提供给DAC412的输出接口。图4中所示的方框404对应于图3的地址模块308。存储器阵列对应于图3的存储器阵列310。方框408对应于图3的延迟滤波器和输出求和网络312。DSP410对应于图3的DSP314。
DPD可在向上转换之后使用状态间有限非线性响应方法在RF域中实施，如此图中可见。状态间方法基于RF数字输入信号的当前状态与RF数字输入信号的过去状态之间的状态过渡来确定用于RF数字输入信号的当前样本的适当预失真。此可使用多个方法实施，例如，存储在存储器阵列中的查找表，其可非常有效地实施（尤其在先进技术节点中）。此允许RF域DPD以较高速度发生。
此图的地址模块404使用两个状态：当前状态（“状态”）和过去状态（“状态-1”）来产生存储器地址。可通过将当前状态提供给延迟滤波器（“Z-1”）来产生过去状态（"状态-1"）。存储器阵列（例如，[11:0]）存储对应于状态间改变的响应（例如，所有可能状态之间的非线性响应从每一DAC码改变到间隔一个的可能DAC码）。
在图中图示以下实例，其中在地址模块404中使用最高有效位（MSB）码来解码存储器阵列的地址。举例来说，地址模块404包括在当前状态中的RF域数字输入信号（例如，d[11:6]）的最高有效位（msb）和在先前状态中的RF域数字输入信号（例如，d1[11:6]）的最高有效位（msb）。使用RF域数字输入信号的当前状态的msb与RF域数字输入信号的先前状态的msb的级联来建构用于存储器阵列的地址字。在这个实例中，实施利用RF数字输入信号的12比特中的6个比特，还可使用RF数字输入信号的其它数目个比特。
存储器阵列的输出是状态改变（也就是，当前状态与先前状态之间）的非线性响应。在这个实例中，响应（例如，用于特定状态改变的M[5:0]和M[11:6]）分离且延迟（使用描绘为“Z-1”的滤波器），且接着总计在一起（例如，使用延迟滤波器和输出求和网络）以提供又一信号。可接着由求和节点对该又一信号与RF域数字输入信号的当前状态求和以产生预失真信号。。
举例来说，输出求和网络可包括一个或多个延迟滤波器（“Z-1”），其用于延迟来自存储器阵列的值（M[5:0]、M[11:6]等等）；和一个或多个求和节点，其用于对来自存储器阵列的值的延迟版本与RF域数字输入信号的当前状态（d[11:0]或“状态”）求和以产生预失真数字输出信号。在这个实例中，在由求和节点求和之前M[5:0]延迟一个时间周期且M[11:6]延迟两个时间周期。针对更复杂输出求和网络，可提供具有来自存储器阵列的进一步响应值和那些进一步响应值的更多时间周期的进一步延迟的进一步信号路径。
在这个实例中，可有利地实施时域的分离。来自DAC和PA的非线性具有不同特征。一些具有指数形状，且其他者可以是归因于分割不匹配的矫正函数或任意形状。与DAC相关联的短时间常数通常在一对时钟周期的范围中，且可使用在DAC采样率下的非线性滤波器实施。归因于其他变化（例如，温度变化）的较长时间（其可常常在100毫秒的范围中）可利用DSP或ARM实施，DSP或ARM（例如）使用自适应算法来更新非线性滤波器中的查找表。
输出组合网络上的变化
图5显示根据本公开的一些实施方案的射频数字预失真系统的又一说明性实施。具体地说，图5图示用于输出求和网络的实施上的变化。变化预想输出求和网络能进一步具备一个或多个滤波器来改良DPD处理模块的校正行为和DPD处理模块的恢复理想响应的能力。特别地说，输出求和网络可包含一个或多个第一滤波器（显示为f1(x)和f2(x)），其用于过滤来自存储器阵列的值的延迟版本以产生来自存储器阵列的值的延迟版本的微分。此外，输出求和网络可包含一个或多个第二滤波器（显示为f3(x)），其用于过滤预失真信号的求和以产生更精确预失真信号。在最广泛意义上，一个或多个第二滤波器可滤波以下各者中的一个或多个的求和：来自存储器阵列的值、来自存储器阵列的值的延迟版本、来自存储器阵列的值的微分，和来自存储器阵列的值的延迟版本的微分。在这个实例中，滤波器f3(x)滤波以下各者的求和：来自存储器阵列的值的延迟版本和来自存储器阵列的值的延迟版本的微分（如由一个或多个第一滤波器（显示为f1(x)和f2(x)）滤波）。
这些滤波器可提供用于过滤信号的多项式函数，或用于过滤信号的一些其他适当函数。举例来说，滤波器可用于减少噪声或系统的一些其它人工痕迹。
RF域DPD系统可包含数字信号处理器（DSP)，其具有在其上实施的用于更新一个或多个第一滤波器和/或一个或多个第二滤波器的自适应算法。
输出求和网络可由用于对RF域数字输入信号的当前状态与又一信号求和的第一求和节点，和用于提供又一信号的第二求和节点实施，其中第二求和节点对来自存储器阵列的值的延迟版本和/或来自存储器阵列的值的延迟版本的微分求和。
在这个实例中，又一信号是以下各者的求和：延迟一个时间周期的M[5:0]（对应于d[11:6]的响应值）、延迟两个时间周期的M[11:6]（对应于d1[11:6]的响应值）、延迟一个时间周期且由f1(x)滤波的M[5:0]，和延迟两个时间周期且由f2(x)滤波的M[11:6]。这些信号的求和进一步由f3(x)滤波以实施更复杂函数。针对更复杂输出求和网络，可提供具有来自存储器阵列的进一步响应值和那些进一步响应值的更多时间周期的进一步延迟的进一步信号路径。
通过使用这些滤波器，DPD处理模块可进一步微调恢复线性所需的预失真或设计DPD系统所针对的组件的一些其他理想属性。举例来说，可提供这些滤波器来使信号预失真，或提供预失真来校正未由存储器阵列校正的特定类型的非线性或人工痕迹。
实施：N分接头短时间常数脉冲响应（STIR）
图6显示根据本公开的一些实施方案的另一说明性射频数字预失真系统。RF DPD系统600（类似于（例如）图3中可见的RF DPD系统）包含：输入接口602，其用于接收RF域数字输入信号，其中RF域数字输入信号是从基带信号向上采样而来；DPD处理模块604，其用于处理RF域数字输入信号来产生预失真数字输出信号，其中DPD处理模块补偿来自RF域DPD系统下游的非线性；和输出接口606，其用于将预失真数字输出信号提供给数字模拟转换器（DAC）。在这个实例中，DPD处理模块包含短时间常数脉冲响应（STIR）模块610、预失真产生器612和DSP614。
STIR模块可包含与多个状态过渡（如状态模块608所维持）中的每一者相关联的多个N分接头短时间常数脉冲响应（STIR），其中每个状态由当前样本和过去样本或当前样本和过去样本的函数表示。基于最近输入样本、当前状态和先前状态的预失真产生器可经配置以将跨越N个DAC时钟周期的长度为N的STIR添加到DAC的输入。
如在STIR模块610中维持的STIR针对状态间过渡的每一组合可以是唯一的，或其在状态间过渡的组内可以是相同的，但在组之间是不同的。STIR可由闭型表达式产生，或从已在先前储存在其中的存储器阵列恢复，或该两者的某一组合。
通过实施感应时域输出的闭合回路系统和基于经由DAC发射的数据与所接收数据之间的误差计算STIR，可估算STIR。通过实施感应频域输出的闭合回路系统和基于DAC的输出的频谱中可见的伪造等级计算STIR，可估算STIR。
可计算STIR来在每一个DAC时钟上传送理想数量的电荷（也就是，由理想DAC传送的电荷）。可通过传送特别地定制以识别脉冲响应的向量（也就是，一系列样本）来计算STIR。上面提到的样本的特别地定制的序列可采取使DAC从一个期望的开始状态到另一个期望的结束状态的脉冲的形式。
可计算STIR，且接着在规则操作期间追踪STIR。可针对一些状态间过渡来计算STIR，且可通过在先前计算的值之间内插来估计针对其他状态间过渡的STIR。
可在长得多的时间标度（DAC时钟的多个100秒）上修改/改编STIR来追踪归因于温度改变的变化。此允许RF域DPD考虑长时间常数以及短时间常数。通过周期性地改变存储在存储器中的STIR，或通过改变用于计算STIR的闭型表达式的参数且再次基于此新的温度从属参数计算STIR来实现此修改/改编。
当前掌舵DAC中的实施
图7显示图示根据本公开的一些实施方案的射频（RF）域数字预失真（DPD）模块的可能配置的示例性方块图。总系统包含DPD系统702和DAC704。如在本公开中所描述，到DPD模块的输入来自调制模块，调制模块用于从数字处理器向上采样基带信号且产生RF域数字输入信号。DPD系统702具有：DPD系统的用于接收RF域数字输入信号的输入接口，DPD系统的用于处理RF域数字输入信号以产生预失真数字输出信号的DPD处理模块，和DPD系统的用于将预失真数字输出信号提供给数字模拟转换器（DAC）的输出接口。DAC704可将信号从数字域转换到模拟域。在此图解中，DAC704包含解码器706、高速多工器708、交换器驱动器712、交换器库714和电源阵列716。传统地，频域法广泛地用于基带DPD系统中，在该情况下在数据进入DAC之前（也就是，在DAC解码器706之前）执行DPD，如图7中所描绘。
图8显示图示根据本公开的一些实施方案的射频（RF）域数字预失真（DPD）模块的另一可能配置的示例性方块图。此处的总系统也包含DPD系统802和DAC804。同样，如在本公开中所描述，到DPD模块的输入来自调制模块，调制模块用于从数字处理器向上采样基带信号且产生RF域数字输入信号。DPD系统802具有：DPD系统的用于接收RF域数字输入信号的输入接口，DPD系统的用于处理RF域数字输入信号以产生预失真数字输出信号的DPD处理模块，和DPD系统的用于将预失真数字输出信号提供给数字模拟转换器（DAC）的输出接口。DAC804可将信号从数字域转换到模拟域。在此图解中，DAC804包含解码器806、高速多工器808、求和节点810、交换器驱动器812、交换器库814和电源阵列816。在本公开中的所建议的RF域DPD方案能利用时域方法且具有显著的设计适应性。DPD校正信号可在求和节点810处的DAC的稍后阶段（如图8中所描绘）处馈送。DPD可与DAC解码器706和高速多工器708并行地实施。求和节点可对高速多工器708的输出与来自DPD系统的预失真数字输出信号求和。预失真信号在含有数字信号的最后阶段处校正时域波形，且由模拟电路（也就是，交换器驱动器812）重新定时，以产生将得到更接近理想波形的输出的最后输入数据。
技术优点
图9A显示图示基带数字预失真系统的输出频谱的曲线。窄频带DPD可仅仅处理相关频带周围的小带宽（在图中用阴影表示）。如所示，基带DPD范围大约是带宽的大约3倍到7倍。图9B显示图示根据本公开的一些实施方案的射频数字预失真系统的输出频谱的曲线。当预失真在射频域中进行时，尼奎斯特频带（在图中用阴影表示）扩展到DAC速率的一半（其中fs/2是DAC的采样频率），其覆盖显著较宽的带宽。
RF域DPD具有线性化在频谱中出现的各种失真的能力。基带（窄频带DPD）常常仅仅校正相关频带周围的症状。在许多窄频带DPD方案中，在DPD过程中常常需要清楚地识别且不同地对待不同类型的失真。当在基带中实施DPD时，其可仅仅处理调制间（IMD）失真，这是由于那些失真是落在尼奎斯特频带内的失真。所提出的RF域DPD（宽频带DPD）方法实际上校正DAC和功率装置的系统的物理缺乏，且因此总输出频谱将改良。RF域DPD能有利地解决各种谐波和失真。
RF域DPD不具有在基带DPD中必要的带宽扩展，因此其降低对输入带宽和向上转换滤波器的要求。在基带PDD中，归因于带宽扩展，预失真信号带宽增加大约五倍（针对五阶函数），且RFDAC的数据路径中的内插滤波器需要具有足够的带宽以考量增加的预失真信号带宽。反之，RF域DPD大大地降低对接口带宽的要求。硬件上的降低显著地降低必要的接口功率。接口引线数降低，其得到较小占据面积且降低定线和面板设计的复杂性。另外，用于RFDAC的向上采样路径中的滤波器的带宽也将比预失真在基带中进行时显著地小。
射频域数字预失真方法
图10显示图示根据本公开的一些实施方案的射频（RF）域数字预失真（DPD）的方法的示例性流程图。用于射频（RF）域数字预失真（DPD）的方法1000包括通过输入接口接收RF域数字输入信号，其中RF域数字输入信号是从基带信号向上采样而来（方框1002）；由DPD处理模块处理RF域数字输入信号来产生预失真数字输出信号，其中DPD处理模块补偿来自RF域DPD系统下游的非线性（方框1004）；且通过输出接口将预失真数字输出信号提供给数字模拟转换器（DAC）（方框1006）。
方法可进一步包含：使用存储在存储器阵列上的查找表产生预失真信号；且使用上面实施有自适应算法的数字信号处理器（DSP）更新查找表。
在某些情况下，方法进一步包含：使用RF域数字输入信号的当前状态与RF域数字输入信号的先前状态的级联作为用于存储器阵列的地址字。存储器阵列的此配置允许当前状态和过去状态确定适当预失真响应。
此外，在一些情形中，方法进一步包含：使用当前状态中的RF域数字输入信号的仅最高有效位且使用先前状态中的RF域数字输入信号的仅最高有效位来解码存储器阵列的地址。
此外，在一些情况下，方法进一步包含：从存储器阵列获得当前状态与先前状态之间的状态改变的非线性响应的值，且使用输出求和网络对来自查找表的值与RF域数字输入信号的当前状态求和以产生预失真数字输出信号。此图示用于提供预失真信号的一个机制。举例来说，方法可包含：使用输出求和网络的一个或多个延迟滤波器来延迟来自查找表的值，以及使用一个或多个求和节点对来自查找表的值的延迟版本与RF域数字输入信号的当前状态求和以产生预失真数字输出信号。
示例性实施和变型
请注意，本公开描述射频域中的数字预失真系统。可以设想，RF域DPD系统配置可与任何风格的DPD系统一起使用，包括实施各种不同类型的DPD算法（静态、自适应、查找表、多项式、前馈DPD、反馈DPD等）的开环、闭环和DPD系统。
在以上对实施方案的论述中，可容易地置换、取代或以其他方式修改任何电容器、时钟、DFF、分压器、电感器、电阻器、放大器、开关、数字核心、晶体管和/或其他组件以便适应特定电路需要。此外，应注意，互补电子装置、硬件、软件等的使用提供用于实施本公开的教示的同样可行的选项。
在一个实例性实施方案中，附图的任何数目的电路可实施于相关联电子装置的板上。所述板可为一般电路板，其可容纳电子装置的内部电子系统的各种组件，并且进一步提供用于其他外围设备的连接器。更具体来说，所述板可提供系统的其他组件可借以电学通信的电连接。任何合适的处理器（包括数字信号处理器、微处理器、支持芯片组等）、存储器元件等可基于特定配置需要、处理要求、计算机设计等来适当地耦合到所述板。例如外部存储装置、额外传感器、用于音频/视频显示的控制器和外围装置等其他组件可作为插入卡、经由电缆附接到所述板或集成到所述板本身中。
在另一个实例性实施方案中，附图的电路可作为独立模块（例如，具有被配置来执行具体应用或功能的相关联组件和电路的装置）来实施或作为电子装置的专用硬件中的插入模块来实施。请注意，本公开的特定实施方案可容易地部分或完全包含在芯片上系统（SOC）封装中。SOC代表将计算机或其他电子系统的组件集成到单个芯片中的IC。其可含有数字功能、模拟功能、混合信号功能以及通常射频功能：上述所有功能可提供在单个芯片衬底上。其他实施方案可包括多芯片模块（MCM），其中多个单独IC定位在单个电子封装内并且被配置来通过电子封装彼此密切地交互。在各种其他实施方案中，数字预失真功能性可实施于专用集成电路（ASIC）、现场可编程门阵列（FPGA）和其他半导体芯片中的一个或多个硅核心中。
还必须注意的是，本文概述的所有说明、尺寸和关系（例如，处理器的数目、逻辑运算等）仅被提供用于举例和教示的目的。此类信息可在不脱离本公开的精神或所附权利要求书的范围的情况下显著地变化。所述说明仅适用于一个非限制性实施例，并且因此，其应被视为如此。在前述描述中，已经参考特定处理器和/或组件布置描述了实例性实施方案。可在不脱离所附权利要求书的范围的情况下对这类实施方案做出各种修改和改变。因此，应以说明性意义而非限制性意义来看待所述描述和图式。
请注意，上文参照附图来论述的活动适用于涉及信号处理的任何集成电路，尤其是可执行专门软件程序或算法的那些电路，其中一些电路可与处理数字化实时数据相关联。某些实施方案可涉及多DSP信号处理、浮点处理、信号/控制处理、固定功能处理、微控制器应用等。
在某些情形中，本文论述的特征可适用于能够受益于RF域DPD系统的射频无线通信、有线通信、雷达、音频和视频设备、基站、发射器和其他基于数字处理的系统。
请注意，在本文提供的许多实施例的情况下，可根据两个、三个、四个或更多个电学组件来描述交互。然而，这只是出于清楚和举例的目的来进行。应了解，系统可用任何合适的方式来合并。根据类似设计替代方案，附图的任何所示组件、模块和元件可用各种可能的配置来组合，这些配置全部明确地属于本说明书的广泛范围内。在某些情况下，仅通过参考有限数目的电学元件来描述一组给定流程的一个或多个功能性可能更容易。应了解，附图的电路及其教示可容易地按比例缩放并且可容纳很多组件以及更复杂/完善的布置和配置。因此，所提供的实施例不应限制潜在适用于无数其他架构的电路的范围或抑制其广泛教示。
请注意，在本说明书中，对包含在“一个实施方案”、“实例性实施方案”、“一实施方案”、“另一个实施方案”、“一些实施方案”、“各种实施方案”、“其他实施方案”、“替代性实施方案”等中的各种特征（例如，元件、结构、模块、组件、步骤、操作、特征等）的参考旨在意指任何此类特征包含在本公开的一个或多个实施方案中，但是可能或可能未必组合于相同实施方案中。请注意，上述设备的所有任选特征也可相对于本文所述的方法或过程来实施，并且实施例中的细节可在一个或多个实施方案中在任何地方使用。
还重要的是请注意，与数字预失真相关的功能/程序（例如图8中所示的功能/程序）仅说明可由图3到图6所示的系统执行或在所述系统内执行的可能数字预失真功能中的一些。可在恰当的情况下删除或移除这些操作中的一些，或者可在不脱离本公开的范围的情况下显著修改或改变这些操作。另外，可显著更改这些操作的时序。出于举例和论述的目的来提供前述操作流程。本文所描述的实施方案提供充分的灵活性，因为可在不脱离本发明的教示的情况下提供任何合适的布置、年表、配置和时序机制。
众多其他变化、取代、变型、更改和修改可由本领域技术人员来确定，并且预期本公开涵盖属于所附权利要求书的范围内的所有此类变化、取代、变型、更改和修改。为了帮助美国专利和商标局（USPTO）以及另外对本申请颁发的任何专利的任何读者来理解在此所附的权利要求书，申请人希望注意，申请人：（a）不希望任何所附权利要求调用在其申请日期存在的35U.S.C.第112章第六（6）段，除非在特定权利要求中具体使用措词“用于……的构件”或“用于……的步骤”；并且（b）不希望通过说明书中的任何陈述来以未在所附权利要求书中另外反映的任何方式限制本公开。
其他注意点、实施例和实施
请注意，上述设备的所有任选特征也可相对于本文所述的方法或过程来实施，并且实施例中的细节可在一个或多个实施方案中在任何地方使用。
在第一实施例中，提供一种系统（其可包括任何适合的电路、分压器、电容器、电阻器、电感器、ADC、DFF、逻辑门、软件、硬件、链路等），所述系统可为任何类型的计算机的一部分，所述系统可进一步包括耦合到多个电子组件的电路板。所述系统可包括：用于使用第一时钟来计时数据从数字核心到宏指令的第一数据输出上的构件，所述第一时钟为宏指令时钟；用于使用第二时钟来计时数据从宏指令的第一数据输出进入物理接口中的构件，所述第二时钟为物理接口时钟；用于使用宏指令时钟来计时第一复位信号从数字核心到宏指令的复位输出上的构件，所述第一复位信号输出用作第二复位信号；用于使用第三时钟来取样第二复位信号以产生取样复位信号的构件，所述第三时钟提供比第二时钟的速率更大的时钟速率；以及用于响应于取样复位信号的跃迁而使第二时钟复位到物理接口中的预定状态的构件。
在这些情况（以上）下的“用于……的构件”可包括（但不限于）与任何适合的软件、电路、集线器、计算机代码、逻辑、算法、硬件、控制器、接口、链路、总线、通信路径等一起使用本文论述的任何适合组件。在第二实施例中，系统包括存储器，所述存储器进一步包括机器可读指令，所述机器可读指令在执行时致使所述系统执行以上所论述的活动中的任一者。
实施例
实施例1是一种射频（RF）域数字预失真（DPD）系统，所述系统包括：输入接口，其用于接收RF域数字输入信号，其中所述RF域数字输入信号是从基带信号向上采样而来；DPD处理模块，其用于处理所述RF域数字输入信号来产生预失真数字输出信号，其中所述DPD处理模块补偿来自所述RF域DPD系统下游的非线性；以及输出接口，其用于将所述预失真数字输出信号提供给数字模拟转换器（DAC）。
在实施例2中，实施例1的主题能可选地包含：所述DPD处理模块具有达到所述DAC的采样频率的一半的尼奎斯特带宽。
在实施例3中，实施例1或2的主题能可选地包含：所述DPD处理模块包括：存储器阵列，其用于存储用于产生所述预失真信号的查找表；以及数字信号处理器（DSP)，其具有在其上实施的用于更新所述查找表的自适应算法。
在实施例4中，实施例3的主题能可选地包含：用于所述存储器阵列的地址字包括所述RF域数字输入信号的当前状态与所述RF域数字输入信号的先前状态的级联。
在实施例5中，实施例3或4的主题能可选地包含：用于所述存储器阵列的所述地址字包括所述RF域数字输入信号的当前状态的最高有效位与所述RF域数字输入信号的先前状态的最高有效位的级联。
在实施例6中，实施例3到5中任一者的主题能可选地包含：所述存储器阵列输出所述RF域数字输入信号的所述当前状态与所述RF域数字输入信号的所述先前状态之间的状态改变的非线性响应的值。
在实施例7中，实施例3到6中任一者的主题能可选地包含：所述DPD处理模块包括输出求和网络，其用于对来自所述存储器阵列的值的延迟版本与所述RF域数字输入信号的当前状态求和以产生所述预失真数字输出信号。
在实施例8中，实施例7的主题能可选地包含：所述输出总和网络包括：一个或多个延迟滤波器，其用于延迟来自所述存储器阵列的值；以及一个或多个求和节点，其用于对来自所述存储器阵列的所述值的延迟版本与所述RF域数字输入信号的当前状态求和以产生所述预失真数字输出信号。
在实施例9中，实施例7到8中任一者的主题能可选地包含：所述输出求和网络包括：一个或多个第一滤波器，其用于过滤来自所述存储器阵列的所述值的延迟版本，以产生来自所述存储器阵列的所述值的所述延迟版本的微分。
在实施例10中，实施例7到9中任一者的主题能可选地包含：所述输出求和网络包括：一个或多个第二滤波器，其用于过滤包含以下各者中的一个或多个的值的求和：来自所述存储器阵列的值、来自所述存储器阵列的所述值的延迟版本、来自所述存储器阵列的值的微分以及来自所述存储器阵列的所述值的延迟版本的微分。
在实施例11中，实施例9到10中任一者的主题能可选地包含：数字信号处理器（DSP）具有在其上实施的用于更新所述一个或多个第一滤波器和/或所述一个或多个第二滤波器的自适应算法。
在实施例12中，实施例7到11中任一者的主题能可选地包含：所述输出求和网络包括：第一求和节点，其用于对所述RF域数字输入信号的所述当前状态与又一信号求和；第二求和节点，其用于提供所述又一信号，其中所述第二求和节点对来自所述存储器阵列的所述值的延迟版本和/或来自所述存储器阵列的所述值的所述延迟版本的微分求和。
在实施例13中，实施例1到11中任一者的主题能可选地包含：所述DPD处理模块包括：与多个状态过渡中的每一者相关联的多个N分接头短时间常数脉冲响应（STIR），其中每个状态由当前样本和过去样本或所述当前样本和所述过去样本的函数表示；以及基于最近输入样本、当前状态和先前状态的预失真产生器，其用于添加跨越N个DAC时钟周期的长度为N的STIR以产生所述预失真数字输出信号。
实施例14是一种用于射频（RF）域数字预失真（DPD）的方法，所述方法包括：通过输入接口接收RF域数字输入信号，其中所述RF域数字输入信号是从基带信号向上采样而来；由DPD处理模块处理所述RF域数字输入信号来产生预失真数字输出信号，其中所述DPD处理模块补偿来自所述RF域DPD系统下游的非线性；以及通过输出接口将所述预失真数字输出信号提供给数字模拟转换器（DAC）。
在实施例15中，实施例14的主题能可选地包含：使用存储在存储器阵列上的查找表产生所述预失真信号；以及使用数字信号处理器（DSP）更新所述查找表，所述DSP具有在其上实施的自适应算法。
在实施例16中，实施例15的主题能可选地包含：使用所述RF域数字输入信号的当前状态与所述RF域数字输入信号的先前状态的级联作为用于所述存储器阵列的地址字。
在实施例17中，实施例15到16中任一者的主题能可选地包含：使用所述RF域数字输入信号的当前状态的最高有效位与所述RF域数字输入信号的先前状态的最高有效位的级联作为用于所述存储器阵列的地址字。
在实施例18中，实施例15到17中任一者的主题能可选地包含：使用输出求和网络的一个或多个延迟滤波器延迟来自所述存储器阵列的值；以及使用一个或多个求和节点对来自所述查找表的值的延迟版本与所述RF域数字输入信号的当前状态求和以产生所述预失真数字输出信号。
实施例19是一种射频（RF）域数字预失真（DPD）数字模拟转换器（DAC），所述DAC包括：输入接口，其用于接收RF域数字输入信号，其中所述RF域数字输入信号是从基带信号向上采样而来；DPD系统的DPD处理模块，其用于处理所述RF域数字输入信号来产生预失真数字输出信号；数字模拟转换器（DAC），其用于将来自数字域的信号转换到模拟域；以及所述DPD系统的输出接口，其用于将所述预失真数字输出信号提供给所述数字模拟转换器。
在实施例20中，实施例19的主题能可选地包含：所述DAC包括：解码器以及高速多工器；所述DPD处理模块与所述解码器和所述高速多工器并行地实施；且所述DAC进一步包括求和节点，其对所述高速多工器的输出与所述预失真数字输出信号求和。
在实施例21中，实施例19或20的主题能可选地包含：所述DPD处理模块包括输出求和网络，其用于对来自所述存储器阵列的值的延迟版本与所述RF域数字输入信号的当前状态求和以产生所述预失真数字输出信号。
在实施例22中，实施例21的主题能可选地包含：所述输出求和网络包括以下各者中的一或多者：一个或多个第一滤波器，其用于过滤来自所述存储器阵列的所述值的延迟版本，以产生来自所述存储器阵列的所述值的所述延迟版本的微分。
在实施例23中，实施例21或22中任一者的主题能可选地包含：所述输出求和网络包括：一个或多个第二滤波器，其用于过滤包含以下各者中的一个或多个的值的求和：来自所述存储器阵列的值、来自所述存储器阵列的所述值的延迟版本、来自所述存储器阵列的值的微分以及来自所述存储器阵列的所述值的延迟版本的微分。
在实施例24中，实施例21到23中任一者的主题能可选地包含：所述输出求和网络包括：第一求和节点，其用于对所述RF域数字输入信号的所述当前状态与又一信号求和；第二求和节点，其用于提供所述又一信号，其中第二求和节点对来自存储器阵列的值的延迟版本和/或来自存储器阵列的值的延迟版本的微分求和。
实施例25是用于射频（RF）域数字预失真（DPD）的设备，所述设备包括用于执行实施例14到18中任一者的方法的构件。

Claims (20)

1.一种射频（RF）域数字预失真（DPD）系统，所述系统包括：
输入接口，其用于接收RF域数字输入信号，其中所述RF域数字输入信号是从基带信号向上采样而来；
DPD处理模块，其用于处理所述RF域数字输入信号来产生预失真数字输出信号，其中所述DPD处理模块补偿来自所述RF域DPD系统下游的非线性；以及
输出接口，其用于将所述预失真数字输出信号提供给数字模拟转换器（DAC）。
2.根据权利要求1所述的RF域DPD系统，其中所述DPD处理模块具有达到所述DAC的采样频率的一半的尼奎斯特带宽（Nyquistbandwidth）。
3.根据权利要求1所述的RF域DPD系统，其中所述DPD处理模块包括：
存储器阵列，其用于存储用于产生所述预失真信号的查找表；以及
数字信号处理器（DSP)，其具有在其上实施的用于更新所述查找表的自适应算法。
4.根据权利要求3所述的RF域DPD系统，其中用于所述存储器阵列的地址字包括所述RF域数字输入信号的当前状态与所述RF域数字输入信号的先前状态的级联。
5.根据权利要求4所述的RF域DPD系统，
其中用于所述存储器阵列的所述地址字包括所述RF域数字输入信号的当前状态的最高有效位与所述RF域数字输入信号的先前状态的最高有效位的级联。
6.根据权利要求3所述的RF域DPD系统，其中所述存储器阵列输出所述RF域数字输入信号的所述当前状态与所述RF域数字输入信号的所述先前状态之间的状态改变的非线性响应的值。
7.根据权利要求3所述的RF域DPD系统，其中所述DPD处理模块包括：
输出求和网络，其用于对来自所述存储器阵列的值的延迟版本与所述RF域数字输入信号的当前状态求和以产生所述预失真数字输出信号。
8.根据权利要求7所述的RF域DPD系统，其中所述输出总和网络包括：
一个或多个延迟滤波器，其用于延迟来自所述存储器阵列的值；以及一个或多个求和节点，其用于对来自所述存储器阵列的所述值的延迟版本与所述RF域数字输入信号的当前状态求和以产生所述预失真数字输出信号。
9.根据权利要求7所述的RF域DPD系统，其中所述输出求和网络包括：
一个或多个第一滤波器，其用于过滤来自所述存储器阵列的所述值的延迟版本，以产生来自所述存储器阵列的所述值的所述延迟版本的微分。
10.根据权利要求7所述的RF域DPD系统，其中所述输出求和网络包括：
一个或多个第二滤波器，其用于过滤包含以下各者中的一个或多个的值的求和：来自所述存储器阵列的值、来自所述存储器阵列的所述值的延迟版本、来自所述存储器阵列的值的微分以及来自所述存储器阵列的所述值的延迟版本的微分。
11.根据权利要求10所述的RF域DPD系统，其进一步包括：
数字信号处理器（DSP），其具有在其上实施的用于更新所述一个或多个第一滤波器和/或所述一个或多个第二滤波器的自适应算法。
12.根据权利要求10所述的RF域DPD系统，其中所述输出求和网络包括：
第一求和节点，其用于对所述RF域数字输入信号的所述当前状态与又一信号求和；
第二求和节点，其用于提供所述又一信号，其中所述第二求和节点对来自所述存储器阵列的所述值的延迟版本和/或来自所述存储器阵列的所述值的所述延迟版本的微分求和。
13.根据权利要求1所述的RF域DPD系统，其中所述DPD处理模块包括：
与多个状态过渡中的每一者相关联的多个N分接头短时间常数脉冲响应（STIR），其中每个状态由当前样本和过去样本或所述当前样本和所述过去样本的函数表示；以及
基于最近输入样本、当前状态和先前状态的预失真产生器，其用于添加跨越N个DAC时钟周期的长度为N的STIR以产生所述预失真数字输出信号。
14.一种用于射频（RF）域数字预失真（DPD）的方法，所述方法包括：
通过输入接口接收RF域数字输入信号，其中所述RF域数字输入信号是从基带信号向上采样而来；
由DPD处理模块处理所述RF域数字输入信号来产生预失真数字输出信号，其中所述DPD处理模块补偿来自所述RF域DPD系统下游的非线性；以及
通过输出接口将所述预失真数字输出信号提供给数字模拟转换器（DAC）。
15.如权利要求14所述的方法，其进一步包括：
使用存储在存储器阵列上的查找表产生所述预失真信号；以及
使用数字信号处理器（DSP）更新所述查找表，所述DSP具有在其上实施的自适应算法。
16.如权利要求14所述的方法，其进一步包括：
使用所述RF域数字输入信号的当前状态与所述RF域数字输入信号的先前状态的级联作为用于所述存储器阵列的地址字。
17.如权利要求14所述的方法，其进一步包括：
使用所述RF域数字输入信号的当前状态的最高有效位与所述RF域数字输入信号的先前状态的最高有效位的级联作为所述存储器阵列的地址字。
18.如权利要求15所述的方法，其进一步包括：
使用输出求和网络的一个或多个延迟滤波器延迟来自所述存储器阵列的值；以及
使用一个或多个求和节点对来自所述查找表的值的延迟版本与所述RF域数字输入信号的当前状态求和以产生所述预失真数字输出信号。
19.一种射频（RF）域数字预失真（DPD）数字模拟转换器（DAC），所述DAC包括：
输入接口，其用于接收RF域数字输入信号，其中所述RF域数字输入信号是从基带信号向上采样而来；
DPD系统的DPD处理模块，其用于处理所述RF域数字输入信号来产生预失真数字输出信号；
数字模拟转换器（DAC），其用于将来自数字域的信号转换到模拟域；以及
所述DPD系统的输出接口，其用于将所述预失真数字输出信号提供给所述数字模拟转换器。
20.根据权利要求19所述的RF域DPD DAC，其中：
所述DAC包括：解码器以及高速多工器；
所述DPD处理模块与所述解码器和所述高速多工器并行地实施；且
所述DAC进一步包括求和节点，其对所述高速多工器的输出与所述预失真数字输出信号求和。
CN201410098234.4A 2013-03-15 2014-03-17 射频域数字预失真 Active CN104201994B (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
US201361799723P 2013-03-15 2013-03-15
US201361787733P 2013-03-15 2013-03-15
US201361801549P 2013-03-15 2013-03-15
US61/801,549 2013-03-15
US61/799,723 2013-03-15
US61/787,733 2013-03-15
US201361867233P 2013-08-19 2013-08-19
US61/867,233 2013-08-19
US14/206,451 US9276617B2 (en) 2013-03-15 2014-03-12 Radio frequency domain digital pre-distortion
US14/206,451 2014-03-12

Publications (2)

Publication Number Publication Date
CN104201994A true CN104201994A (zh) 2014-12-10
CN104201994B CN104201994B (zh) 2017-12-12

Family

ID=50272450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410098234.4A Active CN104201994B (zh) 2013-03-15 2014-03-17 射频域数字预失真

Country Status (3)

Country Link
US (1) US9276617B2 (zh)
EP (1) EP2779442B1 (zh)
CN (1) CN104201994B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104618023A (zh) * 2014-12-30 2015-05-13 北京邮电大学 一种光链路线性化方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9276617B2 (en) 2013-03-15 2016-03-01 Analog Devices, Inc. Radio frequency domain digital pre-distortion
US10056924B2 (en) 2013-08-19 2018-08-21 Analog Devices, Inc. High output power digital-to-analog converter system
US8970418B1 (en) 2013-08-19 2015-03-03 Analog Devices, Inc. High output power digital-to-analog converter system
US10181825B2 (en) 2015-10-27 2019-01-15 King Fahd University Of Petroleum And Minerals Method and system for power amplifier characterization and digital predistortion
US9712193B1 (en) 2016-04-12 2017-07-18 Cisco Technology, Inc. High power efficient amplifier through digital pre-distortion and machine learning in cable network environments
US10797750B2 (en) 2016-02-24 2020-10-06 Cisco Technology, Inc. System architecture for supporting digital pre-distortion and full duplex in cable network environments
US9735814B1 (en) 2016-04-12 2017-08-15 Cisco Technology, Inc. High power efficient amplification at cable modems through digital pre-distortion and machine learning in cable network environments
US10033413B2 (en) * 2016-05-19 2018-07-24 Analog Devices Global Mixed-mode digital predistortion
US10581471B1 (en) * 2018-10-29 2020-03-03 Bae Systems Information And Electronic Systems Integration Inc. Distortion-based techniques for communications localization denial
US11387790B2 (en) 2019-01-24 2022-07-12 Analog Devices International Unlimited Company Power semiconductor device with charge trapping compensation
US10700902B1 (en) 2019-03-14 2020-06-30 Intel Corporation Modifying a sampling frequency in a radio frequency digital to analog converter
US11533070B2 (en) 2019-12-23 2022-12-20 Analog Devices International Unlimited Company Systems and methods of compensating for narrowband distortion in power semiconductor devices
US11329687B2 (en) * 2020-01-20 2022-05-10 Texas Instruments Incorporated Transceiver circuit with digital pre-distortion (DPD) options
US11563409B2 (en) 2020-10-26 2023-01-24 Analog Devices International Unlimited Company Configurable non-linear filter for digital pre-distortion

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030179831A1 (en) * 2002-03-21 2003-09-25 Deepnarayan Gupta Power amplifier linearization
CN101286962A (zh) * 2008-05-30 2008-10-15 北京北方烽火科技有限公司 一种载波抵消射频预失真功放实现装置和方法
US20090326692A1 (en) * 2008-06-26 2009-12-31 Wei-Chun Lin Digital-to-analog converter for reducing pop noise and harmonic tone and related converting method
CN301374523S (zh) * 2010-04-02 2010-11-03 山东佳士博食品有限公司 食品盒(二)
CN201674523U (zh) * 2010-03-25 2010-12-15 深圳国人通信有限公司 一种射频预失真电路、功率放大装置及直放站
US20120154038A1 (en) * 2010-12-21 2012-06-21 Dali Systems Co. Ltd. Multi-band wideband power amplifier digital predistorition system and method

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02263275A (ja) 1989-04-03 1990-10-26 Kiyadeitsukusu:Kk 手書き文字の登録パターン作成方式
US5285505A (en) 1991-03-11 1994-02-08 International Business Machines Corporation Method and apparatus for improving prototypes of similar characters in on-line handwriting recognition
US5490223A (en) 1993-06-22 1996-02-06 Kabushiki Kaisha Toshiba Pattern recognition apparatus
US6157343A (en) 1996-09-09 2000-12-05 Telefonaktiebolaget Lm Ericsson Antenna array calibration
US5647023A (en) 1994-07-28 1997-07-08 Lucent Technologies Inc. Method of nonlinear filtering of degraded document images
US6973138B1 (en) 2000-01-26 2005-12-06 Pmc-Sierra, Inc. Advanced adaptive pre-distortion in a radio frequency transmitter
US6304140B1 (en) 2000-06-12 2001-10-16 Motorola, Inc. Digital predistortion for amplifiers
US6934341B2 (en) 2000-08-29 2005-08-23 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for plurality signal generation
US8064850B2 (en) 2002-05-01 2011-11-22 Dali Systems Co., Ltd. High efficiency linearization power amplifier for wireless communication
US6798251B1 (en) 2002-08-13 2004-09-28 Analog Devices, Inc. Differential clock receiver with adjustable output crossing point
US6774683B2 (en) 2002-08-13 2004-08-10 Analog Devices, Inc. Control loop for minimal tailnode excursion of differential switches
KR101669173B1 (ko) 2007-12-07 2016-10-25 달리 시스템즈 씨오. 엘티디. 베이스밴드-도출형 광대역 ｒｆ 디지털 전치 왜곡 시스템
GB2461082A (en) 2008-06-20 2009-12-23 Ubidyne Inc Antenna array calibration with reduced interference from a payload signal
US8284860B2 (en) 2008-10-31 2012-10-09 Freescale Semiconductors, Inc. Error signal processing systems for generating a digital error signal from an analog error signal
US7903016B1 (en) 2009-08-12 2011-03-08 Itt Manufacturing Enterprises, Inc. High power and high frequency gallium nitride based digital to analog converter for direct digital radio frequency power waveform synthesis
CN102082752B (zh) 2010-02-25 2014-03-19 电信科学技术研究院 一种数字预失真处理方法及设备
US8885763B2 (en) 2011-02-16 2014-11-11 Analog Devices, Inc. Digital pre-distortion
US8417200B1 (en) 2011-09-30 2013-04-09 Broadcom Corporation Wideband power efficient high transmission power radio frequency (RF) transmitter
US8618969B2 (en) 2012-03-07 2013-12-31 Telefonaktiebolaget L M Ericsson (Publ) Low complexity high-speed multi-DAC system
KR101333519B1 (ko) * 2012-04-30 2013-11-27 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
US9252712B2 (en) * 2012-05-10 2016-02-02 Massachusetts Institute Of Technology Hardware-efficient signal-component separator for outphasing power amplifiers
US9276617B2 (en) 2013-03-15 2016-03-01 Analog Devices, Inc. Radio frequency domain digital pre-distortion
US8948301B2 (en) 2013-05-24 2015-02-03 Telefonaktiebolaget L M Ericsson (Publ) Multi-band radio-frequency digital predistortion
US20140362949A1 (en) 2013-06-11 2014-12-11 Analog Devices Technology Reduced bandwidth digital predistortion

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030179831A1 (en) * 2002-03-21 2003-09-25 Deepnarayan Gupta Power amplifier linearization
CN101286962A (zh) * 2008-05-30 2008-10-15 北京北方烽火科技有限公司 一种载波抵消射频预失真功放实现装置和方法
US20090326692A1 (en) * 2008-06-26 2009-12-31 Wei-Chun Lin Digital-to-analog converter for reducing pop noise and harmonic tone and related converting method
CN201674523U (zh) * 2010-03-25 2010-12-15 深圳国人通信有限公司 一种射频预失真电路、功率放大装置及直放站
CN301374523S (zh) * 2010-04-02 2010-11-03 山东佳士博食品有限公司 食品盒(二)
US20120154038A1 (en) * 2010-12-21 2012-06-21 Dali Systems Co. Ltd. Multi-band wideband power amplifier digital predistorition system and method
US8351877B2 (en) * 2010-12-21 2013-01-08 Dali Systems Co. Ltfd. Multi-band wideband power amplifier digital predistorition system and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104618023A (zh) * 2014-12-30 2015-05-13 北京邮电大学 一种光链路线性化方法
CN104618023B (zh) * 2014-12-30 2017-04-19 北京邮电大学 一种光链路线性化方法

Also Published As

Publication number Publication date
EP2779442A1 (en) 2014-09-17
US9276617B2 (en) 2016-03-01
US20140269988A1 (en) 2014-09-18
EP2779442B1 (en) 2019-05-01
CN104201994B (zh) 2017-12-12

Similar Documents

Publication Publication Date Title
CN104201994A (zh) 射频域数字预失真
US20200244293A1 (en) Intrinsically linear, digital power amplifier employing nonlinearly-sized rf-dac, multiphase driver, and overdrive voltage control
EP3161957B1 (en) Switched capacitor transmitter circuits and methods
US9608676B2 (en) Digital pre-distortion systems in transmitters
US10056924B2 (en) High output power digital-to-analog converter system
CN104426552B (zh) 高输出功率数模转换系统
US7606539B2 (en) Adaptive predistorter coupled to a nonlinear element
CN102238119A (zh) 无线通信单元和射频载波包络控制方法
Murmann et al. Digitally enhanced analog circuits: System aspects
TWI513250B (zh) 數位傳送器及其信號前置補償方法
Lemberg et al. A 1.5–1.9-GHz all-digital tri-phasing transmitter with an integrated multilevel class-D power amplifier achieving 100-MHz RF bandwidth
CN106502309A (zh) 基于da归零保持函数的时域交织任意波形合成装置及方法
US9258081B2 (en) High dynamic range AMAM predistortion
CN103812450B (zh) 数字正交传送器与其操作方法
EP3716476B1 (en) Digital-to-analog conversion system
Omet et al. FPGA-based klystron linearization implementations in scope of ILC
EP2779443A2 (en) All digital zero-voltage switching
CN104052409B (zh) 全数字零电压切换
EP4020802A1 (en) Method and system for digital pre-distortion using look-up table
Roverato Integrated High-Speed DSP for All-Digital RF Transmitters
Paro Filho et al. Capacitive Charge-Based Transmitter
Su Digital to Radio Frequency Conversion Techniques
Naraharisetti Linearization of Concurrent Dual-Band Power Amplifier Using Digital Predistortion
Turunen et al. 12-bit 2.4 GHz D/A upconverter
Quibell Digital control of a class-D audio amplifier

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant