CN104200467B - 可重构灰度形态学图像处理器及其灰度运算电路和实现形态学运算的方法 - Google Patents

可重构灰度形态学图像处理器及其灰度运算电路和实现形态学运算的方法 Download PDF

Info

Publication number
CN104200467B
CN104200467B CN201410422857.2A CN201410422857A CN104200467B CN 104200467 B CN104200467 B CN 104200467B CN 201410422857 A CN201410422857 A CN 201410422857A CN 104200467 B CN104200467 B CN 104200467B
Authority
CN
China
Prior art keywords
input
arithmetic element
computing circuit
maximin
gray scale
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410422857.2A
Other languages
English (en)
Other versions
CN104200467A (zh
Inventor
张斌
赵季中
符欢欢
饶磊
王建军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Silk Road Vision Technology Co ltd
Original Assignee
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong University filed Critical Xian Jiaotong University
Priority to CN201410422857.2A priority Critical patent/CN104200467B/zh
Publication of CN104200467A publication Critical patent/CN104200467A/zh
Application granted granted Critical
Publication of CN104200467B publication Critical patent/CN104200467B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Image Processing (AREA)

Abstract

本发明涉及灰度图像处理技术领域,具体公开了一种可重构灰度形态学图像处理器及其灰度运算电路和实现形态学运算的方法;本发明所公开的可重构灰度形态学图像处理器,包括总线接口、处理器输入控制模块、输出控制模块、可重构灰度图像运算模块、配置寄存器组和控制逻辑单元;其结构简单、资源少、速度快、易于移植。在此结构基础上还构建了可重构灰度形态学图像处理器;提供了灰度形态学运算在此处理器上的实现方法。本发明能够灵活的实现多种灰度形态学运算,结构简单规则,处理速度快,能够对大分辨率的灰度图像进行实时处理。

Description

可重构灰度形态学图像处理器及其灰度运算电路和实现形态 学运算的方法
技术领域
本发明涉及灰度图像处理技术领域,尤其涉及一种用于灰度图像处理的可重构灰度形态学图像处理器及其灰度运算电路和实现形态学运算的方法。
背景技术
灰度形态学运算在图像处理和分析、计算机视觉、模式识别、视频分割等领域应用广泛。基于灰度形态学运算的图像处理算法方法简单、易实现,而且计算速度快,非常适合于嵌入式系统的使用。
当前已有的用于灰度形态学运算运算的嵌入式硬件系统主要有以下两类:ASIC和可重构运算阵列。这两类电路都有其不可避免的缺陷。ASIC设计的电路其灵活性和可扩展性非常差。可重构运算阵列在进行图像处理时,效率低、速度慢,很难对大分辨率的图像信号进行实时处理;而且这种结构控制复杂,不利广泛使用。
可以看出目前的技术在对大分辨率灰度图像进行处理时,不能同时满足性能和灵活性的要求。这就需要一个在进行灰度形态学运算中具有可重构特性的能够对图像进行实时处理的可重构灰度形态学图像处理器。
发明内容
本发明的目的在于提供一种可重构灰度形态学图像处理器及其灰度运算电路和实现形态学运算的方法,能够灵活的实现多种灰度形态学运算,结构简单规则,处理速度快,能够对大分辨率的灰度图像进行实时处理。
为了达到上述目的,本发明采用以下技术方案予以实现:
一种灰度运算电路,包括若干多输入最大最小值运算单元、与多输入最大最小值运算单元连接的输入控制逻辑单元、与多输入最大最小值运算单元连接的整数运算单元;其中多输入最大最小值运算单元的输入为输入控制逻辑单元的输出;整数运算单元的输入为多输入最大最小值运算单元的输出;多输入最大最小值运算单元完成多输入的最大或最小值运算;整数运算单元完成2输入最大值运算、2输入最小值运算、加法、减法、取补、移位和直通中一种或多种运算;所述输入控制逻辑单元包括若干多路选择器、若干行存和若干寄存器;其中多路选择器选择当前行和行存的输入、选择行存输出到寄存器中、选择输出给多输入最大最小值运算单元的数据;行存保存灰度图像;寄存器保存行存串行输入的灰度图像数据,将图像数据以图像块输入到多输入最大最小值运算单元。
优选的,所述若干多输入最大最小值运算单元包括第一5×5运算单元和第二5×5运算单元;第一5×5运算单元包括5个第一5输入最大最小值运算电路,5个第一寄存器,第二5输入最大最小值运算电路;5个第一5输入最大最小值运算电路的输出端连接对应的5个第一寄存器的输入端,5个第一寄存器的输出端连接第二5输入最大最小值运算电路的输入端;第二5输入最大最小值运算电路的输出端连接整数运算单元的输入端;
第二5×5运算单元包括5个第一5输入最大最小值运算电路,5个第一寄存器,第二5输入最大最小值运算电路;5个第一5输入最大最小值运算电路的输出端连接对应的5个第一寄存器的输入端,5个第一寄存器的输出端连接第二5输入最大最小值运算电路的输入端;第二5输入最大最小值运算电路的输出端连接整数运算单元的输入端。
可重构灰度形态学图像处理器,包括总线接口、与总线接口连接的处理器输入控制模块、与总线接口连接的输出控制模块、将处理器输入控制模块与输出控制模块连接的可重构灰度图像运算模块、配置寄存器组和控制逻辑单元;所述配置寄存器组与总线接口、可重构灰度图像运算模块和输出控制模块连接;所述控制逻辑单元与配置寄存器组、总线接口、可重构灰度图像运算模块和处理器输入控制模块连接;
所述的处理器输入控制模块确定输入灰度图像的源;该处理器输入控制模块完成输入数据的选择和数据格式的转换;
所述的可重构灰度图像运算模块,包括数据转换单元和若干个串联的灰度运算电路,该数据转换单元和若干个串联的灰度运算电路串联;完成灰度图像的形态学运算;
所述的输出控制模块选择数据输出;同时完成计算结果的数据转换,将8位的图像运算结果数据转换为符合总线宽度的32位数据;
所述的控制逻辑单元读取配置寄存器组中的配置信息,对可重构灰度图像运算模块进行配置,控制其运算过程;对处理器输入控制模块和输出控制模块以及总线接口进行控制;在运算过程中或结束时发送中断请求完成与外部系统的交互;
所述的总线接口连接外部总线,完成可重构灰度形态学图像处理器与外部的数据交换。
优选的,处理器输入控制模块支持对输入灰度图像的减采样,将通过总线接口读入的数据完成32位-8位转换。
优选的,若干个串联的灰度运算电路包括4个灰度运算电路,实现两路并行或多级串行的灰度运算;
每一个灰度运算电路包括两个多输入最大最小值运算单元、1个整数运算单元,所述两个多输入最大最小值运算单元为第一5×5运算单元和第二5×5运算单元;
第一5×5运算单元包括5个第一5输入最大最小值运算电路,5个第一寄存器,第二5输入最大最小值运算电路;5个第一5输入最大最小值运算电路的输出端连接对应的5个第一寄存器的输入端,5个第一寄存器的输出端连接第二5输入最大最小值运算电路的输入端;第二5输入最大最小值运算电路的输出端连接整数运算单元的输入端;
第二5×5运算单元包括5个第一5输入最大最小值运算电路,5个第一寄存器,第二5输入最大最小值运算电路;5个第一5输入最大最小值运算电路的输出端连接对应的5个第一寄存器的输入端,5个第一寄存器的输出端连接第二5输入最大最小值运算电路的输入端;第二5输入最大最小值运算电路的输出端连接整数运算单元的输入端。
优选的,每一个灰度运算电路中输入控制逻辑单元包括:第一多路选择器MUX1、第二多路选择器MUX2、……、第十四多路选择器MUX14、第一行存HC1、第二行存HC2、……、第八行存HC8、寄存器R1、寄存器R2、……、寄存器R50;其中MUX1、MUX2、MUX3和MUX4选择当前行和HC5的输入;MUX5将行存输出选择输入到寄存器R1-R50中;MUX6从寄存器R1-R50中选择输出给第一5×5运算单元和第二5×5运算单元的输入;寄存器R1-R50保存行存串行输入的灰度图像数据。
在可重构灰度形态学图像处理器上实现形态学运算的方法,包括:
(1)实现膨胀运算的方法:结构元为n×n时,灰度运算电路的A路由输入控制逻辑单元每时钟输入n2个像素的灰度图像数据,灰度运算电路的B路由配置寄存器组输入n2个结构元数据,两路数据在第一5×5运算单元和第二5×5运算单元中做求最大值运算,得到结果即为膨胀运算结果;
(2)实现腐蚀运算的方法:结构元为n×n时,灰度运算电路的A路由输入控制逻辑单元每时钟输入n2个像素的灰度图像数据,灰度运算电路的B路由配置寄存器组输入n2个结构元数据,两路数据在第一5×5运算单元和第二5×5运算单元中做求最小值运算,得到结果即为腐蚀运算结果;
(3)实现开启运算的方法:第一5×5运算单元输入为A和B,完成腐蚀运算;运算结果经过输入控制逻辑输出给第二5×5运算单元;第二5×5运算单元的输入为第一5×5运算单元的腐蚀运算结果和B,完成膨胀运算,结果即为开启运算结果;其中A为图像数据,B为结构元;
(4)实现闭合运算的方法:第一5×5运算单元输入为A和B,完成膨胀运算;运算结果经过输入控制逻辑输出给第二5×5运算单元;第二5×5运算单元的输入为第一5×5运算单元的膨胀运算结果和B,完成腐蚀运算,结果即为闭合运算结果;其中A为图像数据,B为结构元;
(5)实现击中击不中运算的方法:使用2个灰度运算电路,第一个灰度运算电路中:第一5×5运算单元输入为A和B1,完成腐蚀运算,第二5×5运算单元输入为A,完成直通输出,整数运算单元完成第二5×5运算单元输入图像的求补运算,整数运算单元将第一5×5运算单元输入的腐蚀运算和A的求补运算结果输入到下一灰度运算电路;
第二个灰度运算电路中:第一5×5运算单元输入为上一灰度运算电路输入的腐蚀运算结果,完成直通输出,结果输入整数运算单元;第二5×5运算单元输入为上一灰度运算电路输入的A的求补运算结果和B2,完成腐蚀运算,结果输入整数运算单元;整数运算单元完成5第一5×5运算单元输入对第二5×5运算单元输入的减法运算,结果即为击中击不中结果;其中A为图像数据,B1、B2为结构元。
相对于现有技术,本发明具有以下有益效果:本发明利用可重构技术,实现了一种用于灰度形态学图像处理的可重构灰度形态学图像处理器,提供了灰度形态学运算在此处理器上的实现方法。本发明实现的处理器结构简单、资源消耗少、速度快、易于移植,并且能够方便快速的实现形态学的各种运算。
附图说明
图1是灰度运算电路的结构示意图;
图2是输入控制逻辑的结构示意图;
图3是可重构灰度形态学图像处理器的结构示意图;
图4为膨胀运算映射的示意图;
图5为腐蚀运算映射的示意图;
图6为开启运算映射的示意图;
图7为闭合运算映射的示意图;
图8为击中击不中映射的示意图。
具体实施方式
参照图1,灰度运算电路包括5×5运算单元100、5×5运算单元200、与5×5运算单元100和5×5运算单元200连接的输入控制逻辑单元、与5×5运算单元100和5×5运算单元200连接的整数运算单元;其中5×5运算单元100和5×5运算单元200的输入为输入控制逻辑;整数运算单元的输入为5×5运算单元100和5×5运算单元200的输出。
5×5运算单元完成多输入的最大或最小值运算。
5×5运算单元100包括5个5输入最大最小值运算电路11、12、13、14、15,5个寄存器1、2、3、4、5,5输入最大最小值运算电路21;5个5输入最大最小值运算电路11、12、13、14、15的输出端连接对应的5个寄存器1、2、3、4、5的输入端,5个寄存器1、2、3、4、5的输出端连接5输入最大最小值运算电路21的输入端;5输入最大最小值运算电路21的输出端连接整数运算单元的输入端。
5×5运算单元200包括5个5输入最大最小值运算电路16、17、18、19、20,5个寄存器6、7、8、9、10,5输入最大最小值运算电路22;5个5输入最大最小值运算电路16、17、18、19、20的输出端连接对应的5个寄存器6、7、8、9、10的输入端,5个寄存器6、7、8、9、10的输出端连接5输入最大最小值运算电路22的输入端;5输入最大最小值运算电路22的输出端连接整数运算单元的输入端。
5×5运算单元100和5×5运算单元200的运算结果输出给整数运算单元。
整数运算单元完成2输入最大值运算、2输入最小值运算、加法、减法、取补、移位和直通运算。
参照图2,输入控制逻辑单元包括:第一多路选择器MUX1、第二多路选择器MUX2、……、第十四多路选择器MUX14、第一行存HC1、第二行存HC2、……、第八行存HC8、寄存器R1、寄存器R2、……、寄存器R50;
其中MUX1、MUX2、MUX3和MUX4选择当前行和行存5的输入;8个行存HC1-HC8用来保存灰度图像;MUX5将行存输出选择输入到寄存器中;MUX6从寄存器中选择输出给5×5运算单元100和5×5运算单元200的输入;R1、R2、……、R50保存行存串行输入的灰度图像数据,将图像数据以图像块输入到5×5运算单元100和5×5运算单元200,这样在进行形态学运算时,每时钟周期可以输出给逻辑运算单元一块(3×3、5×5或7×7大小的图像块)图像数据;当选择处理图像块大小为3×3或5×5时,MUX7、……MUX14分别选择行存6、行存7、行存8、R37、R42、R47、R39、R44输入;当选择处理图像块大小为7×7时,MUX7、……MUX14分别选择R5、R10、R15、R20、R25、R30、R35、R40输入。
参照图3,符合本发明的可重构灰度运算器包括总线接口、与总线接口连接的处理器输入控制模块、与总线接口连接的输出控制模块、将输入控制模块与输出控制模块连接的可重构灰度图像运算模块,与总线接口、可重构灰度图像运算模块和输出控制模块连接的配置寄存器组,与配置寄存器组、总线接口、可重构灰度图像运算模块和处理器输入控制模块连接的控制逻辑单元。
其中处理器输入控制模块确定输入灰度图像的源。该输入控制模块完成输入数据的选择和数据格式的转换。为了合理减少处理的数据量,输入控制模块支持对输入灰度图像的减采样,以提高系统处理的效率;将通过总线读入的数据完成32位-8位转换,并且在需要时进行总线读入数据和灰度图像的时钟同步。
可重构灰度图像运算模块完成灰度图像的形态学运算。
输出控制模块选择数据输出;同时完成计算结果的数据转换,将8位的图像运算结果数据转换为符合总线宽度的32位数据。
控制逻辑单元读取配置寄存器组中的配置信息,对可重构灰度图像运算模块进行配置,控制其运算过程;对处理器输入控制模块和输出控制模块以及总线接口进行控制;在运算过程中或结束时发送中断请求完成与外部系统的交互。
总线接口连接可重构灰度形态学图像处理器与外部总线,完成可重构灰度形态学图像处理器与外部的数据交换。
可重构灰度运算模块包括数据转换单元(第一数据转换单元和第二数据转换单元)和若干个串联的灰度运算电路,该数据转换单元和所述的若干个串联的灰度运算电路串联。
为了满足基本灰度图像运算需求,而且为了易于控制和减少资源,本发明在具体实现可重构灰度运算模块时,选择4个灰度运算电路实现两路并行或多级串行的灰度运算。这种结构不但能够完成数据的串行流水处理也可以实现数据的并行处理,在满足系统灵活性的同时提高了系统的处理能力。
其中,每一个基本灰度运算电路都可以选择输入数据、前一级5×5灰度运算电路100输出、前一级5×5灰度运算电路200输出、存储器SDRAM和寄存器组作为输入数据。
第一数据转换单元和第二数据转换单元分别将第四灰度运算电路的两路8位输出结果转换为32位宽输出。
参照图4,灰度图像形态学的膨胀运算映射到灰度运算电路。膨胀定义为:(x-i,y-j)∈α,其中α为图像A的定义域,β为结构元B的定义域。结构元为n×n时,基本灰度运算电路的A路由行存每时钟输入n2个(n×n的图像块)像素的图像数据,B路由配置寄存器组输入n2个结构元数据,两路数据在灰度运算电路中做最大值计算,得到n2个输入的最大值,结果即为膨胀运算结果。
参照图5,灰度图像形态学的腐蚀运算映射到灰度运算电路。腐蚀定义为:A⊙B=min{A(x-i,y-j)|(i,j)∈β},(x-i,y-j)∈α。结构元为n×n时,基本灰度运算电路的A路由行存每时钟输入n2个(n×n的图像块)像素的图像数据,b路由配置寄存器组输入n2个结构元数据,两路数据在灰度运算电路中做最小值计算,得到n2个输入的最小值,结果即为腐蚀运算结果。
参照图6,灰度图像形态学的开启运算定义:5×5运算单元100输入为A和B,完成腐蚀运算,结果通过输入控制逻辑输入5×5运算单元200。第二灰度运算电路中:5×5运算单元100的输出和B,完成膨胀运算。结果即为开启运算结果。
参照图7,灰度图像形态学的闭合运算定义:5×5运算单元100输入为A和B,完成膨胀运算,结果通过输入控制逻辑输入5×5运算单元200。第二灰度运算电路中:5×5运算单元100的输出和B,完成腐蚀运算。结果即为闭合运算结果。
参照图8,灰度图像形态学的击中击不中变换是形状检测的一种基本工具。表示为:从图8可以看到,完成击中击不中变换需要使用2个灰度运算电路。第一灰度运算电路中:5×5运算单元100输入为A和B1,完成腐蚀运算;5×5运算单元200输入为A,完成直通输出;整数运算单元完成5×5运算单元200输入图像的补集运算;整数运算单元选择腐蚀运算结果和图像补集运算结果输出。第二灰度运算电路中:5×5运算单元100输入为腐蚀运算结果,完成直通输出;5×5运算单元200输入为图像补集运算,完成腐蚀运算;整数运算单元完成减法运算;结果即为击中击不中运算结果。

Claims (7)

1.一种灰度运算电路,其特征在于:包括若干多输入最大最小值运算单元、与多输入最大最小值运算单元连接的输入控制逻辑单元、与多输入最大最小值运算单元连接的整数运算单元;其中多输入最大最小值运算单元的输入为输入控制逻辑单元的输出;整数运算单元的输入为多输入最大最小值运算单元的输出;多输入最大最小值运算单元完成多输入的最大或最小值运算;整数运算单元完成2输入最大值运算、2输入最小值运算、加法、减法、取补、移位和直通中一种或多种运算;
所述输入控制逻辑单元包括若干多路选择器、若干行存和若干寄存器;其中多路选择器选择当前行和行存的输入、选择行存输出到寄存器中、选择输出给多输入最大最小值运算单元的数据;行存保存灰度图像;寄存器保存行存串行输入的灰度图像数据,将图像数据以图像块输入到多输入最大最小值运算单元。
2.根据权利要求1所述的一种灰度运算电路,其特征在于:所述若干多输入最大最小值运算单元包括第一5×5运算单元(100)和第二5×5运算单元(200);
第一5×5运算单元(100)包括5个第一5输入最大最小值运算电路(11、12、13、14、15),5个第一寄存器(1、2、3、4、5),第二5输入最大最小值运算电路(21);5个第一5输入最大最小值运算电路(11、12、13、14、15)的输出端连接对应的5个第一寄存器(1、2、3、4、5)的输入端,5个第一寄存器(1、2、3、4、5)的输出端连接第二5输入最大最小值运算电路(21)的输入端;第二5输入最大最小值运算电路(21)的输出端连接整数运算单元的输入端;
第二5×5运算单元(200)包括5个第一5输入最大最小值运算电路(16、17、18、19、20),5个第一寄存器(6、7、8、9、10),第二5输入最大最小值运算电路(22);5个第一5输入最大最小值运算电路(16、17、18、19、20)的输出端连接对应的5个第一寄存器(6、7、8、9、10)的输入端,5个第一寄存器(6、7、8、9、10)的输出端连接第二5输入最大最小值运算电路(22)的输入端;第二5输入最大最小值运算电路(22)的输出端连接整数运算单元的输入端。
3.可重构灰度形态学图像处理器,其特征在于,包括总线接口、与总线接口连接的处理器输入控制模块、与总线接口连接的输出控制模块、将处理器输入控制模块与输出控制模块连接的可重构灰度图像运算模块、配置寄存器组和控制逻辑单元;所述配置寄存器组与总线接口、可重构灰度图像运算模块和输出控制模块连接;所述控制逻辑单元与配置寄存器组、总线接口、可重构灰度图像运算模块和处理器输入控制模块连接;
所述的处理器输入控制模块确定输入灰度图像的源;该处理器输入控制模块完成输入数据的选择和数据格式的转换;
所述的可重构灰度图像运算模块,包括数据转换单元和若干个串联的权利要求1所述的灰度运算电路,该数据转换单元和若干个串联的灰度运算电路串联;完成灰度图像的形态学运算;
所述的输出控制模块选择数据输出;同时完成计算结果的数据转换,将8位的图像运算结果数据转换为符合总线宽度的32位数据;
所述的控制逻辑单元读取配置寄存器组中的配置信息,对可重构灰度图像运算模块进行配置,控制其运算过程;对处理器输入控制模块和输出控制模块以及总线接口进行控制;在运算过程中或结束时发送中断请求完成与外部系统的交互;
所述的总线接口连接外部总线,完成可重构灰度形态学图像处理器与外部的数据交换。
4.根据权利要求3所述的可重构灰度形态学图像处理器,其特征在于,处理器输入控制模块支持对输入灰度图像的减采样,将通过总线接口读入的数据完成32位-8位转换。
5.根据权利要求3所述的可重构灰度形态学图像处理器,其特征在于,若干个串联的灰度运算电路包括4个灰度运算电路,实现两路并行或多级串行的灰度运算;
每一个灰度运算电路包括两个多输入最大最小值运算单元、1个整数运算单元,所述两个多输入最大最小值运算单元为第一5×5运算单元(100)和第二5×5运算单元(200);
第一5×5运算单元(100)包括5个第一5输入最大最小值运算电路(11、12、13、14、15),5个第一寄存器(1、2、3、4、5),第二5输入最大最小值运算电路(21);5个第一5输入最大最小值运算电路(11、12、13、14、15)的输出端连接对应的5个第一寄存器(1、2、3、4、5)的输入端,5个第一寄存器(1、2、3、4、5)的输出端连接第二5输入最大最小值运算电路(21)的输入端;第二5输入最大最小值运算电路(21)的输出端连接整数运算单元的输入端;
第二5×5运算单元(200)包括5个第一5输入最大最小值运算电路(16、17、18、19、20),5个第一寄存器(6、7、8、9、10),第二5输入最大最小值运算电路(22);5个第一5输入最大最小值运算电路(16、17、18、19、20)的输出端连接对应的5个第一寄存器(6、7、8、9、10)的输入端,5个第一寄存器(6、7、8、9、10)的输出端连接第二5输入最大最小值运算电路(22)的输入端;第二5输入最大最小值运算电路(22)的输出端连接整数运算单元的输入端。
6.根据权利要求5所述的可重构灰度形态学图像处理器,其特征在于,每一个灰度运算电路中输入控制逻辑单元包括:第一多路选择器MUX1、第二多路选择器MUX2、……、第十四多路选择器MUX14、第一行存HC1、第二行存HC2、……、第八行存HC8、寄存器R1、寄存器R2、……、寄存器R50;其中MUX1、MUX2、MUX3和MUX4选择当前行和HC5的输入;MUX5将行存输出选择输入到寄存器R1-R50中;MUX6从寄存器R1-R50中选择输出给第一5×5运算单元(100)和第二5×5运算单元(200)的输入;寄存器R1-R50保存行存串行输入的灰度图像数据。
7.在权利要求5所述的可重构灰度形态学图像处理器上实现形态学运算的方法,其特征在于,包括:
(1)实现膨胀运算的方法:结构元为n×n时,灰度运算电路的A路由输入控制逻辑单元每时钟输入n2个像素的灰度图像数据,灰度运算电路的B路由配置寄存器组输入n2个结构元数据,两路数据在第一5×5运算单元(100)和第二5×5运算单元(200)中做求最大值运算,得到结果即为膨胀运算结果;
(2)实现腐蚀运算的方法:结构元为n×n时,灰度运算电路的A路由输入控制逻辑单元每时钟输入n2个像素的灰度图像数据,灰度运算电路的B路由配置寄存器组输入n2个结构元数据,两路数据在第一5×5运算单元(100)和第二5×5运算单元(200)中做求最小值运算,得到结果即为腐蚀运算结果;
(3)实现开启运算的方法:第一5×5运算单元(100)输入为A和B,完成腐蚀运算;运算结果经过输入控制逻辑输出给第二5×5运算单元(200);第二5×5运算单元(200)的输入为第一5×5运算单元(100)的腐蚀运算结果和B,完成膨胀运算,结果即为开启运算结果;其中A为图像数据,B为结构元;
(4)实现闭合运算的方法:第一5×5运算单元(100)输入为A和B,完成膨胀运算;运算结果经过输入控制逻辑输出给第二5×5运算单元(200);第二5×5运算单元(200)的输入为第一5×5运算单元(100)的膨胀运算结果和B,完成腐蚀运算,结果即为闭合运算结果;其中A为图像数据,B为结构元;
(5)实现击中击不中运算的方法:使用2个灰度运算电路,第一个灰度运算电路中:第一5×5运算单元(100)输入为A和B1,完成腐蚀运算,第二5×5运算单元(200)输入为A,完成直通输出,整数运算单元完成第二5×5运算单元(200)输入图像的求补运算,整数运算单元将第一5×5运算单元(100)输入的腐蚀运算和A的求补运算结果输入到下一灰度运算电路;
第二个灰度运算电路中:第一5×5运算单元(100)输入为上一灰度运算电路输入的腐蚀运算结果,完成直通输出,结果输入整数运算单元;第二5×5运算单元(200)输入为上一灰度运算电路输入的A的求补运算结果和B2,完成腐蚀运算,结果输入整数运算单元;整数运算单元完成5第一5×5运算单元(100)输入对第二5×5运算单元(200)输入的减法运算,结果即为击中击不中结果;其中A为图像数据,B1、B2为结构元。
CN201410422857.2A 2014-08-25 2014-08-25 可重构灰度形态学图像处理器及其灰度运算电路和实现形态学运算的方法 Expired - Fee Related CN104200467B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410422857.2A CN104200467B (zh) 2014-08-25 2014-08-25 可重构灰度形态学图像处理器及其灰度运算电路和实现形态学运算的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410422857.2A CN104200467B (zh) 2014-08-25 2014-08-25 可重构灰度形态学图像处理器及其灰度运算电路和实现形态学运算的方法

Publications (2)

Publication Number Publication Date
CN104200467A CN104200467A (zh) 2014-12-10
CN104200467B true CN104200467B (zh) 2017-02-15

Family

ID=52085753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410422857.2A Expired - Fee Related CN104200467B (zh) 2014-08-25 2014-08-25 可重构灰度形态学图像处理器及其灰度运算电路和实现形态学运算的方法

Country Status (1)

Country Link
CN (1) CN104200467B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101169866A (zh) * 2006-10-26 2008-04-30 朱明程 自重构片上多媒体处理系统及其自重构实现方法
CN101976431A (zh) * 2010-11-02 2011-02-16 公安部第三研究所 一种基于动态可重构技术的通用图像处理平台及其实现方法
WO2011024654A1 (ja) * 2009-08-26 2011-03-03 国立大学法人東京大学 画像処理装置及び画像処理方法
CN102446342A (zh) * 2011-08-30 2012-05-09 西安交通大学 可重构二值运算器、可重构二值图像处理系统及其实现基本形态学算法的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101169866A (zh) * 2006-10-26 2008-04-30 朱明程 自重构片上多媒体处理系统及其自重构实现方法
WO2011024654A1 (ja) * 2009-08-26 2011-03-03 国立大学法人東京大学 画像処理装置及び画像処理方法
CN101976431A (zh) * 2010-11-02 2011-02-16 公安部第三研究所 一种基于动态可重构技术的通用图像处理平台及其实现方法
CN102446342A (zh) * 2011-08-30 2012-05-09 西安交通大学 可重构二值运算器、可重构二值图像处理系统及其实现基本形态学算法的方法

Also Published As

Publication number Publication date
CN104200467A (zh) 2014-12-10

Similar Documents

Publication Publication Date Title
US11977971B2 (en) Data volume sculptor for deep learning acceleration
US11586907B2 (en) Arithmetic unit for deep learning acceleration
US20200272779A1 (en) Reconfigurable interconnect
CN104881666B (zh) 一种基于fpga的实时二值图像连通域标记实现方法
EP3557425B1 (en) Accelerator and system for accelerating operations
US10402527B2 (en) Reconfigurable interconnect
WO2019007406A1 (zh) 一种数据处理装置和方法
CN111459877A (zh) 基于FPGA加速的Winograd YOLOv2目标检测模型方法
Kim et al. A 125 GOPS 583 mW network-on-chip based parallel processor with bio-inspired visual attention engine
CN103019656A (zh) 可动态重构的多级并行单指令多数据阵列处理系统
CN109472734B (zh) 一种基于fpga的目标检测网络及其实现方法
CN110738317A (zh) 基于fpga的可变形卷积网络运算方法、装置和系统
CN102446342B (zh) 可重构二值运算器、可重构二值图像处理系统及其实现基本形态学算法的方法
CN102736888B (zh) 与数据流同步的数据检索电路
CN117217274B (zh) 向量处理器、神经网络加速器、芯片及电子设备
CN104200467B (zh) 可重构灰度形态学图像处理器及其灰度运算电路和实现形态学运算的方法
CN106952215B (zh) 一种图像金字塔特征提取电路、装置及方法
CN113741977B (zh) 数据操作方法、数据操作装置、数据处理器
CN113392963B (zh) 基于fpga的cnn硬件加速系统设计方法
CN116127685A (zh) 使用机器学习执行模拟
CN101452572B (zh) 基于三次平移算法的图像旋转vlsi结构
Yong et al. Efficient parallel recursive Gaussian SIFT algorithm based on multi-core DSP
Warrier et al. Implementing a neural processor for accelerating deep learning
WO2020196917A1 (ja) 画像認識装置、及び画像認識プログラム
WO2024130830A1 (zh) 数据处理装置、计算机系统及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220601

Address after: Room 101, building C7, Zidong International Creative Park, No. 2, Zidong Road, Maqun street, Qixia District, Nanjing, Jiangsu 210000

Patentee after: Jiangsu Silk Road Vision Technology Co.,Ltd.

Address before: 710049 No. 28 West Xianning Road, Shaanxi, Xi'an

Patentee before: XI'AN JIAOTONG University

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170215