CN104125298A - 一种采用pcie通道实现数据高速交换的多cpu处理系统设计方法 - Google Patents
一种采用pcie通道实现数据高速交换的多cpu处理系统设计方法 Download PDFInfo
- Publication number
- CN104125298A CN104125298A CN201410387782.9A CN201410387782A CN104125298A CN 104125298 A CN104125298 A CN 104125298A CN 201410387782 A CN201410387782 A CN 201410387782A CN 104125298 A CN104125298 A CN 104125298A
- Authority
- CN
- China
- Prior art keywords
- data
- node
- pcie
- cpu
- maincenter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013461 design Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000012545 processing Methods 0.000 title claims abstract description 22
- 230000002093 peripheral effect Effects 0.000 title abstract 2
- 230000005540 biological transmission Effects 0.000 claims abstract description 21
- 238000012546 transfer Methods 0.000 claims description 9
- 238000001914 filtration Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000026676 system process Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明提供一种采用PCIE通道实现数据高速交换的多CPU处理系统设计方法，其特点在于每个服务器节点的CPUPCIE2.0X16接口即16个传输通道的信号引出；每个服务器节点的CPUPCIE2.0X16接口作为数据交换通道使用；在多节点服务器系统中，建立PCIE数据中转分配中枢节点数据发往该分配中枢；在多节点服务器系统中，PCIE数据中转分配中枢具备自动扩容能力，实现数据分配快速扩容。本发明和现有技术相比，能够有效保证服务器系统多CPU处理的高效率、低成本设计，实现服务器系统多CPU处理可靠性、稳定性，对于服务器系统的易用性、稳定性具有重要的意义。
Description
技术领域
本发明涉及计算机通信技术领域，具体地说是一种采用PCIE通道实现数据高速交换的多CPU处理系统设计方法。
背景技术
当今的云计算服务对服务器运算速度设计要求越来越高，CPU型号种类繁多，不同厂家的主板大量应用于服务器系统，云计算逐渐淡化了硬件的差异，为了更好的实现云计算环境下的硬件互联设计，目前服务器系统的设计只能尽可能通过网络互联方式进行，进而带来这样一个问题，那就是运算数据通过网络传送带来传送效率不高、网络安全性差等制约性因素，极大的制约着云计算下对硬件的统一使用。今天，云计算承担着处理负载、访问数据等工作量，在这种情况下，保证硬件资源的有效互联使用，对于服务器系统的计算稳定性具有重要的意义。
当前对服务器系统互联的设计只能依靠网络交互实现，云计算数据的读写交互，逐渐成为影响服务器系统协调的关键因素，这种单一固定化方式，由于需要不断的进行数据的网络封包与解包，网络延迟也存在未知因素，因此传送效率不高、网络安全性差，无法实现各种CPU主板运算一致精确性与动态均衡的需求；随着对服务器系统运算一致性要求不断增加，为了保证服务器系统的稳定运行，在运算运行过程中，实现多CPU处理系统的可控交互设计尤为重要，并成为决定服务器运算一致性关键要素之一。
针对当前多CPU处理系统运算交互状态设计过程中遇到的上述问题，结合数据交换、PCIE封包交换等关键因素，通过深入分析，我们总结了一种采用PCIE通道实现数据高速交换的多CPU处理系统设计方法。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种采用PCIE通道实现数据高速交换的多CPU处理系统设计方法，来解决当前在服务器系统节点交互过程中，无法兼顾效率与安全性问题。。
本发明的技术方案是按以下方式实现的，其特点在于：
每个服务器节点的CPU PCIE2.0 X16接口即16个传输通道的信号引出，作为数据交换通道使用，可满足16GB/S的带宽，信号的接口采用标准的PCIE2.0接口槽；
每个服务器节点的CPU PCIE2.0 X16接口作为数据交换通道使用，由于服务器系统中各节点空间位置差异较大，采用PCIE redriver重新增强信号的均衡与加重值，实现远距离传输；
在多节点服务器系统中，为实现数据资源统一分配，建立PCIE数据中转分配中枢节点数据发往该分配中枢，分配中枢根据目标地址，将数据快速送往目标节点，实现数据的快速分配转发；
在多节点服务器系统中，PCIE数据中转分配中枢具备自动扩容能力，建当新的节点的CPU PCIE通道接入中转分配中枢，中转分配中枢会自动分配一个地址给新接入的节点，并通知所有接入中转分配中枢的其他节点更新节点目标地址表，作为可用的目前节点加入数据的分配，实现数据分配快速扩容。
上述每个服务器节点的CPU PCIE2.0 X16接口即16个传输通道的信号引出，作为数据交换通道使用，可满足16GB/S的带宽，信号的接口采用标准的PCIE2.0接口槽，PCIE2.0 X16信号采用0.1u的AC电容进行直流电平漂移的过滤，实现信号的电平统一。
上述数据在节点端进行地址封包，即将目标地址进行在数据包中标注，分配中枢根据数据包的目标地址，将数据快速送往目标节点，实现数据的快速分配转发。
上述节点端的PCIE数据通道加入 hot plug的保护，支持数据通道的在线接入，新数据节点接入后，在新的数据目标转发中会包含进来，同时数据节点需要脱离数据中转分配中枢时，数据中转分配中枢会提前将该节点对应的目标地址进行广播，通知其他节点及时更新目标地址表，保证数据的准确传输。
本发明的优点是：
本发明的一种采用PCIE通道实现数据高速交换的多CPU处理系统设计方法和现有技术相比，能够有效保证服务器系统多CPU处理的高效率、低成本设计，实现服务器系统多CPU处理可靠性、稳定性，对于服务器系统的易用性、稳定性具有重要的意义。
附图说明
图1为一种采用PCIE通道实现数据高速交换的多CPU处理系统设计方法的实施流程图。
具体实施方式
下面结合附图对本发明的一种采用PCIE通道实现数据高速交换的多CPU处理系统设计方法作以下详细说明。
如图1所示，本发明的一种采用PCIE通道实现数据高速交换的多CPU处理系统设计方法，其特点在于：
将每个服务器节点的CPU PCIE2.0 X16接口即16个传输通道的信号引出，作为数据交换通道使用，可满足16GB/S的带宽，信号的接口采用标准的PCIE2.0接口槽；
每个服务器节点的CPU PCIE2.0 X16接口作为数据交换通道使用，由于服务器系统中各节点空间位置差异较大，采用PCIE redriver重新增强信号的均衡与加重值，实现远距离传输；
在多节点服务器系统中，为实现数据资源统一分配，建立PCIE数据中转分配中枢，节点数据发往该分配中枢，分配中枢根据目标地址，将数据快速送往目标节点，实现数据的快速分配转发；
在多节点服务器系统中，PCIE数据中转分配中枢具备自动扩容能力，建当新的节点的CPU PCIE通道接入中转分配中枢，中转分配中枢会自动分配一个地址给新接入的节点，并通知所有接入中转分配中枢的其他节点更新节点目标地址表，作为可用的目前节点加入数据的分配，实现数据分配快速扩容。
将每个服务器节点的CPU PCIE2.0 X16接口即16个传输通道的信号引出，作为数据交换通道使用，可满足16GB/S的带宽，信号的接口采用标准的PCIE2.0接口槽，PCIE2.0 X16信号采用0.1u的AC电容进行直流电平漂移的过滤，实现信号的电平统一。
采用PCIE redriver重新增强每个服务器节点的CPU PCIE2.0 X16数据交换通道信号的均衡与加重值，实现远距离传输，由于PCIE信号在节点互联中，信号的损耗较大，因此必须对信号的高频部分进行增强，低频部分进行抑制，增大信号的眼图质量，实现数据的无误码传送。
在多节点服务器系统中，为实现数据资源统一分配，建立PCIE数据中转分配中枢，该数据中枢需要接受多节点的PCIE数据，为保证数据的传送效率，建立数据缓冲区，数据目标地址节点无法及时响应时，可由数据中转分配中枢的数据缓冲区暂存。
节点数据发往该分配中枢，数据在节点端进行地址封包，即将目标地址进行在数据包中标注，分配中枢根据数据包的目标地址，将数据快速送往目标节点，实现数据的快速分配转发。
PCIE数据中转分配中枢具备自动扩容能力，节点端的PCIE数据通道加入 hot plug的保护，支持数据通道的在线接入，新数据节点接入后，在新的数据目标转发中会包含进来，同时数据节点需要脱离数据中转分配中枢时，数据中转分配中枢会提前将该节点对应的目标地址进行广播，通知其他节点及时更新目标地址表，保证数据的准确传输。
下面对本发明的内容进行更加详细的阐述：
①研发工程师将每个服务器节点的CPU PCIE2.0 X16接口即16个传输通道的信号引出，作为数据交换通道使用，信号的接口采用标准的PCIE2.0接口槽；
②采用PCIE redriver 6804芯片重新增强信号的均衡与加重值，实现远距离传输，根据空间位置的不同，分别调节数据链路的均衡与加重值，保证每个通道的信号质量；
③采用高端的FPGA芯片，建立PCIE数据中转分配中枢，节点数据通过柔性排线，发往该分配中枢，分配中枢根据目标地址，将数据快速送往目标节点，实现数据的快速分配转发。
经过上面详细的实施，我们可以很方便的实现服务器系统多CPU处理设计，不仅达到了服务器系统多CPU处理效率要求，而且实现高安全性要求，实现服务器系统多CPU处理可靠性、稳定性。
本发明的一种采用PCIE通道实现数据高速交换的多CPU处理系统设计方法其加工制作非常简单方便，按照说明书附图所示即可加工。
除说明书所述的技术特征外，均为本专业技术人员的已知技术。
Claims (4)
1.一种采用PCIE通道实现数据高速交换的多CPU处理系统设计方法，其特征在于：
每个服务器节点的CPU PCIE2.0 X16接口即16个传输通道的信号引出，作为数据交换通道使用，可满足16GB/S的带宽，信号的接口采用标准的PCIE2.0接口槽；
每个服务器节点的CPU PCIE2.0 X16接口作为数据交换通道使用，由于服务器系统中各节点空间位置差异较大，采用PCIE redriver重新增强信号的均衡与加重值，实现远距离传输；
在多节点服务器系统中，为实现数据资源统一分配，建立PCIE数据中转分配中枢节点数据发往该分配中枢，分配中枢根据目标地址，将数据快速送往目标节点，实现数据的快速分配转发；
在多节点服务器系统中，PCIE数据中转分配中枢具备自动扩容能力，建当新的节点的CPU PCIE通道接入中转分配中枢，中转分配中枢会自动分配一个地址给新接入的节点，并通知所有接入中转分配中枢的其他节点更新节点目标地址表，作为可用的目前节点加入数据的分配，实现数据分配快速扩容。
2.根据权利要求1所述的一种采用PCIE通道实现数据高速交换的多CPU处理系统设计方法，其特征在于每个服务器节点的CPU PCIE2.0 X16接口即16个传输通道的信号引出，作为数据交换通道使用，可满足16GB/S的带宽，信号的接口采用标准的PCIE2.0接口槽，PCIE2.0 X16信号采用0.1u的AC电容进行直流电平漂移的过滤，实现信号的电平统一。
3.根据权利要求1所述的一种采用PCIE通道实现数据高速交换的多CPU处理系统设计方法，其特征在于数据在节点端进行地址封包，即将目标地址进行在数据包中标注，分配中枢根据数据包的目标地址，将数据快速送往目标节点，实现数据的快速分配转发。
4.根据权利要求1所述的一种采用PCIE通道实现数据高速交换的多CPU处理系统设计方法，其特征在于节点端的PCIE数据通道加入 hot plug的保护，支持数据通道的在线接入，新数据节点接入后，在新的数据目标转发中会包含进来，同时数据节点需要脱离数据中转分配中枢时，数据中转分配中枢会提前将该节点对应的目标地址进行广播，通知其他节点及时更新目标地址表，保证数据的准确传输。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410387782.9A CN104125298A (zh) | 2014-08-08 | 2014-08-08 | 一种采用pcie通道实现数据高速交换的多cpu处理系统设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410387782.9A CN104125298A (zh) | 2014-08-08 | 2014-08-08 | 一种采用pcie通道实现数据高速交换的多cpu处理系统设计方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104125298A true CN104125298A (zh) | 2014-10-29 |
Family
ID=51770562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410387782.9A Pending CN104125298A (zh) | 2014-08-08 | 2014-08-08 | 一种采用pcie通道实现数据高速交换的多cpu处理系统设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104125298A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107544931A (zh) * | 2016-06-27 | 2018-01-05 | 新汉股份有限公司 | 具有pci‑e增强器的电脑系统，及其pci‑e增强器的设定方法 |
| CN110377547A (zh) * | 2019-06-28 | 2019-10-25 | 苏州浪潮智能科技有限公司 | PCIE4.0链路中实现redriver参数自适应的方法及装置 |
-
2014
- 2014-08-08 CN CN201410387782.9A patent/CN104125298A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107544931A (zh) * | 2016-06-27 | 2018-01-05 | 新汉股份有限公司 | 具有pci‑e增强器的电脑系统，及其pci‑e增强器的设定方法 |
| CN107544931B (zh) * | 2016-06-27 | 2020-05-26 | 新汉股份有限公司 | 具有pci-e增强器的电脑系统，及其pci-e增强器的设定方法 |
| CN110377547A (zh) * | 2019-06-28 | 2019-10-25 | 苏州浪潮智能科技有限公司 | PCIE4.0链路中实现redriver参数自适应的方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3754511A1 (en) | Multi-protocol support for transactions | |
| US10572425B2 (en) | PCIe lane aggregation over a high speed link | |
| WO2015143983A1 (zh) | 一种对vnf实现加速处理的方法及装置 | |
| CN109445905B (zh) | 虚拟机数据通信方法和系统以及虚拟机配置方法和装置 | |
| US10162770B2 (en) | Virtual machine migration in rack scale systems | |
| Deshpande et al. | Gang migration of virtual machines using cluster-wide deduplication | |
| WO2022225639A1 (en) | Service mesh offload to network devices | |
| US10511534B2 (en) | Stateless distributed load-balancing | |
| CN102316043B (zh) | 端口虚拟化方法、交换机及通信系统 | |
| US20210126965A1 (en) | Systems and methods for scaling down cloud-based servers handling secure connections | |
| US20230053744A1 (en) | Reliable transport offloaded to network devices | |
| CN105979273A (zh) | 基于大数据及云计算的智能商用电视的云监控与云运维 | |
| US10866934B1 (en) | Token-based data flow control in a clustered storage system | |
| US9804642B2 (en) | Systems and methods for mounting and dismounting computing components | |
| US9197490B2 (en) | System and method for providing remote management of a switching device | |
| CN104035525A (zh) | 一种计算节点 | |
| CN105763488B (zh) | 数据中心汇聚核心交换机及其背板 | |
| US20190065272A1 (en) | Connecting accelerator resources using a switch | |
| CN104125298A (zh) | 一种采用pcie通道实现数据高速交换的多cpu处理系统设计方法 | |
| US20160261526A1 (en) | Communication apparatus and processor allocation method for the same | |
| US20170063972A1 (en) | System and method for avoiding proxy connection latency | |
| WO2022267937A1 (zh) | 协议计算方法、交换机、跨设备链路聚合系统及存储介质 | |
| US10366006B2 (en) | Computing apparatus, node device, and server | |
| CN103036815B (zh) | 一种信息技术和通信技术ict融合系统 | |
| CN104699655A (zh) | 网络芯片及云服务器系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20141029 |
|
| WD01 | Invention patent application deemed withdrawn after publication |