CN104101368B - 基于全差分开关电容原理的电容式传感器检测读出电路 - Google Patents

Abstract

本发明公开了一种基于全差分开关电容原理的电容式传感器检测读出电路，包括振荡器，其输出端与待测差分电容的中间极板相连；全差分运放单元，其同相输入端、反相输入端分别连接待测差分电容的上极板、下极板；开关电容低通滤波器，其输入端与全差分运放单元的输出端相连；可调增益缓冲器，其输入端与开关电容低通滤波器的输出端相连，其输出端输出同待测电容值成正比的差分电压信号。本发明在全差分运放单元的输入端和输出端设有斩波开关，利用斩波稳定调制技术，降低了读出电路的低频噪声，实现了高精度的电容读出。

Description

基于全差分开关电容原理的电容式传感器检测读出电路

技术领域

本发明涉及一种电容检测读出电路，特别涉及一种基于全差分开关电容原理的电容式传感器检测读出电路。

背景技术

由于微机电系统(MEMS)技术取得了很大的进步，电容式微机电传感器得以广泛的应用，它体积小、响应快、功耗低和易于集成的优点，使得国际学术与工业界对它的关注度越来越高。采用该技术研究得到的压力传感器、加速度传感器和角速度计等产品在民用与军用领域均得到了很大的应用。

传感器通常可以等效为一对差分电容，其电容的变化量直接反应了外界待测电容物理量的大小。微机电传感器输出的电容信号非常微弱，一般仅在0.01pF数量级，这样对读出电路提出了更高的设计要求。读出电路的噪声水平决定了能够检测的最小电容，低噪声的读出电路设计成为了实现高分辨的关键。

目前针对电容读出电路的设计分为以下三个方式：连续时间电压式、连续时间电流式和开关电容式。开关电容式因为其主要电路结构简单、兼容性好，所以被广泛的使用。在开关电容检测电路中由于使用了开关进行周期性采样与保持，所以在时间上是离散，使得很大一部分的噪声会折叠到信号的通带内，限制了读出电路的精度。连续时间读出电路噪声优越性，通过各种噪声消除技术，可以实现仅有的热噪声与信号发生了混叠，连续时间电流读出方式的难点在于反馈电阻的实现，连续时间电压式电容读出电路的设计难点在于其与待测电容连接的偏置实现。

差分电容寄生电容的问题必会对高精度电容读出提出了更加苛刻的要求，这是在很多应用领域中存在的共同问题，给电容读出的设计带来了不小的挑战。

发明内容

为了解决上述技术问题，本发明提供一种能够消除低频噪声实现高精度读出的基于全差分开关电容原理的电容式传感器检测读出电路。

本发明解决上述问题的技术方案：一种基于全差分开关电容原理的电容式传感器检测读出电路，包括用于产生时钟信号的振荡器，其输出端与待测差分电容的中间极板相连；全差分运放单元，其同相输入端、反相输入端分别连接待测差分电容的上极板、下极板，其输出端输出同待测电容值成正比的调幅电压信号；开关电容低通滤波器，其输入端与全差分运放单元的输出端相连，其输出端输出同待测电容值成正比的差分电压信号；可调增益缓冲器，其输入端与开关电容低通滤波器的输出端相连，其输出端输出同待测电容值成正比的差分电压信号；电压参考源，用于产生两路基准电压；所述全差分运放单元的输入端和输出端设有斩波开关。

上述基于全差分开关电容原理的电容式传感器检测读出电路中，所述电压参考源的输出端与待测差分电容的中间极板之间设有第一单刀双掷开关，第一单刀双掷开关具有两个不动端和一个动端，其两个不动端分别连接电压参考源，其动端连接待测差分电容的中间极板，所述振荡器的输出端与第一单刀双掷开关的动端相连。

上述基于全差分开关电容原理的电容式传感器检测读出电路还包括第一电容补偿阵列、第二电容补偿阵列、第二单刀双掷开关和第五开关，所述第五开关、第二电容补偿阵列、第一电容补偿阵列依次相连后串接于待测差分电容的上极板与下极板之间，所述第二单刀双掷开关具有两个不动端和一个动端，其两个不动端分别连接第一单刀双掷开关的两个不动端，其动端连接于第一电容补偿阵列与第二电容补偿阵列之间，所述振荡器的输出端与第二单刀双掷开关的动端相连。

上述基于全差分开关电容原理的电容式传感器检测读出电路中，所述第一单刀双掷开关与第二单刀双掷开关构成一个单联双控开关。

上述基于全差分开关电容原理的电容式传感器检测读出电路还包括第一电容和第二电容，所述第一电容的一端与全差分运放单元的同相输入端相连，另一端与全差分运放单元的第一输出端相连，所述第二电容的一端与全差分运放单元的反相输入端相连，另一端与全差分运放单元的第二输出端相连。

上述基于全差分开关电容原理的电容式传感器检测读出电路还包括第十二开关和第十三开关，所述第十二开关与第一电容并联，所述第十三开关与第二电容并联。

上述基于全差分开关电容原理的电容式传感器检测读出电路中，所述全差分运放单元输入端的斩波开关包括第八开关、第九开关、第十开关和第十一开关，所述第八开关位于待测差分电容的上极板与全差分运放单元的同相输入端之间，所述第九开关位于待测差分电容的上极板与全差分运放单元的反相输入端之间，所述第十开关位于待测差分电容的下极板与全差分运放单元的同相输入端之间，所述第十一开关位于待测差分电容的下极板与全差分运放单元的反相输入端之间。

上述基于全差分开关电容原理的电容式传感器检测读出电路中，所述全差分运放单元输出端的斩波开关包括第十四开关、第十五开关、第十六开关和第十七开关，所述第十四开关位于全差分运放单元的第一输出端与开关电容低通滤波器的第一输入端之间，所述第十五开关位于全差分运放单元的第一输出端与开关电容低通滤波器的第二输入端之间，所述第十六开关位于全差分运放单元的第二输出端与开关电容低通滤波器的第一输入端之间，所述第十七开关位于全差分运放单元的第二输出端与开关电容低通滤波器的第二输入端之间。

上述基于全差分开关电容原理的电容式传感器检测读出电路还包括第十八开关和第十九开关，所述第十八开关位于全差分运放单元的反相输入端与电压参考源的输出端之间，所述第十九开关位于全差分运放单元的同相输入端与电压参考源的输出端之间。

上述基于全差分开关电容原理的电容式传感器检测读出电路还包括时序控制电路，时序控制电路的输入端与振荡器的输出端相连，时序控制电路的输出端分别与第八开关、第九开关、第十开关、第十一开关、第十二开关、第十三开关、第十四开关、第十五开关、第十六开关、第十七开关、第十八开关、第十九开关的控制端相连。

本发明的有益效果在于：

1、本发明在全差分运放单元的输入端和输出端设有斩波开关，利用斩波稳定调制技术，降低了读出电路的低频噪声，实现了高精度的电容读出；

2、本发明在全差分运放单元的输出端设有开关电容低通滤波器，通过开关电容低通滤波器可以滤除斩波开关调制到高频的低频噪声与失调电压，达到降低噪声的目的；

3、本发明电压参考源的温漂系数为10ppm/℃，能够有效控制参考电压值不随温度的变化而发生变化，以便实现整个读出电路的最优化。

附图说明

图1为本发明的整体电路图。

图2为本发明开关电容低通滤波器的电路图。

图3为本发明可调增益缓冲器的电路图。

具体实施方式

下面结合附图和实施例对本发明作进一步的说明。

如图1所示，本发明包括全差分运放单元1、开关电容低通滤波器2、可调增益缓冲器3、时序控制电路4、振荡器5、电压参考源6、单联双控开关、电容补偿阵列CR1、电容补偿阵列CR2、电容c1、电容c2。

所述单联双控开关由两个单刀双掷开关组成，第一单刀双掷开关具有两个不动端s1、s2和一个动端，第二单刀双掷开关也具有两个不动端s3、s4和一个动端，第一单刀双掷开关的两个不动端s1、s2分别连接第二单刀双掷开关的两个不动端s3、s4，第一单刀双掷开关的动端连接待测差分电容的中间极板，振荡器5产生4路控制时钟连接到两个单刀双掷开关。

所述待测差分电容的上极板与下极板之间设有电容补偿阵列CR1、电容补偿阵列CR2和开关s5，开关s5、电容补偿阵列CR2、电容补偿阵列CR1依次相连后串接于待测差分电容的上极板与下极板之间，所述第二单刀双掷开关的动端连接于电容补偿阵列CR2与电容补偿阵列CR1之间，两个单刀双掷开关受振荡器5的时钟和电压参考源6的影响，在电压参考源6的两个基准电压之间切换，产生了一个方波信号，加载到待测差分电容的中间极板，方波信号的高低电压分别为电压参考源6的V_H与V_L两个基准电压，作为斩波开关的调制信号，信号的峰峰值V_P。电容补偿阵列CR2和电容补偿阵列CR1能够防止待测差分电容上、中、下极板寄生电容不相等而造成质量块偏离上、下极板中心位置。

所述振荡器5用于产生时钟信号，同时输入到时序控制电路4和单联双控开关；振荡器5采用了一种传统的电路结构，产生时钟频率为200kHz，有利于充分发挥斩波降噪的性能。

全差分运放单元1具有两个输入端和两个输出端，其同相输入端、反相输入端分别经开关s7、开关s6连接到待测差分电容的上极板、下极板，电容c1跨接在全差分运放单元1的同相输入端和第一输出端之间，电容c1上并接有一个开关s12，所述电容c2跨接在全差分运放单元1的反相输入端和第二输出端之间，电容c2上并接有一个开关s13，全差分运放单元1与电容c1、电容c2构成电荷积分器，使得全差分运放单元1输出同待测电容值成正比的调幅电压信号，开关s12与器件s13分别将全差分运放单元1的输出端与输入端相连，周期开启，用以置位全差分运放单元1的输出端直流电平，全差分运放单元1的同相输入端和反相输入端分别通过开关s19、开关s18与电压参考源6连接，开关s19、开关s18周期开启，用以置位全差分运放单元1的输入端直流电平。

全差分运放单元1的输入端和输出端设有斩波开关，输入端的斩波开关包括开关s8、开关s9、开关s10、开关s11，所述开关s8位于待测差分电容的上极板与全差分运放单元1的同相输入端之间，所述开关s9位于待测差分电容的上极板与全差分运放单元1的反相输入端之间，所述开关s10位于待测差分电容的下极板与全差分运放单元1的同相输入端之间，所述开关s11位于待测差分电容的下极板与全差分运放单元1的反相输入端之间，开关s8、开关s9、开关s10、开关s11每半个驱动信号周期相继开启，用以实现对输入电容信号的调制；输出端的斩波开关包括开关s14、开关s15、开关s16和开关s17，所述开关s14位于全差分运放单元1的第一输出端与开关电容低通滤波器2的第一输入端之间，所述开关s15位于全差分运放单元1的第一输出端与开关电容低通滤波器2的第二输入端之间，所述开关s16位于全差分运放单元1的第二输出端与开关电容低通滤波器2的第一输入端之间，所述开关s17位于全差分运放单元1的第二输出端与开关电容低通滤波器2的第二输入端之间，开关s14、开关s15、开关s16和开关s17每半个驱动信号周期相继开启，用以实现了全差分运放单元1输出的调幅信号的全波整形。

开关电容低通滤波器2，其具有两个输入端和两个输出端，其两个输入端分别全差分运放单元1的两个输出端相连，其两个输出端输出同待测电容值成正比的差分电压信号,通过改变电容的大小调整开关电容低通滤波器2的带宽，实现可调整范围500—8000Hz；

可调增益缓冲器3，增大输出电压的带负载能力，增益大小变化范围为2或者4，其具有两个输入端和两个输出端，其两个输入端分别与开关电容低通滤波器2的两个输出端相连，其两个输出端输出同待测电容值成正比的差分电压信号；

电压参考源6，用于产生两路低温漂系数基准电压和基准电流，其输出端分别与单联双控开关、开关电容低通滤波器2、可调增益缓冲器3相连，电压参考源6的温漂系数为10ppm/℃，以实现整个读出电路的最优化。

时序控制电路4，输出数字时序用以控制全差分运放单元1、开关电容低通滤波器2中开关的开启与关闭；时序控制电路4的输入端与振荡器5的输出端相连，接收振荡器5输出的时钟信号，时序控制电路4的输出端分别与开关s6、开关s7、开关s8、开关s9、开关s10、开关s11、开关s12、开关s13、开关s14、开关s15、开关s16、开关s17、开关s18、开关s19的控制端相连，实现了调制功能，提供上述开关的控制信号。对于开关s6、开关s7，控制信号相同，均为周期性窄脉冲信号；开关s18、开关s19，控制信号相同，均为周期性窄脉冲信号；对于开关s12、开关s13，控制信号相同，为占空比为50％和驱动信号同相的方波信号；开关s8、开关s9、开关s10、开关s11、开关s14、开关s15、开关s16、开关s17，控制信号相同。

由于传感器的有效信号一般位于低频段，所以需要降低读出电路的低频噪声，这是提高精度的最直接的手段。读出电路的低频噪声主要为晶体管闪烁噪声，斩波稳定技术是最为有效的消除闪烁噪声的方式之一。如果使用复杂的斩波技术会引入过多的热噪声，显然不能取。

本发明中提供的斩波稳定方法均比较简单，在设计低噪声的全差分运算放大器这样可以将读出电路的噪声水平降至更低。通过在待测差分电容的中间极板加载周期方波电压，这样使得待测电容中间极板产生转移电荷，这个产生的转移电荷在电容c1、电容c2上积分，全差分运放单元1输出的调幅信号，输出电压的关系如下所示：

$V_{\mathrm{out}}=(V_H-V_L)\×\frac{\mathrm{\ΔC}}{C1}---\left(1\right)$

公式中V_out是全差分运放单元1输出电压，△C是待测差分电容的差值，C1是上极板电容c1、下级板电容c2平衡时的容值。随后的输出信号被开关s14、开关s15、开关s16、开关s17整形，也就是前半个周期驱动开关s14、开关s17；后半个周期驱动开关s15、开关s16，使全差分运放单元1的输出端与开关电容低通滤波器2输入端相连。调制与整形的信号通过开关电容低通滤波器2后可以滤除被调制到高频的噪声与失调电压，通过在这样可以获得最佳的噪声性能。开关电容低通滤波器2输出同待测差分电容成正比的电压信号，该信号的大小与全差分运放单元1输出大小相同，即为：

$V_{\mathrm{out}\_\mathrm{LPF}}=(V_H-V_L)\×\frac{\mathrm{\ΔC}}{C1}---\left(2\right)$

公式(2)中V_{out_LPF}表示可调带宽单位电容低通滤波器2输出电压，随后输出电压输出值可调增益缓冲器3的输入端，开关电容低通滤波器2输出信号乘以可调增益缓冲器3的电压增益，则可以得到同待测差分电容成正比的电压信号，表达式如下：

$V_{\mathrm{out}\_\mathrm{buffer}}=(V_H-V_L)\×\frac{\mathrm{\ΔC}}{C1}\×\mathrm{Gain}---\left(3\right)$

公式(3)中V_{out_buffer}是可调增益缓冲器3输出电压，Gain表示可调增益缓冲器3增益大小。

从公式(3)中可以看出，由于整个电容读出电路的灵敏度同时与驱动信号的幅值、全差分运放单元1和可调增益缓冲器3的电容—电压增益成正比，在全差分运放单元1的输入与输出端加入了斩波开关，输入端斩波开关由开关s8、开关s9、开关s10、开关s11组成，输出端斩波开关由开关s14、开关s15、开关s16、开关s17组成；斩波开关可以降低读出电容检测读出电路的低频噪声，实现了高精度的电容读出。

图2为本发明开关电容低通滤波器2的电路图，通过调节电容大小可以实现500—8000Hz滤波，开关电容低通滤波器2的两个输入端V_ip2、V_in2连接在全差分放大单元1的两个输出端，通过开关电容低通滤波器2可以滤除斩波开关调制到高频的低频噪声与失调电压，达到降低噪声的目的。

图3为本发明可调增益缓冲器3的电路图，通过调节反馈电阻10、12大小，调节可调增益缓冲器3增益的大小，缓冲器的输入端V_ip3、V_in3连接至开关电容低通滤波器2的输出端口V_op2、V_on2，可调增益缓冲器3的输出V_op3、V_on3也就是本发明的电容读出电路输出V_o+、V_o-。

以上是对本发明基于全差分开关电容原理的电容式传感器检测读出电路实施方式的描述，对于本领域的技术人员来说，获得该电路的部分优点是显而易见的，也能够理解，在本发明实质内容不变的情况下可以进行各种变换、修改以及替换实施案例，在不脱离本发明实质内容的前提下所做的各种变换、修改以及替换实施案例均属于本发明的保护范围。

Claims (8)

1.一种基于全差分开关电容原理的电容式传感器检测读出电路，包括用于产生时钟信号的振荡器，其输出端与待测差分电容的中间极板相连；全差分运放单元，其同相输入端、反相输入端分别连接待测差分电容的上极板、下极板，其输出端输出同待测电容值成正比的调幅电压信号；开关电容低通滤波器，其输入端与全差分运放单元的输出端相连，其输出端输出同待测电容值成正比的差分电压信号；可调增益缓冲器，其输入端与开关电容低通滤波器的输出端相连，其输出端输出同待测电容值成正比的差分电压信号；电压参考源，用于产生两路基准电压；所述全差分运放单元的输入端和输出端设有斩波开关，所述电压参考源的输出端与待测差分电容的中间极板之间设有第一单刀双掷开关，第一单刀双掷开关具有两个不动端和一个动端，其两个不动端分别连接电压参考源，其动端连接待测差分电容的中间极板，所述振荡器的输出端与第一单刀双掷开关的动端相连，其特征在于：还包括第一电容补偿阵列、第二电容补偿阵列、第二单刀双掷开关和第五开关，所述第五开关、第二电容补偿阵列、第一电容补偿阵列依次相连后串接于待测差分电容的上极板与下极板之间，所述第二单刀双掷开关具有两个不动端和一个动端，其两个不动端分别连接第一单刀双掷开关的两个不动端，其动端连接于第一电容补偿阵列与第二电容补偿阵列之间，所述振荡器的输出端与第二单刀双掷开关的动端相连。

2.如权利要求1所述的基于全差分开关电容原理的电容式传感器检测读出电路，其特征在于：所述第一单刀双掷开关与第二单刀双掷开关构成一个单联双控开关。

3.如权利要求1所述的基于全差分开关电容原理的电容式传感器检测读出电路，其特征在于：还包括第一电容和第二电容，所述第一电容的一端与全差分运放单元的同相输入端相连，另一端与全差分运放单元的第一输出端相连，所述第二电容的一端与全差分运放单元的反相输入端相连，另一端与全差分运放单元的第二输出端相连。

4.如权利要求3所述的基于全差分开关电容原理的电容式传感器检测读出电路，其特征在于：还包括第十二开关和第十三开关，所述第十二开关与第一电容并联，所述第十三开关与第二电容并联。

5.如权利要求4所述的基于全差分开关电容原理的电容式传感器检测读出电路，其特征在于：所述全差分运放单元输入端的斩波开关包括第八开关、第九开关、第十开关和第十一开关，所述第八开关位于待测差分电容的上极板与全差分运放单元的同相输入端之间，所述第九开关位于待测差分电容的上极板与全差分运放单元的反相输入端之间，所述第十开关位于待测差分电容的下极板与全差分运放单元的同相输入端之间，所述第十一开关位于待测差分电容的下极板与全差分运放单元的反相输入端之间。

6.如权利要求5所述的基于全差分开关电容原理的电容式传感器检测读出电路，其特征在于：所述全差分运放单元输出端的斩波开关包括第十四开关、第十五开关、第十六开关和第十七开关，所述第十四开关位于全差分运放单元的第一输出端与开关电容低通滤波器的第一输入端之间，所述第十五开关位于全差分运放单元的第一输出端与开关电容低通滤波器的第二输入端之间，所述第十六开关位于全差分运放单元的第二输出端与开关电容低通滤波器的第一输入端之间，所述第十七开关位于全差分运放单元的第二输出端与开关电容低通滤波器的第二输入端之间。

7.如权利要求6所述的基于全差分开关电容原理的电容式传感器检测读出电路，其特征在于：还包括第十八开关和第十九开关，所述第十八开关位于全差分运放单元的反相输入端与电压参考源的输出端之间，所述第十九开关位于全差分运放单元的同相输入端与电压参考源的输出端之间。

8.如权利要求7所述的基于全差分开关电容原理的电容式传感器检测读出电路，其特征在于：还包括时序控制电路，时序控制电路的输入端与振荡器的输出端相连，时序控制电路的输出端分别与第八开关、第九开关、第十开关、第十一开关、第十二开关、第十三开关、第十四开关、第十五开关、第十六开关、第十七开关、第十八开关、第十九开关的控制端相连。