CN104092689B - 一种嵌入式系统中高可靠多机通信架构方法 - Google Patents

一种嵌入式系统中高可靠多机通信架构方法 Download PDF

Info

Publication number
CN104092689B
CN104092689B CN201410334336.1A CN201410334336A CN104092689B CN 104092689 B CN104092689 B CN 104092689B CN 201410334336 A CN201410334336 A CN 201410334336A CN 104092689 B CN104092689 B CN 104092689B
Authority
CN
China
Prior art keywords
communication
data
hardware
layer
software
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410334336.1A
Other languages
English (en)
Other versions
CN104092689A (zh
Inventor
沈浪
唐经天
魏源远
王诗利
张波
姚天问
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Aerospace System Engineering Research Institute
Original Assignee
Sichuan Aerospace System Engineering Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan Aerospace System Engineering Research Institute filed Critical Sichuan Aerospace System Engineering Research Institute
Priority to CN201410334336.1A priority Critical patent/CN104092689B/zh
Publication of CN104092689A publication Critical patent/CN104092689A/zh
Application granted granted Critical
Publication of CN104092689B publication Critical patent/CN104092689B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Communication Control (AREA)

Abstract

本发明公开了一种嵌入式系统中高可靠多机通信架构方法,a.将通信分层设计,从下层到上层依次为硬件层、通信层和协议层,每一层向上一层提供服务,并利用下一层的服务;b.缓冲机制设计,在通信层的各通信口都应当设置缓冲区;c.错误检测机制设计,错误检测分硬件和软件两级进行;d.虚拟通道与状态设计,在多接口嵌入式处理器设置虚拟通道进行工作模式转换,工作状态的转换由相应通信口的输入数据来完成。与现有技术相比,本发明给出了在通信复杂的嵌入式系统中多机通信的架构和设计方法,根据该架构可大大降低系统通信设计的复杂度同时提高系统的可靠性,此外还具有较高的可扩展性。

Description

一种嵌入式系统中高可靠多机通信架构方法
技术领域
本发明涉及通信领域,尤其涉及一种嵌入式系统中高可靠多机通信架构方法。
背景技术
目前在复杂嵌入式系统中系统通信无统一架构,在系统设计时大多将单机与单机直接相连来实现数据交互,随着单机的增多和通信数据格式的多样化,这种架构已不能满足嵌入式应用高可靠和高实时性的需求。本文提出一种嵌入式系统中高可靠的多机通信架构,该架构能够很好地处理多个单机间的复杂协议通信问题。在传统多机通信在系统通信复杂时存在以下问题:(a)通信物理线路复杂,在通信的单机间都需要一条物理线路;(b)单机间接口较多导致通信协议复杂;(c)新增单机时需要修改较多硬件和通信协议,可扩展性不好;(d)数据处理复杂实时性不高;(e)错误检测机制不健全可靠性不高。
发明内容
本发明的目的就在于提供一种解决了上述问题的嵌入式系统中高可靠多机通信架构方法。
为了实现上述目的,本发明采用的技术方案是:一种嵌入式系统中高可靠多机通信架构方法,
a.将通信分层设计,所述通信层分为三层,从下层到上层依次为硬件层、通信层和协议层,每一层向上一层提供服务,并利用下一层的服务;
硬件层进行底层硬件处理工作,负责处理相应电信号转换,硬件信号错误检测;
通信层采用多接口嵌入式处理器计算通信数据和转发多个通信口的数据,负责将底层物理接口进行封装成统一软件接口,处理数据的发送和接收,并为协议层提供数据;
协议层负责将通信数据按照相应的格式进行封装和解析;
b.缓冲机制设计,在通信层的各通信口都应当设置缓冲区,在数据未被处理之前都存储在缓冲区中,待处理器有时间时再来处理该数据;
c.错误检测机制设计,错误检测分硬件和软件两级进行;
d.虚拟通道与状态设计,在多接口嵌入式处理器设置虚拟通道进行工作模式转换,工作状态的转换由相应通信口的输入数据来完成,只有在收到相应输入时才从某个状态转换到另一个状态,否则一直保持当前工作状态;
作为优选,步骤b中,所述缓冲区的实现方式可采用由硬件或者软件实现,或者硬件与软件缓冲相结合的方式来实现。
作为优选,步骤c中,硬件对错误检测,采用信号校验位的方式来消除字节级的传输错误,系统中的通信口还应当进行物理隔离;软件对错误的检测,主要进行数据帧长度和软件校验判断。
作为优选,步骤c中,还包含对通信的超时判断检测,防止系统进入无限等待状态。
与现有技术相比,本发明的优点在于:本发明给出了在通信复杂的嵌入式系统中多机通信的架构和设计方法,根据该架构可大大降低系统通信设计的复杂度同时提高系统的可靠性,此外还具有较高的可扩展性。
附图说明
图1为本发明多机通信协议分层;
图2为本发明物理构架;
图3为工作状态转换方式。
具体实施方式
下面将对本发明作进一步说明。
实施例:一种嵌入式系统中高可靠多机通信架构方法,
a.通信分层设计,通信分层结构是采取层次化的组织方法,每一层向上一层提供服务,并利用下一层的服务。本发明中将通信分为三层:硬件层、通信层和协议层,其通信协议分层如图1所示,上层利用下层接口提供的服务来完成本层的工作,硬件层与底层硬件相关,负责处理相应电信号转换,硬件信号错误检测等。通信层负责将底层物理接口进行封装成统一软件接口,处理数据的发送和接收,并为协议层提供数据。协议层负责将通信数据按照相应的格式进行封装和解析。在设计新通信系统时只需在已有系统上对硬件层进行抽象并扩展到相应的通信层即可,如果有新的通信协议时只需要扩展新的协议层实现即可完成,分层设计的思想可大大简化系统设计的复杂性,还能够利用已有的设计,提高系统的可靠性。
b.缓冲机制设计。为了能够同时处理多个单机的通信口数据,各个通信口都应当设置缓冲区,在数据未被处理之前都存储在缓冲区中,待处理器有时间时再来处理该数据,缓冲区可以由硬件或者软件来实现。实际使用中可以使用硬件与软件缓冲结合的方式使用,及时将硬件缓冲区数据转移到软件缓冲区中,然后在软件缓冲区中对数据进行处理。
c.错误检测机制设计。错误检测分硬件和软件两级进行,常用的硬件错误检测中一般使用信号校验位的方式来消除字节级的传输错误,系统中的通信口还应当进行物理隔离,防止某个通信口的故障引起整个系统失效。软件对错误的检测主要包括数据帧长度和软件校验判断。经过两级错误检测后通信中数据出现错误的概率大大降低,在数据可靠性要求更为敏感的应用场景中还应对数据的合法性进行检查,例如数值是否合法等。在实时控制中还应当包含对通信的超时判断检测,引入超时机制防止系统进入无限等待状态而降低系统的实时性。
d.虚拟通道与状态设计。本文采用虚拟通道技术来解决多接口嵌入式处理器的工作模式转换问题,虚拟通道技术类似于网络通信中的VPN,但在实现上较VPN更为简单,多接口嵌入式处理器只需要识别某些特定数据帧格式即可完成单机间的数据转发,在特定数据帧不变的情况下,其他数据帧的修改不影响多接口嵌入式处理器的工作模式,系统的可扩展性好。本文中将多接口嵌入式处理器计算通信数据和转发多个通信口的数据分为不同的工作模式,也可称为不同的状态。工作状态的转换可由相应通信口的输入数据来完成,只有在收到相应输入时才从某个状态转换到另一个状态,否则一直保持当前工作状态。
本发明的物理构架如图2所示,
上位机:普通计算机。
多接口嵌入式处理器:具有多个物理通信接口的嵌入式处理器,跟多个单机通信,用于处理各个通信口数据。
单机:普通嵌入式设备,只跟某个固定嵌入式处理器进行数据交互。
本发明嵌入式处理器工作状态转换方式如图3所示,
数据转发A/B:嵌入式处理器工作在模式A/B下,只进行指定数据转发。
数据计算:嵌入式处理器工作的数据计算。
S1/S2/S3/S4为状态转换条件,指当该条件出现时嵌入式处理器从一种工作模式转换到另一种工作模式。
本发明解决了以下几个问题:(a)单机间不直接相连采取单机与多接口嵌入式处理器相连,并由其对数据进行转发,精简物理线路,减少系统复杂性;(b)通信协议简单,只需针对多接口嵌入式处理器定义少量统一通信格式即可;(c)可扩展性好,新增单机时只需要扩展相应的多接口嵌入式处理器即可,各个部分可单独设计;(d)数据流只需解析特定协议,简化处理流程,实时性好;(e)加入分层和缓冲设计,提高系统可靠性。
以上对本发明所提供的一种嵌入式系统中高可靠多机通信架构方法进行了详尽介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,对本发明的变更和改进将是可能的,而不会超出附加权利要求所规定的构思和范围,综上所述,本说明书内容不应理解为对本发明的限制。

Claims (4)

1.一种嵌入式系统中高可靠多机通信架构方法,其特征在于:
a.将通信分层设计,所述通信分为三层,从下层到上层依次为硬件层、通信层和协议层,每一层向上一层提供服务,并利用下一层的服务;
硬件层进行底层硬件处理工作,负责处理相应电信号转换,硬件信号错误检测;
通信层采用多接口嵌入式处理器计算通信数据和转发多个通信口的数据,负责将底层物理接口进行封装成统一软件接口,处理数据的发送和接收,并为协议层提供数据;
协议层负责将通信数据按照相应的格式进行封装和解析;
b.缓冲机制设计,在通信层的各通信口都应当设置缓冲区,在数据未被处理之前都存储在缓冲区中,待处理器有时间时再来处理该数据;
c.错误检测机制设计,错误检测分硬件和软件两级进行;
d.虚拟通道与状态设计,在多接口嵌入式处理器设置虚拟通道进行工作模式转换,工作状态的转换由相应通信口的输入数据来完成,只有在收到相应输入时才从某个状态转换到另一个状态,否则一直保持当前工作状态。
2.根据权利要求1所述的一种嵌入式系统中高可靠多机通信架构方法,其特征在于:步骤b中,所述缓冲区的实现方式可采用由硬件或者软件实现,或者硬件与软件缓冲相结合的方式来实现。
3.根据权利要求1所述的一种嵌入式系统中高可靠多机通信架构方法,其特征在于:步骤c中,硬件对错误检测,采用信号校验位的方式来消除字节级的传输错误,系统中的通信口还应当进行物理隔离;软件对错误的检测,主要进行数据帧长度和软件校验判断。
4.根据权利要求1所述的一种嵌入式系统中高可靠多机通信架构方法,其特征在于:步骤c中,还包含对通信的超时判断检测,防止系统进入无限等待状态。
CN201410334336.1A 2014-07-15 2014-07-15 一种嵌入式系统中高可靠多机通信架构方法 Active CN104092689B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410334336.1A CN104092689B (zh) 2014-07-15 2014-07-15 一种嵌入式系统中高可靠多机通信架构方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410334336.1A CN104092689B (zh) 2014-07-15 2014-07-15 一种嵌入式系统中高可靠多机通信架构方法

Publications (2)

Publication Number Publication Date
CN104092689A CN104092689A (zh) 2014-10-08
CN104092689B true CN104092689B (zh) 2018-02-16

Family

ID=51640370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410334336.1A Active CN104092689B (zh) 2014-07-15 2014-07-15 一种嵌入式系统中高可靠多机通信架构方法

Country Status (1)

Country Link
CN (1) CN104092689B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105430053B (zh) * 2015-10-30 2019-02-22 成都广达新网科技股份有限公司 一种实现集群设备通信的系统
CN105871924A (zh) * 2016-06-14 2016-08-17 深圳力子机器人有限公司 一种基于udp的agv小车通信方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1313562A (zh) * 2001-05-15 2001-09-19 北京慧讯信息技术有限公司 嵌入式开放平台的体系结构
CN101834881A (zh) * 2009-12-23 2010-09-15 福建新大陆通信科技有限公司 嵌入式系统网络通信方法
CN102331935A (zh) * 2011-11-07 2012-01-25 广东天波信息技术股份有限公司 一种嵌入式跨系统软件开发平台
CN103645678A (zh) * 2013-03-13 2014-03-19 沈阳峰点科技有限公司 一种实时响应网络控制系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020188709A1 (en) * 2001-05-04 2002-12-12 Rlx Technologies, Inc. Console information server system and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1313562A (zh) * 2001-05-15 2001-09-19 北京慧讯信息技术有限公司 嵌入式开放平台的体系结构
CN101834881A (zh) * 2009-12-23 2010-09-15 福建新大陆通信科技有限公司 嵌入式系统网络通信方法
CN102331935A (zh) * 2011-11-07 2012-01-25 广东天波信息技术股份有限公司 一种嵌入式跨系统软件开发平台
CN103645678A (zh) * 2013-03-13 2014-03-19 沈阳峰点科技有限公司 一种实时响应网络控制系统

Also Published As

Publication number Publication date
CN104092689A (zh) 2014-10-08

Similar Documents

Publication Publication Date Title
US10084692B2 (en) Streaming bridge design with host interfaces and network on chip (NoC) layers
US20190260504A1 (en) Systems and methods for maintaining network-on-chip (noc) safety and reliability
JP5828966B2 (ja) Pcieスイッチング・ネットワークにおけるパケット伝送を実現する方法、装置、システム、及び記憶媒体
CN102185833B (zh) 一种基于fpga的fc i/o并行处理方法
WO2015034589A1 (en) Universal pci express port
US11829323B2 (en) Method of notifying a process or programmable atomic operation traps
US11777864B2 (en) Transparent packet splitting and recombining
US11379402B2 (en) Secondary device detection using a synchronous interface
US11669486B2 (en) Initialization sequencing of chiplet I/O channels within a chiplet system
US11588745B2 (en) Early credit return for credit-based flow control
US8589776B2 (en) Translation between a first communication protocol and a second communication protocol
US11935600B2 (en) Programmable atomic operator resource locking
US20230244416A1 (en) Communicating a programmable atomic operator to a memory controller
US20220263769A1 (en) Combined write enable mask and credit return field
CN104092689B (zh) 一种嵌入式系统中高可靠多机通信架构方法
US9203895B1 (en) System and method for lateral connection between interface devices with bypass of external network
CN101527707B (zh) 用于sctp协议栈热备份的实时一致性检验方法及相关装置
CN102998994B (zh) 嵌入式血液分析仪控制系统及其控制方法
US11698791B2 (en) On-demand programmable atomic kernel loading
US11650876B2 (en) Payload parity protection for a synchronous interface
US20220121612A1 (en) Static identifiers for a synchronous interface
EP3631640B1 (en) Communication between field programmable gate arrays
CN106487689B (zh) 能应用于堆叠通信系统的通信装置与方法
CN101267395A (zh) 数据传输方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant