CN104076710B - 一种电动汽车v2g监测器 - Google Patents

Abstract

本发明公开了一种电动汽车V2G监测控制器，包括同步交流采样模块与双向电能计量模块，所述的同步交流采样模块包括：过零比较单元，用于将互感器输出的工频信号转换为方波信号；AD转换单元，用于将模拟工频信号转换为数字信号供处理；数字控制单元，用于同步信号产生、数字量存储与电网参数计算处理。本发明将监测器的数字控制与数据处理模块集成在一块FPGA芯片内，硬件电路非常简单，具有效率高、速度快、体积小、成本低的特点；通过数字式的频率测量方式准确获取电网基波频率，配合基于累加的倍频方法实现快速、精确的同步交流采样；通过均方根计算即可判断电能方向，避免了实时采样数据乘积操作。

Description

一种电动汽车V2G监测器

技术领域

本发明涉及电动汽车V2G领域，尤其是一种基于FPGA的双向电能监测与计量技术。

背景技术

电动汽车车电互联（Vehicle to Grid，简称V2G）技术是近几年发展起来的新型电网技术，即是建立电网与电动汽车可相互交换电力的桥梁，帮助电动汽车打破电力消费体的局限，使其在闲置时可作为绿色可再生能源为电网提供电力，实现在受控状态下电动汽车的能量与电网之间的双向互动和交换，属于未来智能电网技术的重要组成部分。其核心思想就是利用大量电动汽车电池作为电网和可再生能源的缓冲。停驶状态的电动汽车以集中或者分散形式V2G接入电网，当电网负荷过高时，由汽车电池向电网馈电；而在电网负荷低谷，用来存储电网过剩的发电量，避免造成浪费。通过这种方式，结合实时电价，电动汽车用户可以在电网电价低谷时买电，电价高峰时售电，从而在平衡电网负荷的同时获得一定收益。

在V2G行为中，电动汽车接受电网调度，充电时是本地负载，放电时相当于小型分布式电源。将多辆电动汽车集中管理，形成单一受控单元，从而大大降低电网调度运算的复杂程度，提高调峰能力。具备集中管理功能的分布式V2G装置是系统的关键功率电路。为保证电动汽车用户的V2G参与度，要求V2G装置能够控制输出电能质量，并且具备双向电能计量功能，能对终端电能流动进行实时、准确的计量与统计。从而电网通过计量与统计结果配合峰谷电价或者实时电价对汽车用户进行用电补贴。

为控制V2G装置输出电能质量，要求对网侧电压电流实时交流采样。由于实际电网频率往往在工频上下小幅缓慢变化，为保证采样同步性，也即使得采样频率始终与电网实际频率保持固定的比例关系，必须使采样频率随实际电网频率的变化而实时地调整。目前常见的交流同步采样方式主要分为硬件同步采样和软件同步采样二种方法。

硬件同步方法由硬件倍频电路产生同步时钟作为微处理器中断信号实现同步。硬件倍频电路有多种形式，典型的如基于锁相环的硬件倍频法需要较为复杂的硬件电路支持，且易受电网畸变影响，存在无法同时抑制的延迟和纹波问题，在动态频率跟踪时会引起较大误差。

软件同步法由微处理器的定时器中断实现，它首先测量电网周期，然后根据周期和每周期内的采样点数N计算定时器的定时值。软件同步不需要专用的倍频电路，硬件结构简单，精度较高且跟踪时间可控，但要求微处理器具备电网频率跟踪测量环节，占用处理器资源，且微处理器中计数器的量化误差和中断响应时间的分散性也必然会导致较大的采样误差。

发明内容

本发明的目的是为了克服上述现有技术存在的不足，提供一种电路简单、结构紧凑，而且通用性强的电动汽车V2G监测控制器实现方法，尤其是同步交流采样的实现。

本发明解决其技术问题所采用的技术方案是：一种电动汽车V2G监测控制器，包括同步交流采样单元、数字控制单元与数据处理单元。同步交流采样是提高电能计量精度的保证，其关键是保证每周期固定的采样点数。所述的同步交流采样单元包括：过零比较电路，用于将互感器输出的工频信号转换为方波信号；AD转换电路，用于将模拟工频信号转换为数字信号供处理。数字控制单元实现准确的基波频率测量和严格的数字倍频，产生同步采样控制信号。数据处理单元实现电能双向流动的电网参数计算处理、数字量存储和输出等功能。

进一步的，所述数字控制单元由可编程逻辑器件FPGA实现，包括频率测量模块、数字倍频模块、采样控制模块和双口RAM模块；所述的频率测量模块基于周期脉冲计数原理，通过高速计数器得到被测信号一周期内时钟脉冲数，进而得到信号频率；所述的数字倍频模块得到实时跟踪信号频率的ADC采样时钟，本质上是将系统时钟进行一定系数的分频，分频系数跟踪信号频率。倍频过程包含分频系数计算和时钟分频两个环节；所述的采样控制模块的作用是产生ADC完成初始化、启动和转换等操作所需的时序控制信号；所述的双口RAM模块在FPGA内分配双口RAM模块用于采样数据的存储和读取。

进一步的，所述数据处理单元由NIOS II软核编程实现。其中电能流动方向根据以下原理判断。设某节点瞬时电压为，瞬时电流为，根据有功功率的定义有

(1)

由式(1)可知，当时，为正值，电动汽车处于充电状态；反之当时，为负值，电动汽车处于放电状态。

进一步的，将与幅值归一化后相减得到：

(2)

由式(2)可知，时，的均方根正好等于1；当时，的均方根小于1；其它情况下的均方根大于1；因此，计算信号的均方根即可知节点功率因数的符号，进而判断电动汽车的充放电状态。

进一步的，所述频率测量模块由2个D触发器、计数器和锁存器构成。2个D触发器分别得到延时相差一个周期且互相反相的被测信号，二者逻辑与后作为计数器的置数信号与锁存器的锁存信号。在高频时钟的作用下，锁存器的输出即为被测信号一周期的时钟脉冲数。

进一步的，所述数字倍频模块通过硬件描述语言VHDL编写程序下载到FPGA中实现，设系统时钟CLK频率为，被测信号频率为，ADC每周期采样点数为，则分频系数可由式(6)计算：

(3)

式(3)为常数与整数变量的除法运算，其值确定小于1。

本发明的有益效果主要表现在：1、将监测器的数字控制与数据处理集成在一块FPGA芯片内，通过软件设计功能，硬件电路非常简单，具有效率高、速度快、体积小、成本低的特点；2、通过数字式的频率测量方式准确获取并实时跟踪电网基波频率，配合基于累加的倍频方法实现快速、精确的同步交流采样控制；3、通过对采样信号的均方根计算即可判断电能方向，避免了复杂的实时采样数据乘积操作，有效降低了数据运算量；4、采用数字系统SOPC方案，创建NIOS II软核处理器进行各项电参数计算，避免了硬件描述语言在设计复杂数据运算与浮点计算方面的不足。

附图说明

图1是同步交流采样结构示意图。

图2是迟滞比较电路。

图3是频率测量原理图。

图4是数字倍频原理示意图。

图5是频率测量与数字倍频原理图。

图6是AD采样控制与双口RAM模块原理图。

图7是功率方向判断原理图。

图8是数据处理单元示意图。

具体实施方式

下面结合附图对本发明作进一步描述。

本发明的技术构思为：利用FPGA的可编程特点，通过编程实现V2G监测器内部所有的数字控制与数据处理功能，配合少量模拟电路实现的监测器硬件简单、功能可扩展、易升级。通过改进型的频率测量方法与数字倍频方法可以实现精确的同步交流采样，保证测量结果的准确性。所述的频率测量方法通过触发器延迟得到周期信号边沿，然后控制计数器进行周期信号计数。所述的双向计量方法通过计算电压电流差分信号的均方根值快速判断电能方向。

本发明的电动汽车V2G监测控制器，包括同步交流采样单元、数字控制单元与数据处理单元。所述的同步交流采样单元包括：过零比较电路，用于将互感器输出的工频信号转换为方波信号；AD转换电路，用于将模拟工频信号转换为数字信号供处理。

所述的数字控制单元由可编程逻辑器件FPGA实现，其功能包括频率测量模块、数字倍频模块、采样控制模块和双口RAM模块。所述的频率测量模块基于周期脉冲计数原理，通过计数器得到被测信号一周期内时钟脉冲数，进而得到信号频率。所述的数字倍频模块的目的是得到实时跟踪信号频率的ADC采样时钟，本质上是将系统时钟进行一定系数的分频，分频系数跟踪信号频率。倍频过程包含分频系数计算和时钟分频两个环节。所述的采样控制模块的作用是产生ADC完成初始化、启动和转换等操作所需的时序控制信号。所述的双口RAM模块在FPGA内分配双口RAM用于采样数据的存储和读取。

所述的数据处理模块中的双向电能计量功能不同于普通的电能计，需要实现充、放电的区别计量功能。作为一种优选的方案，所述的双向电能计量模块由NIOS II软核实现，工作时方向判断与瞬时功率计量同步进行。假设有功功率即为电压电流瞬时值乘积在一周期内的平均值。的正负号反映了电能流动的方向，当为正值时电动汽车处于充电状态，当为负值时电动汽车处于放电状态。显然，根据定义将每个周期内所有电压电流瞬时值相乘后求平均值是行不通的。

设某节点瞬时电压为，瞬时电流为，根据有功功率的定义有

(4)

由式(4)可知，当时，为正值，电动汽车处于充电状态；反之当时，为负值，电动汽车处于放电状态。如此，将充放电状态判断问题转化为正负功率因数的判断。

为判断节点功率因数的符号，将与幅值归一化后相减得到。

(5)

由式(5)可知，时，的均方根正好等于1；当时，的均方根小于1；其它情况下的均方根大于1。因此，计算信号的均方根即可知节点功率因数的符号，进而判断电动汽车的充放电状态。具体来讲，当均方根值小于1时，为充电状态；当均方根值大于1时，为放电状态。根据上述原理，所述的方向判断利用Quartus II软件集成的均方根计算模块，避免了实时采样数据乘积操作，以较低的代价实现了电能方向的快速判断。

实施例

参照图1～图7，本发明的电动汽车V2G监测器，包括同步交流采样单元、数字控制单元和数据处理单元，如图1所示。设计完成的V2G系统监测模块包括了同步交流采样、双向计量和电参数测量功能，由Quartus II 9.0编译、综合，通过Altera公司Cyclone系列的EP1C6Q240C8芯片进行测试。

所述同步交流采样单元中A/D转换电路由16位6通道同步A/D转换器ADS8364实现。在1.5MHz采样时钟作用下，每个通道最大采样率250kHz。本发明采用状态机实现对ADC各操作的控制：ADS8364控制时序或者双口RAM的读写时序。图1中过零比较器将电压、电流信号变换成同步方波，由双电压比较器LM393构成如图2所示的迟滞比较电路实现。图2中R ₁为20kΩ，R ₂为10kΩ，上、下阈值电平分别为

(6)

(7)

所述的数字控制单元中的频率测量模块如图3所示，由D触发器、计数器和锁存器构成。时钟信号CLK由FPGA系统时钟提供，频率48MHz，被测方波信号x来自前置电压比较器，经过两个D触发器得到上升沿同步脉冲作为24位计数器Counter的置数信号和24位锁存器Lock_24B的锁存信号。锁存器输出即为被测信号一周期内时钟脉冲数（24位二进制数）。

所述数字控制单元中的数字倍频模块如图4所示，通过VHDL编写程序下载到FPGA中实现。设系统时钟CLK频率为，被测信号频率为，ADC每周期采样点数为，则分频系数可由式(8)计算。

(8)

式(8)为常数与整数变量的除法运算，其值确定小于1。受硬件描述语言的除法运算指令功能限制，这里需要设计专用的除法运算单元。若为50MHz，为50Hz，则。当小于等于1024时，二进制整数和小数点后8位均为0。为了节省器件资源，提高运算速度，本发明根据移位相减原理设计的专用除法运算单元从的二进制第16位开始移位比较，经过16个时钟后得到值的精度高达24位，完全满足交流采样数字倍频的精度要求。输出的16位数据即是小数点后第9至24数位数据。

由于分频系数随被测信号频率实时变化，常见的整数倍分频方法并不适用。针对此问题，同时为了简化计算，本发明将分频问题转换为小数累加问题。累加器初值为0，每个时钟上升沿增加后判断累加结果是否大于等于1。若大于等于1，则输出采样时钟状态翻转，同时累加结果减1后下一时钟继续累加；若小于1，则不作任何处理后下一时钟继续累加。由此得到的采样时钟频率为。当分频系统非整数时，实际采样时钟不可避免为非均匀脉冲，但采样间隔时间变化量最大值仅为，且各次采样间隔时间的变化均匀分布，平均间隔时间变化量为。

所述的频率测量模块与数字倍频模块的FPGA实现设计图如图5所示。图5中Div为分频模块，根据移位相减原理，FreqMulti为倍频模块，根据小数累加原理设计。Div模块根据被测信号一周期内时钟脉冲数，通过移位相减原理除每周期采样点数N得到分频系数（16位二进制数代表中小数点后第9至24位）。FreqMulti模块采用小数累加原理，不停地对0初值进行累加，每次累加后若整数部分非零则改变输出脉冲电平，小数部分继续累加，从而得到实时跟随实测信号频率变化的ADS8364的采样时钟信号CLK_Acq。

所述的采样控制模块与双口RAM模块的FPGA实现设计图如图6所示。图6中ADS8364_Ctrl模块与ADC芯片相连，RAM2Port模块用于采样数据缓冲。CLK_AD通过系统时钟分频得到，频率5MHz，CLK_Acq为来自倍频模块的采样时钟，模块设置A[2..0]为逻辑“110”使得AD芯片进入周期模式。FPGA在每个CLK_Acq上升沿到时给出HOLDXn（X为A、B或C）30nS的低电平来启动6个通道同时转换，通过ADC芯片给出的EOC负脉冲判断转换结束时间，然后通过设置CSn和RDn为低电平依次读出6个通道的转换结果到16位数据总线，最后触发写信号将转换结果存入RAM2Port结束一次转换。

所述的数据处理单元主要完成电压电流有效值、双向有功功率、无功功率、视在功率、功率因数等电参数的计算。其中功率方向的判断方法如图7所示。首先对采样得到的电压电流信号进行归一化，然后求二者差分信号的有效值，再根据有效值与“1”的比值判断功率方向。考虑到有效值功率等计算难免涉及到乘法运算和小数运算等，本发明采用数字系统SOPC方案，创建NIOS II软核处理器，可以避免硬件描述语言在设计复杂数据运算与浮点计算方面的不足。NIOS II软核处理器结构如图8所示，输入信号来自数字控制单元，处理器通过读寄存器映像的avalon接口捕获PIO输入接口数据，电参数计算模块采用C语言编程实现，参数计算结果可以通过ANSI C标准库函数如printf()、getchar()等访问UART接口，或者通过模拟总线时序访问IIC接口，实现跟系统外围部件的通讯。

Claims (5)

1.一种电动汽车V2G监测控制器，包括同步交流采样单元、数字控制单元与数据处理单元，同步交流采样是提高电能计量精度的保证，其关键是保证每周期固定的采样点数，其特征在于：所述的同步交流采样单元包括：过零比较电路，用于将互感器输出的工频信号转换为方波信号；AD转换电路，用于将模拟工频信号转换为数字信号供处理，数字控制单元实现准确的基波频率测量和严格的数字倍频，产生同步采样控制信号，数据处理单元实现电能双向流动的电网参数计算处理、数字量存储和输出功能；所述数字控制单元由可编程逻辑器件FPGA实现，包括频率测量模块、数字倍频模块、采样控制模块和双口RAM模块；所述的频率测量模块基于周期脉冲计数原理，通过高速计数器得到被测信号一周期内时钟脉冲数，进而得到信号频率；所述的数字倍频模块得到实时跟踪信号频率的ADC采样时钟，本质上是将系统时钟进行一定系数的分频，分频系数跟踪信号频率；倍频过程包含分频系数计算和时钟分频两个环节；所述的采样控制模块的作用是产生ADC完成初始化、启动和转换操作所需的时序控制信号；所述的双口RAM模块在FPGA内分配双口RAM模块用于采样数据的存储和读取。

2.如权利要求1所述的电动汽车V2G监测控制器，其特征在于：所述数据处理单元由NIOS II软核编程实现；其中电能流动方向根据以下原理判断：设某节点瞬时电压为，瞬时电流为，根据有功功率的定义有

(1)

由式(1)可知，当时，为正值，电动汽车处于充电状态；反之当时，为负值，电动汽车处于放电状态。

3.如权利要求2所述的电动汽车V2G监测控制器，其特征在于：将与幅值归一化后相减得到：

(2)

由式(2)可知，时，的均方根正好等于1；当时，的均方根小于1；其它情况下的均方根大于1；因此，计算信号的均方根即可知节点功率因数的符号，进而判断电动汽车的充放电状态。

4.如权利要求1所述的电动汽车V2G监测控制器，其特征在于：所述频率测量模块由2个D触发器、计数器和锁存器构成；2个D触发器分别得到延时相差一个周期且互相反相的被测信号，二者逻辑与后作为计数器的置数信号与锁存器的锁存信号；在高频时钟的作用下，锁存器的输出即为被测信号一周期的时钟脉冲数。

5.如权利要求1所述的电动汽车V2G监测控制器，其特征在于：所述数字倍频模块通过硬件描述语言VHDL编写程序下载到FPGA中实现，设系统时钟CLK频率为，被测信号频率为，ADC每周期采样点数为，则分频系数可由式(6)计算：

(3)

式(3)为常数与整数变量的除法运算，其值确定小于1。