CN104038570A - 一种数据处理方法及装置 - Google Patents

Abstract

本发明提供了一种数据处理方法及装置，FPGA接收网络节点内的处理器发送的IP地址请求报文，并将其发送给该网络节点内配置为DHCP服务器的BMC，BMC响应该IP地址请求报文，并在该网络节点内发送响应报文经FPGA至该处理器。本发明通过在网络节点内的BMC上配置DHCP服务器，在每个网络节点内即可实现动态分配互联网协议IP地址，将DHCP协议过程中数据包的广播限制在每个网络节点内部，避免广播包在网络中循环传播。

Description

一种数据处理方法及装置

技术领域

本发明涉及计算机通信技术领域，尤其涉及一种数据处理方法和装置。

背景技术

广播技术是指一个数据帧或数据包被传输到本地网段(由广播域定义)上的每个节点。由于网络拓扑的设计和连接问题，或者由于其他原因，导致广播在网段内大量复制，传播数据帧，并占用大量网络带宽，导致网络性能下降、正常业务不能运行，甚至导致网络瘫痪，这就是广播风暴。

而在网络中还有一种情况是，即使用户不发送广播包，一些网络协议比如动态主机配置协议(DHCP，Dynamic Host Configuration Protocol)也会产生广播包。

现有技术存在如下缺陷：

在Torus网络架构中，由于该网络架构包含有大量的环路，因此，Torus网络上出现广播，就极有可能在环路中循环，占用大量网络带宽，导致网络性能下降。

发明内容

针对上述缺陷，本发明实施例提出了一种数据处理方法及装置，用于限制或避免广播在网络中出现而导致网络性能下降。

本发明实施例还提供了一种数据处理方法，包括以下步骤：

FPGA接收网络节点内的处理器发送的IP地址请求报文，并将其发送至该网络节点内配置为DHCP服务器的BMC；

BMC响应该IP地址请求报文，并在该网络节点内发送响应报文并经FPGA发送至该处理器。

本发明实施例提供了一种数据处理装置，包括FPGA、至少一个处理器和配置为DHCP服务器的BMC，其中：

FPGA用于接收网络节点内的处理器发送的IP地址请求报文，并将其发送给该网络节点内的BMC；

BMC用于响应该IP地址请求报文，并在该网络节点内发送响应报文并经FPGA发送至该处理器。

本发明实施例提供的数据处理技术方案，通过在网络节点内配置的DHCP服务器，将同一网络节点内的所有处理器组建成一个单独的局域网，在每个网络节点内即可实现动态分配互联网协议IP地址，将DHCP协议过程中数据包的广播限制在每个网络节点内部，避免广播包在网络中循环传播。

本发明实施例提供了一种数据转发方法，包括如下步骤：

接收网络节点内的处理器发送的IP地址请求报文；

将该IP地址请求报文发送至该网络节点内配置为DHCP服务器的BMC。

本发明实施例还提供了一种数据转发装置，包括：

第一接收模块，用于接收网络节点内的处理器发送的IP地址请求报文；

转发模块，用于将IP地址请求报文发送至该网络节点内配置为DHCP服务器的BMC。

本发明实施例提供的数据转发技术方案，将同一网络节点内的处理发送的IP地址请求转发给该网络节点内的BMC，实现每个网络节点内部的IP地址请求的转发。

本发明实施例提供了一种数据响应方法，包括如下步骤：

配置为DHCP服务器的BMC接收网络节点内的处理器发送的IP地址请求报文；

响应所述IP地址请求报文，并在该网络节点内发送响应报文经FPGA至该处理器。

本发明实施例还提供了一种数据响应装置，包括：

第二接收模块，配置为DHCP服务器的BMC接收网络节点内的处理器发送的IP地址请求报文；

响应模块，用于响应该IP地址请求报文，并在该网络节点内发送响应报文经FPGA至该处理器。

本发明实施例提供的数据响应技术方案，通过在BMC上实现DHCP服务器，使得在网络中的每个网络节点内部即可完成动态分配IP地址，有效阻止了DHCP协议过程中的数据包在整个网络中循环传播，减少了网络带宽的浪费。

附图说明

下面将参照附图描述本发明的具体实施例，其中：

图1示出了本发明实施例中数据处理方法实施的流程示意图；

图2示出了本发明实施例中数据转发方法实施的流程示意图；

图3示出了本发明实施例中数据响应方法实施的流程示意图；

图4示出了本发明实施例中数据处理装置实施的结构示意图；

图5示出了本发明实施例中数据转发装置实施的结构示意图；

图6示出了本发明实施例中数据响应装置实施的结构示意图；

图7示出了本发明实施例中数据处理实施示意图。

具体实施方式

为了使本发明的技术方案及优点更加清楚明白，以下结合附图对本发明的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本发明的一部分实施例，而不是所有实施例的穷举。并且在不冲突的情况下，本说明中的实施例及实施例中的特征可以互相结合。

本发明实施例提出了一种数据处理方法，一种数据转发方法，以及一种数据响应方法，下面进行说明。

图1示出了本发明实施例的数据处理方法实施流程示意图，如图所示，可以包括如下步骤：

步骤101、可编程门阵列(FPGA，Field-Programmable Gate Array)接收网络节点内的处理器发送的互联网协议(IP，Internet Protoc0l)地址请求报文，并将其发送至网络节点内配置为DHCP服务器的基板管理控制器(BMC，Baseboard Management Controller)；

步骤102、BMC响应该IP地址请求报文，并在网络节点内发送响应报文经FPGA至该处理器。

在现有技术中，BMC的功能主要是主板上的一些传感器的监控，其中包括温度，电压，风扇，功耗等，并且可以记录系统日志，实现KVM(键盘(Keyboard)、显示器(Video)、鼠标(Mouse))，SOL(Serial over LAN通过网络访问串口)，网络告警等。本发明实施例在BMC上实现了DHCP服务器，使得网络节点内部即可分配IP地址。DHCP服务器依照标准可以有不同的实现方法，本发明实施例对DHCP服务器的具体实现方法不作限制。

实施中，该网络节点可以为Torus网络中包含多个处理器的节点。

片上网络的拓扑结构可以分为两大类，一类是直接型网络拓扑，另一类是间接型网络拓扑。在直接网络中，各个网络节点通过直接链路相互互联在一起，常见的直接型拓扑包括网状拓扑(Mesh)、花托拓扑(Torus)以及超立方体结构等，比较典型的是2D Mesh结构、2D Torus结构。本发明实施例对网络的具体结构不作限制。

在一个网络节点内部可以包括1个或多个处理器，通过DHCP服务器，节点内的所有处理器组建成一个单独的局域网。

实施中，可以进一步包括：当系统启动时，BMC正常启动后控制FPGA启动，并对FPGA进行配置，之后控制处理器启动。

BMC将处理器获取IP地址的模式设置为DHCP，这时，这个处理器根据DHCP协议可以向配置为DHCP服务器的BMC请求IP地址。

图2示出了本发明实施例数据转发方法实施流程示意图，如图所示，可以包括如下步骤：

步骤201、接收网络节点内的处理器发送的IP地址请求报文；

步骤202、将该IP地址请求报文发送至该网络节点内配置为DHCP服务器的BMC。

实施中，可以进一步包括：接收BMC发送的响应报文，并在该网络节点发送该响应报文至该处理器。

图3示出了本发明实施例数据响应方法实施流程示意图，如图所示，可以包括如下步骤：

步骤301、配置为DHCP服务器的BMC接收网络节点内的处理器发送的IP地址请求报文；

步骤302、响应该IP地址请求报文，并在该网络节点内发送响应报文经FPGA至该处理器。

基于同一发明构思，本发明实施例还提出了一种数据处理装置、一种数据转发装置以及一种数据响应装置，由于这些设备解决问题的原理与一种数据处理方法、一种数据转发方法以及一种数据响应方法相似，因此这些设备的实施可以参见方法的实施，重复之处不再赘述。

图4示出了本发明实施例数据处理装置实施结构示意图，如图所示，装置可以包括FPGA401和配置为DHCP服务器的BMC402、至少一个处理器403，其中：

FPGA401用于接收网络节点内的处理器403发送的IP地址请求报文，并将其发送至网络节点内的BMC402；

BMC402用于响应IP地址请求报文，并在该网络节点内发送响应报文经FPGA401至该处理器403。

实施中，FPGA401可以进一步用于接收Torus网络上包含多个处理器403的节点内的IP地址请求报文。

实施中，BMC402可以进一步用于系统启动后控制FPGA401启动，并对FPGA401进行配置，之后控制处理器403启动。

图5示出了本发明实施例数据转发装置实施结构示意图，如图所示，装置可以包括：

第一接收模块501，用于接收网络节点内的处理器发送的IP地址请求报文；

转发模块502，用于将该IP地址请求报文发送至该网络节点内配置为DHCP服务器的BMC。

实施中，第一接收模块501可以进一步用于接收BMC发送的响应报文；转发模块502可以进一步用于在该网络节点内发送该响应报文至该处理器。

图6示出了本发明实施例数据响应装置实施结构示意图，如图所示，装置可以包括：

第二接收模块601，配置为DHCP服务器的BMC接收网络节点内的处理器发送的IP地址请求报文；

响应模块602，用于响应该IP地址请求报文，并在该网络节点内发送响应报文经FPGA至该处理器。

本发明实施例提供的技术方案，通过在一个网络节点内配置DHCP服务器，将同一网络节点内的所有处理器组建成一个单独的局域网，在每个网络节点内即可实现动态分配互联网协议IP地址，有效阻止了DHCP协议过程中数据包的广播限制在每个网络节点内部，避免广播包在网络中循环传播，减少了网络带宽的浪费。

为了便于本发明的实施，下面以实例进行说明。

本发明实施例以2D Torus网络为例进行说明，如图7所示，在该架构下，16个节点组成一个2D Torus网络，每个节点上有8个处理器(CPU0～CPU7)。图7中左边的椭圆为右边Torus网络上一节点(如节点4)的放大图。

本发明实施例在BMC上实现一个DHCP server，直接为Torus节点内的8个处理器分配IP地址，将DHCP协议过程中的广播限制在节点内部的8个处理器之间。

系统启动时，BMC正常启动后，控制FPGA启动，并对FPGA进行配置，控制启动处理器，将处理器获取IP地址的模式设置为DHCP。处理器根据DHCP协议向DHCP协议向DHCP server请求IP地址(该请求为广播)。这些请求会通过处理器与FPGA的以太网接口发送至FPGA上的以太网交换模块；

FPGA与BMC之间有一个以太网接口，FPGA的以太网交换模块会默认的将该节点内的广播发送至BMC。BMC上的DHCP server收到这些广播后，根据DHCP协议对其进行响应，响应报文(可以是广播，也可以是单播，由具体实现确定)通过BMC与FPGA之间的以太网接口传送至FPGA的以太网交换模块。以太网交换模块将响应报文发送至对应的处理器。

经过几次的交互，处理器即可正确地获取到IP地址。

上述实施例中，均可以采用现有的功能元器件模块来实施。例如，接收模块，可以是任意一个具备信号传输功能的设备都具备的元器件；同时，转发模块则是任意一个具备转发功能的设备即可实现；响应模块是可以对请求进行响应的设备，如DHCP服务器等。

为了描述的方便，以上所述装置的各部分以功能分为各种模块或单元分别描述。当然，在实施本发明时可以把各模块或单元的功能在同一个或多个软件或硬件中实现。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

Claims (12)

1.一种数据处理方法，其特征在于，包括以下步骤：

现场可编程门阵列FPGA接收网络节点内的处理器发送的互联网协议IP地址请求报文，并将其发送至所述网络节点内配置为动态主机配置协议DHCP服务器的基板管理控制器BMC；

所述BMC响应所述IP地址请求报文，并在所述网络节点内发送响应报文经FPGA至所述处理器。

2.如权利要求1所述的方法，其特征在于，所述网络节点为Torus网络上包含多个处理器的节点。

3.如权利要求1或2所述的方法，其特征在于，进一步包括：当系统启动时，所述BMC正常启动后控制FPGA启动，并对所述FPGA进行配置，之后控制处理器启动。

4.一种数据转发方法，其特征在于，包括如下步骤：

接收网络节点内的处理器发送的IP地址请求报文；

将所述IP地址请求报文发送至所述网络节点内配置为DHCP服务器的BMC。

5.如权利要求4所述的方法，其特征在于，进一步包括：接收所述BMC发送的响应报文，并在所述网络节点发送所述响应报文至所述处理器。

6.一种数据响应方法，其特征在于，包括如下步骤：

配置为DHCP服务器的BMC接收网络节点内的处理器发送的IP地址请求报文；

响应所述IP地址请求报文，并在所述网络节点内发送响应报文经FPGA至所述处理器。

7.一种数据处理装置，其特征在于，包括FPGA、至少一个处理器和配置为DHCP服务器的BMC，其中：

FPGA，用于接收网络节点内的处理器发送的IP地址请求报文，并将其发送给所述网络节点内的BMC；

BMC，用于响应所述IP地址请求报文，并在所述网络节点内发送响应报文经FPGA至所述处理器。

8.如权利要求7所述的装置，其特征在于，所述FPGA进一步用于接收Torus网络中包含多个处理器的节点内的IP地址请求报文。

9.如权利要求7或8所述的装置，其特征在于，所述BMC进一步用于在系统启动后控制FPGA启动，并对所述FPGA进行配置，之后控制处理器启动。

10.一种数据转发装置，其特征在于，包括：

第一接收模块，用于接收网络节点内的处理器发送的IP地址请求报文；

转发模块，用于将所述IP地址请求报文发送至所述网络节点内配置为DHCP服务器的BMC。

11.如权利要求10所述的装置，其特征在于，所述第一接收模块进一步用于接收所述BMC发送的响应报文，所述转发模块进一步用于在所述网络节点内发送所述响应报文至所述处理器。

12.一种数据响应装置，其特征在于，包括：

第二接收模块，配置为DHCP服务器的BMC接收网络节点内的处理器发送的IP地址请求报文；

响应模决，用于响应所述IP地址请求报文，并在所述网络节点内发送响应报文经FPGA至所述处理器。