CN104034809A - 一种128通道超声相控阵激励脉冲产生系统及方法 - Google Patents

Abstract

本发明提出了一种产生128通道超声相控阵激励脉冲的系统及方法，本发明基于CPLD和高压数字脉冲发生器来实现，具体实现系统包括三部分：一片时序CPLD芯片、八片驱动CPLD芯片、三十二片高压数字脉冲发生器芯片。其工作原理为：首先对时序CPLD进行编程，产生128个通道的相位延迟和脉冲宽度可调的相控时序信号；其次，采用驱动CPLD芯片来驱动128通道的相控时序信号，并输出128组相控时序信号；最后，使用高压数字脉冲发生器芯片接收128组相控时序信号，相应地产生128个高压激励脉冲。本发明产生128通道超声相控阵激励脉冲的系统及方法，构造方式简单、制作成本低、使用可靠、延时精度高、缺陷分辨率高，并且激励脉冲的延时、脉宽及极性可方便调整。

Description

一种128通道超声相控阵激励脉冲产生系统及方法

技术领域

本发明属于超声波无损检测技术领域，涉及一种产生128通道超声相控阵激励脉冲的系统及方法。

背景技术

超声相控阵技术是近年来发展起来的一种新型超声无损检测技术，具有快速、可靠、便捷等优点。它最主要的特点是阵列发射和阵列接收,并通过控制阵列上各个阵元激励信号的延时,实现声束的偏转和聚焦。在国外，超声相控阵技术的研究目前已取得了一定的成果并逐步在工业检测领域实用化，如加拿大的R/DTech公司、英国的SONATEST公司、美国GE检测控制技术公司等都分别开发出自己的相控阵超声波探伤仪，并成功地应用于石油化工、航空航天等领域。而在国内，关于相控阵无损检测技术的研究尚处于起步阶段，相关的研究成果相对较少：清华大学的施克仁教授等人设计实现了16通道的相控阵超声检测实验系统；中国石油天然气管道科学院联合上海电气自动化设计研究所进行了天然气管道焊缝检测相控阵系统研制工作；其他的一些研究单位，如天津大学、中北大学等，也都在超声相控阵无损检测方面进行了理论和实验方面的研究。但总体来说，国内超声相控阵的技术实力仍是比较薄弱的。

为了改变国外超声相控阵仪器售价高及技术垄断的局面，急需发展具有自主产权的超声相控阵产品及相关技术。研制超声相控阵检测系统的重要理论意义和实用价值不言而喻。在超声相控阵检测系统中，压电阵元激励延时脉冲的产生是至关重要的一个环节。这是因为，波束控制的各项关键技术都在其中实现，它可以产生具有各种频率、幅度、相位延时的激励信号，使各单元进行超声相控阵发射，从而在一定的空间范围内叠加形成各种相控效果，诸如：相控阵声束偏转、相控阵声束聚焦等。目前，压电阵元激励延时脉冲的产生普遍采用如下方法：可编程器件产生数字化波形数据，经过数模转化器D/A转换成模拟波形，再采用模拟延迟线(诸如LC网络)实现相位延迟，然后模拟波形经可变增益放大器进行放大，最后再经过功放模块进行幅值、功率放大后产生超声相控阵的激励延时脉冲。很明显，此方法实现过程比较复杂、延时精度相对较低、电路比较庞大，而且很容易受噪声干扰。此外，目前的超声相控阵的通道一般为8通道、16通道、32通道或者64通道，128通道的超声相控阵检测系统相对来讲比较少见。因此，非常有必要针对128通道相控阵系统研究出一种构造简单、成本低、使用可靠、延时精度高、缺陷分辨率高的激励延时脉冲的产生方法。

发明内容

本发明的目的：本发明提供了一种构造方式简单、成本低、延时精度高、使用可靠、缺陷分辨率高、调整方便的128通道超声相控阵激励脉冲产生系统。

另外，本发明还提供一种产生128通道超声相控阵激励脉冲的方法。

本发明的技术方案：一种128通道超声相控阵激励脉冲产生系统，其包括三部分：一片时序CPLD芯片、八片驱动CPLD芯片、三十二片高压数字脉冲发生器芯片，其中，时序CPLD芯片的128个输出分成8组分别输入到八片驱动CPLD芯片中；经过一片驱动CPLD芯片的处理，输出16组信号，其中，每组2个互反时序信号，八片驱动CPLD芯片总共可输出128组信号；所述信号每四组输入到一个高压数字脉冲发生器芯片中，128组总共输入到32个高压数字脉冲发生器中；一个高压数字脉冲发生器芯片根据输入的四组时序信号产生对应的四个高压时序脉冲，32个高压数字脉冲发生器共产生128个高压时序脉冲分别提供给每一个压电阵元。

一种基于权利要求1所述的脉冲产生系统产生128通道超声相控阵激励脉冲的方法，所述时序CPLD芯片产生128个通道的相控时序信号；由驱动CPLD芯片驱动128通道的相控时序信号，并输出128组相控时序信号，其中，每一组包括2个互反的时序信号；连接驱动CPLD芯片的高压数字脉冲发生器芯片，用来接收128组相控时序信号，相应地产生128个高压激励脉冲，分别提供给各个压电阵元。

所述的产生128通道超声相控阵激励脉冲的方法，其具体步骤如下：

步骤一、一片时序CPLD芯片产生128个相控时序信号

对时序CPLD芯片进行编程，使其产生128个相控时序信号，该信号包含了压电阵元激励脉冲的相位延时信息以及频率信息，且相位延迟精度和脉冲宽度精度为4ns，

其中，在对时序CPLD芯片进行编程时，需要设置两个用于控制相位延时信息和脉冲宽度信息的输入引脚，分别以串行方式传送用户指定的128个相位延迟信息和128个脉冲宽度信息，后续的编程部分根据这两个输入信号产生128个特定延时、特定脉宽的相控时序信号；

步骤二、八片驱动CPLD芯片驱动并输出16组相控时序信号

每一片驱动CPLD芯片用来驱动16个相控时序信号，从而输出16组相控时序信号，每一组包括2个互反的逻辑信号，所述的驱动具体指的是：将一个输入逻辑信号变为两个输出逻辑信号，其中一个与原逻辑信号相同，另一个与其相位完全相反，此处之所以要采用驱动CPLD芯片将一个逻辑信号变为两个互反的逻辑信号，以满足下述高压数字脉冲发生器芯片的正负逻辑输入要求；

步骤三、三十二片高压数字脉冲发生器芯片产生高压128个高压激励脉冲

根据驱动CPLD芯片产生的一对相位相反的逻辑信号，高压数字脉冲发生器芯片产生高压激励脉冲，其中，当驱动CPLD芯片输出的正、负逻辑信号分别对应地输入到高压数字脉冲发生器芯片的正负端时，会产生正极性高压激励脉冲，即电压幅值为高压数字脉冲发生器芯片的正高压电源值；当驱动CPLD芯片的正逻辑输出接入高压模块的负逻辑端而负逻辑输出接入高压模块的正逻辑端时，高压模块便会产生负极性激励脉冲，即电压幅值为高压数字脉冲发生器芯片的负高压电源值。

每一片高压数字脉冲发生器芯片3可接收四组相控时序信号，相应地产生4个高压激励脉冲，分别提供给4个压电阵元。

高压激励脉冲的相位延迟信息及脉冲宽度信息与输入到高压数字脉冲发生器芯片3中的逻辑信号的相应特征参量相同。

当高压数字脉冲发生器芯片的负高压源接地时，激励脉冲为单极性正脉冲；当高压数字脉冲发生器芯片的正高压源接地时，激励脉冲为单极性负脉冲；当高压数字脉冲发生器芯片的正、负高压源都不接地时，激励脉冲为双极性脉冲。

本发明的有益效果：本发明采用了基于CPLD和高压数字脉冲发生器的方式来产生128通道超声相控阵的激励延时脉冲，可以做到脉冲延时的分辨率高，且脉冲延时、脉冲宽度以及脉冲极性可方便调整，并同时兼备了构造方式简单、制作成本低、使用可靠等优点。又由于所述方法是同时产生了128通道的激励脉冲，而不是似前人般分批产生通道的激励脉冲，因此本发明的发射孔径大，从而又具备了缺陷分辨率高的特点。

具有以下优点：①构造方式简单；②制作成本低；③延时精度高；④使用可靠；⑤缺陷分辨率高；⑥激励脉冲的延时、脉宽及极性可方便调整。

附图说明

图1是本发明128通道超声相控阵激励脉冲产生系统的结构框图。

具体实施方式

下面结合实施例和附图对本发明作进一步说明：

本发明128通道超声相控阵激励脉冲产生方法主要基于CPLD和高压数字脉冲发生器来实现。请参阅图1，其是本发明128通道超声相控阵激励脉冲产生系统的结构框图。本发明128通道超声相控阵激励脉冲产生系统架构包括：一片时序CPLD芯片1、八片驱动CPLD芯片2、三十二片高压数字脉冲发生器芯片3。其中，时序CPLD芯片1的128个输出分成8组(每组16个)分别输入到八片驱动CPLD芯片2中；经过一片驱动CPLD芯片2的处理，可输出16组信号(每组2个互反逻辑信号)，八片驱动CPLD芯片2总共可输出128组信号；这些信号每四组输入到一个高压数字脉冲发生器芯片3中，128组总共输入到32个高压数字脉冲发生器3中；一个高压数字脉冲发生器芯片3可根据输入的四组时序信号产生对应的四个高压时序脉冲，32个高压数字脉冲发生器3共产生128个高压时序脉冲分别提供给每一个压电阵元。

参见图1，本发明128通道超声相控阵激励脉冲产生系统的工作过程：

步骤一、一片时序CPLD芯片1产生128个相控时序信号

对时序CPLD芯片1进行编程，使其产生128个低压逻辑脉冲波(即128个相控时序信号)，该逻辑信号包含了压电阵元激励脉冲的相位延时信息以及频率信息(脉冲宽度信息)。有必要指出相控时序信号与阵元激励脉冲的异同：时序控制信号为低压数字信号，而阵元激励脉冲为高压模拟信号，但是相应通道的两种信号具有相同的延时及脉宽值。

本发明中，128个相控时序信号各自的相位延迟和脉冲宽度均为可调的，可由用户指定。在对时序CPLD芯片进行编程时，需要设置两个用于控制相位延时信息和脉冲宽度信息的输入引脚，它们分别以串行方式传送用户指定的128个相位延迟信息和128个脉冲宽度信息，后续的编程部分可根据这两个输入信号产生128个特定延时、特定脉宽的相控时序信号。时序CPLD芯片编程实现后，可获得最高250MHZ的工作频率，因而相控时序信号的相位延迟精度和脉冲宽度精度均可达4ns。

在本实施例中，所述的时序CPLD芯片1的一种适当的选择为：Altera公司供应的MAXⅡ系列的EPM2210。

步骤二、八片驱动CPLD芯片2驱动并输出16组相控时序信号

每一片驱动CPLD芯片2用来驱动16个相控时序信号，从而输出16组相控时序信号(每一组包括2个互反的逻辑信号)。所述的驱动具体指的是：将一个输入逻辑信号变为两个输出逻辑信号，其中一个与原逻辑信号相同(称为正逻辑)，另一个与其相位完全相反(称为负逻辑)。此处之所以要采用驱动CPLD芯片将一个逻辑信号变为两个互反的逻辑信号，其目的是要满足下述高压数字脉冲发生器芯片3的正负逻辑输入要求。

在本实施例中，所述的驱动CPLD芯片2的一种适当的选择为：Altera公司供应的MAXⅡ系列的EPM240。

步骤三、三十二片高压数字脉冲发生器芯片3产生高压128个高压激励脉冲

根据驱动CPLD芯片2产生的一对相位相反的逻辑信号，高压数字脉冲发生器芯片3可产生具有某种极性及幅值的高压激励脉冲，具体的极性、幅值是由输入到高压数字脉冲发生器芯片3中的正负逻辑信号、正负高压电源决定的。当驱动CPLD芯片2输出的正、负逻辑信号分别对应地输入到高压数字脉冲发生器芯片3的正负端时，会产生正极性高压激励脉冲(电压幅值为高压数字脉冲发生器芯片3的正高压电源值)；当驱动CPLD芯片2的正逻辑输出接入高压模块的负逻辑端而负逻辑输出接入高压模块的正逻辑端时，高压模块便会产生负极性激励脉冲(电压幅值为高压数字脉冲发生器芯片3的负高压电源值)。

除此之外，高压激励脉冲的相位延迟信息及脉冲宽度信息与输入到高压数字脉冲发生器芯片3中的逻辑信号的相应特征参量相同。每一片高压数字脉冲发生器芯片3可接收四组相控时序信号，相应地产生4个高压激励脉冲，分别提供给4个压电阵元。在本实施例中，所述的高压数字脉冲发生器芯片3选用Maxim公司提供的MAX4940。

至此，采用此方法便成功产生了延时精度高且延时、脉宽、极性可调的128通道超声相控阵的激励延时脉冲。

本发明的效果：

激励脉冲的相位延迟、脉冲宽度可任意调整，分辨率为4ns(时序CPLD芯片编程实现后，可获得最高250MHZ的工作频率，因而相控时序信号的相位延迟精度和脉冲宽度精度均为4ns，相应的高压激励脉冲的相位延迟、脉冲宽度的调节精度也为4ns)；

激励脉冲的峰-峰值可调，范围为：0～200V(由MAX4940芯片自身的电气特性决定)；

激励脉冲的极性可调，包括：单极性正脉冲、单极性负脉冲、双极性脉冲(当MAX4940芯片的负高压源接地时，激励脉冲为单极性正脉冲；当MAX4940芯片的正高压源接地时，激励脉冲为单极性负脉冲；当MAX4940芯片的正、负高压源都不接地时，激励脉冲为双极性脉冲)。

以上内容是结合具体的实施例对本发明所作的进一步详细说明,不能认定本发明的具体实施方式仅限于此,对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单的推演或替换,都应当视为属于本发明由所提交的权利要求书确定专利保护范围。

Claims (6)

1.一种128通道超声相控阵激励脉冲产生系统，其特征在于,包括三部分：一片时序CPLD芯片(1)、八片驱动CPLD芯片(2)、三十二片高压数字脉冲发生器芯片(3)，其中，时序CPLD芯片(1)的128个输出分成8组分别输入到八片驱动CPLD芯片(2)中；经过一片驱动CPLD芯片(2)的处理，输出16组信号，其中，每组2个互反时序信号，八片驱动CPLD芯片(2)总共可输出128组信号；所述信号每四组输入到一个高压数字脉冲发生器芯片(3)中，128组总共输入到32个高压数字脉冲发生器(3)中；一个高压数字脉冲发生器芯片(3)根据输入的四组时序信号产生对应的四个高压时序脉冲，32个高压数字脉冲发生器(3)共产生128个高压时序脉冲分别提供给每一个压电阵元。

2.一种基于权利要求1所述的脉冲产生系统产生128通道超声相控阵激励脉冲的方法，其特征在于，所述时序CPLD芯片产生128个通道的相控时序信号；由驱动CPLD芯片驱动128通道的相控时序信号，并输出128组相控时序信号，其中，每一组包括2个互反的时序信号；连接驱动CPLD芯片的高压数字脉冲发生器芯片，用来接收128组相控时序信号，相应地产生128个高压激励脉冲，分别提供给各个压电阵元。

3.根据权利要求2所述的产生128通道超声相控阵激励脉冲的方法，其特征在于，具体步骤如下：

步骤一、一片时序CPLD芯片(1)产生128个相控时序信号

对时序CPLD芯片(1)进行编程，使其产生128个相控时序信号，该信号包含了压电阵元激励脉冲的相位延时信息以及频率信息，且相位延迟精度和脉冲宽度精度为4ns，

其中，在对时序CPLD芯片进行编程时，需要设置两个用于控制相位延时信息和脉冲宽度信息的输入引脚，分别以串行方式传送用户指定的128个相位延迟信息和128个脉冲宽度信息，后续的编程部分根据这两个输入信号产生128个特定延时、特定脉宽的相控时序信号；

步骤二、八片驱动CPLD芯片(2)驱动并输出16组相控时序信号

每一片驱动CPLD芯片(2)用来驱动16个相控时序信号，从而输出16组相控时序信号，每一组包括2个互反的逻辑信号，所述的驱动具体指的是：将一个输入逻辑信号变为两个输出逻辑信号，其中一个与原逻辑信号相同，另一个与其相位完全相反，此处之所以要采用驱动CPLD芯片将一个逻辑信号变为两个互反的逻辑信号，以满足下述高压数字脉冲发生器芯片(3)的正负逻辑输入要求；

步骤三、三十二片高压数字脉冲发生器芯片(3)产生高压128个高压激励脉冲

根据驱动CPLD芯片(2)产生的一对相位相反的逻辑信号，高压数字脉冲发生器芯片(3)产生高压激励脉冲，其中，当驱动CPLD芯片(2)输出的正、负逻辑信号分别对应地输入到高压数字脉冲发生器芯片(3)的正负端时，会产生正极性高压激励脉冲，即电压幅值为高压数字脉冲发生器芯片(3)的正高压电源值；当驱动CPLD芯片(2)的正逻辑输出接入高压模块的负逻辑端而负逻辑输出接入高压模块的正逻辑端时，高压模块便会产生负极性激励脉冲，即电压幅值为高压数字脉冲发生器芯片(3)的负高压电源值。

4.根据权利要求3所述的产生128通道超声相控阵激励脉冲的方法，其特征在于，每一片高压数字脉冲发生器芯片(3)可接收四组相控时序信号，相应地产生4个高压激励脉冲，分别提供给4个压电阵元。

5.根据权利要求3所述的产生128通道超声相控阵激励脉冲的方法，其特征在于，高压激励脉冲的相位延迟信息及脉冲宽度信息与输入到高压数字脉冲发生器芯片(3)中的逻辑信号的相应特征参量相同。

6.根据权利要求3所述的产生128通道超声相控阵激励脉冲的方法，其特征在于，当高压数字脉冲发生器芯片的负高压源接地时，激励脉冲为单极性正脉冲；当高压数字脉冲发生器芯片的正高压源接地时，激励脉冲为单极性负脉冲；当高压数字脉冲发生器芯片的正、负高压源都不接地时，激励脉冲为双极性脉冲。