CN104025458A - 接收机、通信装置以及通信方法 - Google Patents
接收机、通信装置以及通信方法 Download PDFInfo
- Publication number
- CN104025458A CN104025458A CN201380004674.2A CN201380004674A CN104025458A CN 104025458 A CN104025458 A CN 104025458A CN 201380004674 A CN201380004674 A CN 201380004674A CN 104025458 A CN104025458 A CN 104025458A
- Authority
- CN
- China
- Prior art keywords
- check matrix
- matrix
- error correction
- signal
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/33—Synchronisation based on error coding or decoding
- H03M13/336—Phase recovery
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3723—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using means or methods for the initialisation of the decoder
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6325—Error control coding in combination with demodulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1191—Codes on graphs other than LDPC codes
Abstract
Sum-product解码器(17)使用扩展校验矩阵Hd,实施针对信号接收器(12)的接收信号s’(t)的软判定迭代解码,进行信息序列bi的纠错解码,该扩展校验矩阵Hd组合了将差动调制器(3)中的差动调制置换为校验矩阵的矩阵D和纠错码用的校验矩阵H。
Description
技术领域
本发明涉及接收从发送机输出到传送路的码字序列的调制信号,并实施针对该接收信号的软判定迭代解码,来进行信息序列的纠错解码的接收机、通信装置以及通信方法。
背景技术
在以往的通信装置中,例如,使用以下的非专利文献1公开的同步方法进行相位的同步确立。
在非专利文献1公开的同步方法中,如图4所示,发送机准备N个相位反转了的信号(前同步码或者导频信号),发送N个信号。
接收机如果接收到从发送机输出的N个信号,则从N个信号检测相位的反转,将表示该相位的反转的信号用作同步信号。
即,接收机与同步信号同步地对被调制波的数据进行解调。
通常,为了即使是噪声多的通信路也能够正确地检测相位的反转而进行同步的确立,多数情况下N的数量需要10个以上。
在数据信号的发送之前、或者连续地发送的数据信号之间发送N个相位反转了的信号,进行同步的确立。
接下来,说明使用了LDPC(低密度奇偶校验)码的编码和解码。
图5是示出以往的通信装置的结构图。
在图5中,编码器以及调制器是发送机侧的构成要素,解调器以及Sum-product解码器是接收机侧的构成要素。
在发送机的编码器中,预先准备校验矩阵H,在该校验矩阵H是LDGM(Low-Density Generation Matrix:低密度生成矩阵)的情况下,如果输入了信息长k的消息(b1,b2,···,bk),则使用该校验矩阵H,生成码字序列C。
H=(n-k)×n
C={(b1,b2,···,bk,p1,p2,···,pn-k)
:H(b1,b2,···,bk)t=0}
其中,k是信息长、n是码字长。
另外,p1,p2,···,pn-k是奇偶序列。
在发送机的调制器中,如果编码器生成了码字序列C,则对该码字序列C进行数字调制(例如,BPSK、QPSK、多值QAM等调制),将该调制信号经由通信路发送给接收机。
接收机的解调部如果接收到从发送机发送的调制信号,则对该接收信号进行数字解调(例如,BPSK、QPSK、多值QAM等解调)。
接收机的Sum-product解码器一边使用解调器的解调结果,一边实施针对该接收信号的软判定迭代解码,推测信息长k的消息(b1,b2,···,bk)。
在图5的通信装置中,省略了相位的同步确立部分,但安装有相位的同步确立部分的通信装置的结构如图6所示。
其中,在图6的通信装置中,示出了独立地处理同步部和纠错部的例子。
图7是示出图6的通信装置中应用的帧结构的说明图。
在图6的通信装置中,同步部在前同步码中完成码元同步,在将同步相位固定为其结果的推测相位之后,实施基于唯一字的帧同步,之后,进行LDPC码的解码处理。
因此,LDPC码的解码性能依赖于码元同步的推测相位误差。
以下,具体说明图6的通信装置的处理内容。
最初,关于系统模型进行参数的定义。
此处,作为通信路,假设AWGN传送路。
在LDPC编码器中,如果输入了作为消息(b1,b2,···,bk)的信息序列bi,则实施针对该信息序列bi的纠错编码来生成码字序列C。
bi∈{0,1},i=1,2,···,Lc
C={(b1,b2,···,bk,p1,p2,···,pn-k)
:H(b1,b2,···,bk)t=0}
在调制器中,如果LDPC编码器生成了码字序列C,则如下述式(1)所示,根据作为该码字序列C的要素的信息序列bi以及奇偶序列pn-k,生成发送信号ui。
在调制器中,如果生成了发送信号ui,则如下述式(2)所示,根据该发送信号ui生成码字序列ck(k=1,2,···,Lc/2)。
ck=u2k-1+j·u2k (2)
在调制器中,如果根据发送信号ui生成了码字序列ck,则对该码字序列ck进行QPSK调制,将下述式(3)所示那样的QPSK调制信号s(t)输出到AWGN传送路。
此处,Re表示实部、fc表示载波频率、t表示时间、Ts表示采样间隔。
另外,调制器按照t=Ts·i,(i=1,2,···,2k-1,2k···,Lc)的顺序,将QPSK调制信号s(t)输出到AWGN传送路。
图8是示出时间轴上的发送序列的说明图。
在AWGN传送路中,在QPSK调制信号s(t)的发送中,受到加性高斯白噪声(AWGN)nk的影响。
其中,σ0 2是高斯噪声的方差值。
另外,发送机和接收机的采样点误差所致的相位误差θ、发送机与接收机之间的振子的频率误差所致的载波频率误差被附加到QPSK调制信号s(t),所以接收机接收下述式(4)所示的调制信号作为接收信号s’(t)。
接收机的解调器以采样间隔Ts,按照t=Ts·i,(i=1,2,···,2k-1,2k···,Lc)的顺序,对接收信号s’(t)进行解调,得到下述式(5)所示那样的接收码字序列yk。
yk=ej(θ+Δφ·k)ck+nk=r2k-1+j·r2k (5)
此处,r2k-1,r2k是接收码字序列yk的复数分量。
接收机的Sum-product解码器如果从解调器接收到接收码字序列yk,则一边使用该接收码字序列yk一边实施针对接收信号s’(t)的软判定迭代解码,进行信息序列bi的纠错解码。
由此,从Sum-product解码器输出消息(b1,b2,···,bk)。
[基于相位误差的LDPC码的解码性能]
图9是示出存在固定的相位误差的状态下的LDPC解码特性的说明图。
已知在通信装置中,在所要求的误码率特性是BER=10-4、帧错误率是FER=10-2时,如果将能够实现误码率特性以及帧错误率这两方的固定的相位误差所引起的Eb/N0的劣化量设为0.5dB(Eb/N0≈2dB),则固定相位误差能够被容许至约10°左右,但在其以上时,劣化大。
在通信装置例如进行光通信的情况下,相位变动明显,所以如图9所示,成为劣化大的主要原因。
因此,在进行光通信的通信装置等中,多数情况下在发送机中搭载抗相位变动能力强的差动调制器(参照图10),对码字序列ck进行数字调制。
非专利文献1
松本、今井、“低密度パリティ検査(LDPC)符号を用いたブラインド同期方式”(使用低密度奇偶校验(LDPC)码的盲同步方式)、电子信息通信学会论文杂志B Vol.J86-B No.10pp.2065-20782003年10月
发明内容
以往的通信装置如以上那样构成,所以在相位变动明显的情况下,如果在发送机中搭载抗相位变动能力强的差动调制器,则能够降低相位变动的影响。但是,在发送机搭载差动调制器的情况下,如果在接收机侧进行差动检波,例如如果发生了1比特的比特错误,则该比特错误倍增,而成为2比特的比特错误。因此,存在在针对检波后的误码率(BER)的SNR比上产生约3dB的劣化的课题。
本发明是为了解决上述那样的课题而完成的,其目的在于得到一种即使在发送机中搭载抗相位变动能力强的差动调制器,也能够防止针对误码率的SNR比的劣化的接收机、通信装置以及通信方法。
在本发明的接收机中,设置有接收从发送机输出到传送路的码字序列的调制信号的信号接收单元,纠错解码单元使用扩展校验矩阵,实施针对信号接收单元的接收信号的软判定迭代解码,进行信息序列的纠错解码,该扩展校验矩阵组合了将发送机中进行的差动调制置换为校验矩阵的矩阵和纠错码用的校验矩阵。
根据本发明,构成为设置有接收从发送机输出到传送路的码字序列的调制信号的信号接收单元,纠错解码单元使用扩展校验矩阵,实施针对信号接收单元的接收信号的软判定迭代解码,进行信息序列的纠错解码,该扩展校验矩阵组合了将发送机中进行的差动调制置换为校验矩阵的矩阵和纠错码用的校验矩阵,所以具有即使在发送机中搭载抗相位变动能力强的差动调制器,也能够防止针对误码率的SNR比的劣化的效果。
附图说明
图1是示出本发明的实施方式1的通信装置的结构图。
图2是示出本发明的实施方式1的通信装置的处理内容(通信方法)的结构图。
图3是示出接收信号与回归直线的关系的说明图。
图4是示出非专利文献1公开的同步方法的说明图。
图5是示出以往的通信装置的结构图。
图6是示出安装了相位的同步确立部分的通信装置的结构图。
图7是示出图6的通信装置中应用的帧结构的说明图。
图8是示出时间轴上的发送序列的说明图。
图9是示出存在固定的相位误差的状态下的LDPC解码特性的说明图。
图10是示出差动调制器的结构图。
符号说明
1:发送机;2:LDPC编码器;3:差动调制器;11:接收机;12:信号接收器(信号接收单元);13:载波侦听部;14:PLL;15:帧同步部;16:解调器(纠错解码单元);17:Sum-product解码器(纠错解码单元)。
具体实施方式
以下,为了更详细地说明本发明,依照附图,说明用于实施本发明的方式。
实施方式1.
图1是示出本发明的实施方式1的通信装置的结构图。
在图1中,发送机1包括LDPC编码器2和差动调制器3。
发送机1的LDPC编码器2实施针对信息序列的纠错编码来生成码字序列的处理。
发送机1的差动调制器3实施对由LDPC编码器2生成的码字序列进行差动调制,并将该码字序列的调制信号输出到传送路的处理。
接收机11包括信号接收器12、解调器16以及Sum-product解码器17。
信号接收器12包括载波侦听部13、PLL(Phase Locked Loop:锁相环)14以及帧同步部15,实施接收从发送机1输出到传送路的码字序列的调制信号的处理。另外,信号接收器12构成了信号接收单元。
载波侦听部13实施对从发送机1输出到传送路的码字序列的调制信号进行检波的处理。
PLL14是相位同步电路,是确立作为由载波侦听部13检波出的调制信号的接收信号的相位同步的电路。
帧同步部15是如下电路:为了确立发送侧和接收侧的同步,如果从接收信号检测到规定的比特/图案,则识别有意义的数据的开头。
解调器16实施对信号接收器12的接收信号进行解调的处理。
Sum-product解码器17是使用扩展校验矩阵Hd实施针对信号接收器12的接收信号的软判定迭代解码,进行信息序列的纠错解码的纠错解码器,该扩展校验矩阵Hd组合了将差动调制器3中的差动调制置换为校验矩阵的矩阵D和纠错码用的校验矩阵H。
另外,由解调器16以及Sum-product解码器17构成了纠错解码单元。
在图1的例子中,假设了作为通信装置的构成要素的LDPC编码器2、差动调制器3、信号接收器12、解调器16以及Sum-product解码器17由专用的硬件(例如,安装了CPU的半导体集成电路、或者、单片式微型计算机等)构成的例子,但发送机1以及接收机11的每一个也可以由计算机构成。
在发送机1由计算机构成的情况下,将记述有LDPC编码器2以及差动调制器3的处理内容的程序储存到计算机的存储器中,该计算机的CPU执行储存在该存储器中的程序既可。
另外,在接收机11由计算机构成的情况下,将记述有信号接收器12、解调器16以及Sum-product解码器17的处理内容的程序储存到计算机的存储器中,该计算机的CPU执行储存在该存储器中的程序既可。
图2是示出本发明的实施方式1的通信装置的处理内容(通信方法)的结构图。
接下来,说明动作。
在该实施方式1中提出如下方法:为了在发送机1进行差动调制的条件下,恢复相位误差以及载波频率误差所致的同步性能的劣化,在未针对采样定时以及载波频率取得同步的状态下,使用与考虑了差动调制的校验矩阵对应的新的LDPC解码法,从而推测相位误差、载波频率误差,提高纠错能力。
因此,在该实施方式1中,能够用校验矩阵表现发送机1进行的差动调制,实现利用LDPC解码、Turbo解码的解码。
即,在以往的通信装置中,仅使用LDPC码的校验矩阵H进行了解码,但在该实施方式1中,使用扩展校验矩阵Hd进行解码,该扩展校验矩阵Hd组合了将差动调制置换为校验矩阵的矩阵D、和纠错码用的校验矩阵H。
其中,D是与差动调制对应的校验矩阵、I是单位矩阵、0是零矩阵、H是纠错码用的校验矩阵。
此处,在发送机1进行的差动调制是例如差动BPSK的情况下,扩展校验矩阵Hd的具体的矩阵为下述式(7)。
在式(7)的上侧,示出了针对扩展校验矩阵Hd的码字序列。码字序列由信息序列b、奇偶序列P以及发送码字序列U构成,从发送机1输出到传送路的序列仅为发送码字序列U。
另外,在发送机1进行的差动调制是例如差动QPSK的情况下,扩展校验矩阵Hd的具体的矩阵为下述式(8)。
在式(8)的上侧,示出了针对扩展校验矩阵Hd的码字序列。码字序列由信息序列b、奇偶序列P以及发送码字序列U构成,从发送机1输出到传送路的序列仅为发送码字序列U。
因此,在接收机11中,接收针对发送码字序列U的接收值的对数似然比,而不接收信息序列b和奇偶序列P,所以输入“1”和“0”的概率都是50%的状态(对数似然比=0的值)来计算。
特别是,在后述具体的计算中,设为根据针对发送码字序列U的接收值的对数似然比,使用LDPC的解码法来推测信息序列b的值。
在该实施方式1中,采用执行使用上述扩展校验矩阵Hd的sum-product算法的方式,但在该方式中,不论是概率区域sum-product解码法以及对数区域sum-product解码法中的哪一个,都能够得到等同的性能。
在该实施方式1中,为便于说明,以对数区域sum-product解码法进行说明,但当然也可以使用概率区域sum-product解码法。
另外,在该实施方式1中,说明了使用LDPC码的例子,但只要是LDPC解码法,则无论哪种解码法都能够应用。
以下,具体说明图1的通信装置的处理内容。
此处,作为通信路,假设AWGN传送路。
首先,如果输入了作为信息长k的消息(b1,b2,···,bk)的信息序列bi,则发送机1的LDPC编码器2实施针对该信息序列bi的纠错编码,生成码字序列C(信息序列b+奇偶序列P+发送码序列U)(图2的步骤ST1)。
C={(b1,b2,···,bk,p1,p2,···,pn-k)
:H(b1,b2,···,bk)t=0}
在发送机1的差动调制器3中,如果LDPC编码器2生成了码字序列C,则对该码字序列C进行差动调制,将该码字序列C的调制信号s(t)输出到传送路(步骤ST2)。
即,差动调制器3在对码字序列C进行差动调制的情况下,如下述式(9)所示,根据码字序列C中包含的信息序列bi和奇偶序列pi求出发送码序列ui。
如果求出了发送码序列ui,则差动调制器3如下述式(10)所示,根据该发送码序列ui生成码字序列ck。
ck=u2k-1+j·u2k (10)
如果根据发送信号ui生成了码字序列ck,则差动调制器3对该码字序列ck进行QPSK调制,将下述式(11)所示那样的QPSK调制信号s(t)输出到AWGN传送路。此处,对码字序列ck进行了QPSK调制,但不限于QPSK调制,例如,也可以对码字序列ck进行BPSK调制。
此处,Re表示实部、fc表示载波频率、t表示时间、Ts表示采样间隔。
另外,差动调制器3按照t=Ts·i,(i=1,2,···,2k-1,2k···,Lc)的顺序,将QPSK调制信号s(t)输出到AWGN传送路。图8示出时间轴上的发送序列。
在AWGN传送路中,在QPSK调制信号s(t)的发送中,受到加性高斯白噪声(AWGN)nk的影响。
其中,σ0 2是高斯噪声的方差值。
另外,发送机1和接收机11的采样点误差所致的相位误差θ、发送机1与接收机11之间的振子的频率误差所致的载波频率误差被附加到QPSK调制信号s(t),所以接收机11接收下述式(12)所示的调制信号而作为信号s’(t)。
在接收机11的Sum-product解码器17中,如果信号接收器12接收式(12)所示的调制信号而作为接收信号s’(t)(步骤ST3),则使用扩展校验矩阵Hd,实施针对信号接收器12的接收信号s’(t)的软判定迭代解码,进行信息序列bi的纠错解码(步骤ST4),该扩展校验矩阵Hd组合了将差动调制器3中的差动调制置换为校验矩阵的矩阵D和纠错码用的校验矩阵H。
以下,具体说明解调器16以及Sum-product解码器17的处理内容。
此处的处理被大致分成(A)利用软判定的相位误差校正处理、和(B)一般的Sum-product解码处理。
(A)利用软判定的相位误差校正处理(第1步骤)
(A-1)初始化
首先,将在下述(A-2)中实施的对数区域Sum-product解码中的针对第lA次的迭代解码后的信息序列bi的后验伪对数似然比(pseudo-posterior log-likelihood ratio)设为Lu lA(bi)。
另外,将在(A-2)中实施的对数区域Sum-product解码中的针对第lA次的迭代解码后的奇偶序列pi的后验伪对数似然比设为Lu lA(pi)。
另外,将在(A-2)中实施的对数区域Sum-product解码中的针对第lA次的迭代解码后的发送码序列ui的后验伪对数似然比设为Lu lA(ui)。
其中,如下述式(13)所示,仅将针对发送码序列ui的后验伪对数似然比的初始值Lu 0(ui),设为从AWGN通信路得到的对数似然比。
此处,初始值Lu 0(ui)和Lu 0(vi)为下述式(14)。
另外,将针对信息序列bi的后验伪对数似然比的初始值Lu 0(bi)设定为下述式(15)。
进而,将针对奇偶序列pi的后验伪对数似然比的初始值Lu 0(pi)设定为下述式(16)。
另外,将AWGN噪声的方差值设为σ0 2、将接收码元的块设为r:[r1,r2,···,rLe]。
另外,将初始的迭代计数器的变量lA设定为“1”,将最大迭代数的变量设为lA max。
(A-2)对数区域Sum-product解码
设将初始值Lu 0(bi)以外的针对发送码序列ui的后验伪对数似然比Lu lA(ui)设为通过后述(A-3)~(A-6)执行了的相位误差校正后的通信路的对数似然比,Sum-product解码器17使用扩展校验矩阵Hd,执行1次对数区域Sum-product解码。
(A-3)软判定比特计算
Sum-product解码器17在执行了对数区域Sum-product解码之后,使用lA次迭代后的编码信号{uk}k=1 Lc的Lu lA(uk),如下述式(17)那样,进行软判定比特uk上冒(hat)(由于是电子申请,所以无法在文章中表述附加在uk的文字上的“^”的记号,所以表述为“uk上冒”)的推测。
(A-4)利用最小均方误差法(MMSE)的相位误差推测
Sum-product解码器17如以下那样执行利用MMSE的相位误差推测。
首先,将推测相位误差设为θ上冒,将推测载波频率误差设为上冒。
Sum-product解码器17将下述式(18)视为k的回归直线,计算满足下述式(19)的推测相位误差θ上冒、推测载波频率误差上冒。
此处,将使用了软判定比特uk上冒的复数表现的软判定码字序列设为c上冒。
在该情况下,使用软判定比特uk上冒而推测出的相位误差如下述式(20)所示。
其中,Re[·]表示实部、Im[·]表示虚部。
为了计算满足式(19)的推测相位误差θ上冒、推测载波频率误差上冒,用θ上冒和上冒对下述式(21)进行偏微分,分别求解在0下的得到的一次连立方程式既可。
即,如果求解下述式(22)和式(23)的一次连立方程式,则能够计算推测相位误差θ上冒和推测载波频率误差上冒。
此处,图3示出接收信号yk和式(18)的回归直线的关系,接收信号yk的相位误差描绘出图3所示那样的推测直线(相位误差(phase error)的直线)。
(A-5)利用软判定比特的相位纠错
在解调器16中,如果Sum-product解码器17计算出推测相位误差θ上冒和推测载波频率误差上冒,则使用该推测相位误差θ上冒和推测载波频率误差上冒,实施针对接收信号yk的相位误差校正和载波频率误差校正,计算校正接收信号yk上冒。
(A-6)LLR的更新
在Sum-product解码器17中,如果解调器16计算出校正接收信号yk上冒,则如下述式(27)所示,通过利用软判定比特的临时的相位误差的修正,计算针对发送码序列ui的后验伪对数似然比Lu lA(ui)。
(B)一般的Sum-product解码处理(第2步骤)
(B-1)帧同步后的初始化
首先,将第2步骤的一般的对数区域Sum-product解码中的针对第lB次的迭代解码后的信息序列bi的后验伪对数似然比设为Lu lB(bi)。
另外,将一般的对数区域Sum-product解码中的针对第lB次的迭代解码后的奇偶序列pi的后验伪对数似然比设为Lu lB(pi)。
另外,将一般的对数区域Sum-product解码中的针对第lB次的迭代解码后的发送码序列ui的后验伪对数似然比设为Lu lB(ui)。
如下述那样设定第2步骤中的后验伪对数似然比的初始值。
Lu lB=0(bi)=Lu lA(bi)
Lu lB=0(pi)=Lu lA(pi)
Lu lB=0(ui)=Lu lA(ui)
另外,将第2步骤中的初始的迭代计数器的变量lB设定为“1”,将最大迭代数的变量设为lB max。
(B-2)Sum-product解码
Sum-product解码器17使用后验伪对数似然比Lu lB(bi),Lu lB(pi),Lu lB(ui)和扩展校验矩阵Hd,执行1次对数区域Sum-product解码。
Sum-product解码器17输出临时推测字而作为对数区域Sum-product解码的结果。
(B-3)奇偶校验
Sum-product解码器17在式(28)的临时推测字满足下述式(29)的情况下,输出下述式(30)所示的信息序列,停止Sum-product解码。
(B-4)计数器的递增
Sum-product解码器17在变量lB是lB max以下的情况下(lB≤lB max),执行lB=lB+1,转移到(B-1)的处理。
另一方面,在变量lB大于lB max的情况下(lB>lB max),输出式(30)所示的信息序列,停止Sum-product解码。
如以上可知,根据该实施方式1,构成为Sum-product解码器17使用扩展校验矩阵Hd,实施针对信号接收器12的接收信号s’(t)的软判定迭代解码,进行信息序列bi的纠错解码,该扩展校验矩阵Hd组合了将差动调制器3中的差动调制置换为校验矩阵的矩阵D和纠错码用的校验矩阵H,所以即使在发送机1中搭载抗相位变动能力强的差动调制器3,也能够防止针对误码率的SNR比的劣化的效果。
即,能够通过迭代解码以高的精度推测相位误差推测,所以即使是不得不应用差动调制的通信路,也能够应用同步检波,并防止约3dB的增益的劣化。
实施方式2.
在上述实施方式1中,示出了使用扩展校验矩阵Hd,实施针对信号接收器12的接收信号s’(t)的软判定迭代解码的例子,该扩展校验矩阵Hd组合了将差动调制器3中的差动调制置换为校验矩阵的矩阵D和纠错码用的校验矩阵H,但在为了应对突发错误等而通过发送机1置换码字序列,对置换后的码字序列进行差动调制的情况下,作为扩展校验矩阵Hd,也可以使用下述式(31)所示的矩阵。
其中,D是与差动调制对应的校验矩阵、R是置换矩阵、0是零矩阵、H是纠错码用的校验矩阵。
此处,在发送机1进行的差动调制是例如差动BPSK的情况下,扩展校验矩阵Hd的具体的矩阵为下述式(32)。
在式(32)的上侧,示出了针对扩展校验矩阵Hd的码字序列。码字序列由信息序列b、奇偶序列P以及发送码字序列U构成,从发送机1输出到传送路的序列仅为发送码字序列U。
另外,在发送机1进行的差动调制是例如差动QPSK的情况下,扩展校验矩阵Hd的具体的矩阵为下述式(33)。
在式(33)的上侧,示出了针对扩展校验矩阵Hd的码字序列。码字序列由信息序列b、奇偶序列P以及发送码字序列U构成,从发送机1输出到传送路的序列仅为发送码字序列U。
实施方式3.
在上述实施方式1中,示出了有相位误差的情况的例子,但即使在无相位误差的情况下,即使在使用扩展了LDPC码的校验矩阵H的扩展校验矩阵Hd,并应用第2步骤的一般的LDPC解码法的情况下,也得到通过追加扩展了的部分的计算而性能提高的效果。
另外,在上述实施方式1中,示出了将接收信号yk的相位误差近似为直线来推测该相位误差的例子,但也可以将该相位误差近似为曲线来推测该相位误差。
在上述实施方式1中,示出了发送机1将LDPC编码用作纠错码的例子,但只要能够推测软判定比特,则可以使用任意的纠错码。
本发明能够应用于光通信装置、无线通信装置、有线通信装置、卫星通信装置等任意的通信装置。
另外,本申请发明能够在该发明的范围内,进行实施各实施方式的自由的组合、或者各实施方式的任意的构成要素的变形、或者在各实施方式中省略任意的构成要素。
产业上的可利用性
本发明的接收机具备:信号接收单元,接收从发送机输出到传送路的码字序列的调制信号,该发送机实施针对信息序列的纠错编码来生成码字序列,并且对码字序列进行差动调制;以及纠错解码单元,使用扩展校验矩阵,实施针对信号接收单元的接收信号的软判定迭代解码,进行信息序列的纠错解码,该扩展校验矩阵组合了将差动调制置换为校验矩阵的矩阵和纠错码用的校验矩阵,即使在发送机中搭载抗相位变动能力强的差动调制器,也能够防止针对误码率的SNR比的劣化,所以适用于进行光通信的通信装置。
Claims (8)
1.一种接收机,其特征在于,具备:
信号接收单元,接收从发送机输出到传送路的码字序列的调制信号,所述发送机实施针对信息序列的纠错编码来生成码字序列,并且对所述码字序列进行差动调制;以及
纠错解码单元,使用扩展校验矩阵,实施针对所述信号接收单元的接收信号的软判定迭代解码,进行所述信息序列的纠错解码,所述扩展校验矩阵组合了将所述差动调制置换为校验矩阵的矩阵和纠错码用的校验矩阵。
2.一种通信装置,具备:
发送机,实施针对信息序列的纠错编码来生成码字序列,并且对所述码字序列进行差动调制,将所述码字序列的调制信号输出到传送路;以及
接收机,接收从所述发送机输出到传送路的码字序列的调制信号,进行信息序列的纠错解码,
该通信装置的特征在于,
所述接收机包括:
信号接收单元,接收从所述发送机输出到传送路的码字序列的调制信号;以及
纠错解码单元,使用扩展校验矩阵,实施针对所述信号接收单元的接收信号的软判定迭代解码,进行所述信息序列的纠错解码,所述扩展校验矩阵组合了将所述差动调制置换为校验矩阵的矩阵和纠错码用的校验矩阵。
3.根据权利要求2所述的通信装置,其特征在于,
纠错解码单元使用扩展校验矩阵,实施针对信号接收单元的接收信号的软判定迭代解码,使用根据该解码结果得到的软判定比特,推测所述接收信号的相位误差,并且使用所述相位误差来校正所述接收信号,使用所述扩展校验矩阵,实施针对校正后的接收信号的软判定迭代解码,进行信息序列的纠错解码。
4.根据权利要求2所述的通信装置,其特征在于,
在纠错解码单元中,作为扩展校验矩阵,使用下述矩阵Hd,
其中,D是与差动调制对应的校验矩阵、I是单位矩阵、0是零矩阵、H是纠错码用的校验矩阵。
5.根据权利要求3所述的通信装置,其特征在于,
在纠错解码单元中,作为扩展校验矩阵,使用下述矩阵Hd,
其中,D是与差动调制对应的校验矩阵、I是单位矩阵、0是零矩阵、H是纠错码用的校验矩阵。
6.根据权利要求2所述的通信装置,其特征在于,
在通过发送机置换码字序列并对置换后的码字序列进行差动调制的情况下,纠错解码单元作为扩展校验矩阵,使用下述矩阵Hd,
其中,D是与差动调制对应的校验矩阵、R是置换矩阵、0是零矩阵、H是纠错码用的校验矩阵。
7.根据权利要求3所述的通信装置,其特征在于,
在通过发送机置换码字序列并对置换后的码字序列进行差动调制的情况下,纠错解码单元作为扩展校验矩阵,使用下述矩阵Hd,
其中,D是与差动调制对应的校验矩阵、R是置换矩阵、0是零矩阵、H是纠错码用的校验矩阵。
8.一种通信方法,发送机实施针对信息序列的纠错编码来生成码字序列,并且对所述码字序列进行差动调制,将所述码字序列的调制信号输出到传送路,接收机接收从所述发送机输出到传送路的码字序列的调制信号,进行信息序列的纠错解码,
所述通信方法的特征在于,
在所述接收机中,执行:
信号接收处理步骤,接收从所述发送机输出到传送路的码字序列的调制信号;以及
纠错解码处理步骤,使用扩展校验矩阵,实施针对所述信号接收处理步骤中的接收信号的软判定迭代解码,进行所述信息序列的纠错解码,所述扩展校验矩阵组合了将所述差动调制置换为校验矩阵的矩阵和纠错码用的校验矩阵。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012-069362 | 2012-03-26 | ||
JP2012069362 | 2012-03-26 | ||
PCT/JP2013/050568 WO2013145811A1 (ja) | 2012-03-26 | 2013-01-15 | 受信機、通信装置及び通信方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104025458A true CN104025458A (zh) | 2014-09-03 |
Family
ID=49259097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201380004674.2A Pending CN104025458A (zh) | 2012-03-26 | 2013-01-15 | 接收机、通信装置以及通信方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20140310568A1 (zh) |
EP (1) | EP2835909A4 (zh) |
JP (1) | JP5634640B2 (zh) |
CN (1) | CN104025458A (zh) |
WO (1) | WO2013145811A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111106838A (zh) * | 2019-12-31 | 2020-05-05 | 华中科技大学 | 一种通信同步方法、装置及系统 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4601675B2 (ja) * | 2006-02-09 | 2010-12-22 | 富士通株式会社 | Ldpc検査行列生成方法及び検査行列生成器並びに符号再送方法 |
US20090141834A1 (en) * | 2006-05-22 | 2009-06-04 | Kimihiko Imamura | Receiver and receiving method for rf signals |
JP2009246797A (ja) * | 2008-03-31 | 2009-10-22 | Hiroshima Ichi | Ofdm送信装置及びシステム |
-
2013
- 2013-01-15 US US14/359,402 patent/US20140310568A1/en not_active Abandoned
- 2013-01-15 WO PCT/JP2013/050568 patent/WO2013145811A1/ja active Application Filing
- 2013-01-15 CN CN201380004674.2A patent/CN104025458A/zh active Pending
- 2013-01-15 JP JP2014507461A patent/JP5634640B2/ja not_active Expired - Fee Related
- 2013-01-15 EP EP13769395.8A patent/EP2835909A4/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111106838A (zh) * | 2019-12-31 | 2020-05-05 | 华中科技大学 | 一种通信同步方法、装置及系统 |
CN111106838B (zh) * | 2019-12-31 | 2021-08-31 | 华中科技大学 | 一种通信同步方法、装置及系统 |
Also Published As
Publication number | Publication date |
---|---|
WO2013145811A1 (ja) | 2013-10-03 |
US20140310568A1 (en) | 2014-10-16 |
EP2835909A1 (en) | 2015-02-11 |
JP5634640B2 (ja) | 2014-12-03 |
JPWO2013145811A1 (ja) | 2015-12-10 |
EP2835909A4 (en) | 2015-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101710885B (zh) | 一种无线通信系统载波同步中的频偏估计方法 | |
EP2566086A2 (en) | Method and apparatus for transmitting and receiving information in a broadcasting/communication system | |
US10999011B2 (en) | Apparatus and method for transmitting and receiving data in communication system | |
US9455822B2 (en) | Receiver, transmitter, and communication method | |
JP2003348064A (ja) | 通信システム、受信機および通信方法 | |
US20140075258A1 (en) | Iterative receiver loop | |
US10116469B2 (en) | Non-coherent multi-symbol-delay differential detector | |
Zhang et al. | Novel blind encoder identification of Reed-Solomon codes with low computational complexity | |
US9548881B2 (en) | Method and apparatus for transmitting and receiving data in broadcasting system | |
JP2012054681A (ja) | 送信装置及び受信装置 | |
US9941952B2 (en) | Inroute burst header in a VSAT system | |
CN104025458A (zh) | 接收机、通信装置以及通信方法 | |
Baldi et al. | State-of-the-art space mission telecommand receivers | |
US8719679B2 (en) | Transmission apparatus reception apparatus and communication system | |
US20230010517A1 (en) | Secure communication protocol | |
Ebert et al. | The code-aided FEPE algorithm for joint frequency and phase estimation at low SNR | |
Donati et al. | Symbol-Level Constellation Shaping for Channel-coded Physical-layer Network Coding | |
Perrins | Incompatibility Of Trellis-Based NonCoherent SOQPSK Demodulators For Use In FEC Applications | |
Dervin et al. | A soft detection directed phase estimator suited to satellite burst transmissions | |
JP2012080266A (ja) | 復号装置、測定装置、復号方法、測定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140903 |
|
WD01 | Invention patent application deemed withdrawn after publication |