CN104025181B - 用于去耦合采样的基于分类的块延迟着色体系结构 - Google Patents
用于去耦合采样的基于分类的块延迟着色体系结构 Download PDFInfo
- Publication number
- CN104025181B CN104025181B CN201180076182.5A CN201180076182A CN104025181B CN 104025181 B CN104025181 B CN 104025181B CN 201180076182 A CN201180076182 A CN 201180076182A CN 104025181 B CN104025181 B CN 104025181B
- Authority
- CN
- China
- Prior art keywords
- colored spots
- painted
- classification
- colored
- primitive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/50—Lighting effects
- G06T15/80—Shading
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
Abstract
图形流水线将去耦合采样的益处与经延迟的着色相结合。在光栅化阶段,为每个样本计算着色点。在光栅化结束之后,着色点被分类以提取一致性和经着色的着色点组。除了其它独特的益处,这允许使用着色的高效重新使用的高采样率。
Description
背景技术
本申请一般地涉及图形处理。
期望运动模糊和场景深度的随机呈现以增加真实性并改善图像质量。然而,需要高可见度采样率来将随机采样所导致的噪声减少到可接受的程度。对于高质量的空间图形保真而言也需要高采样率,这在提高实时图形的可视保真度中是重要因素。
随着高可见度采样率,像素着色可能成为主要瓶颈。为保持着色成本低,将着色从可见度去耦合并在多个可见度样本上重新使用着色是重要的,这可空间地延伸在图像上。将着色的完成延迟到流水线中尽可能的迟以便避免对将最终被遮挡的样本进行着色也是重要的。通常在游戏中使用的经延迟的着色,在这种意义上讲是优选的,因为仅仅最终可见的样本被着色。然而,已知的去耦合机制中没有特别设计来与已延迟着色一起操作,这使得着色器重新使用困难。此外,在传统已延迟着色中,去往G缓冲器的带宽可能是高的。
附图简述
参照以下附图描述一些实施例。
图1是一个实施例的体系结构概览;
图2是示出一个块中的原语的呈现的一个实施例的流程图;以及
图3是一个实施例的示意性描绘。
详细描述
我们解决在实时图形流水线中高效去耦合和重新使用着色的问题。我们的目的是支持高可见度采样率和随机效果,而仅仅对最小的一组可见样本进行着色。为此目的,我们将着色延迟直到光栅化之后,并将所生成的可见样本分类来提取一致性。为使之高效,我们的体系结构在块上操作以将所有数据保持在碎片上,并且每个可见度样本仅持有对一个着色点的紧致参考。
在一些实施例中,样本后可见度的显式分类具有一些独特益处。首先,不需要着色器缓冲机制,减少了硬件复杂性。其次,已延迟的着色仍将以三角形次序进行,它允许随后的三角形属性的着色,并使得传统的逐三角形内插设置成为可能。它也允许呈现期间的状态改变,使得应用对于已延迟的着色的使用不可知,从而避免对单个大型着色器的需要。缺点在于分类所需的片上存储器和带宽,但这些成本是恒定的且独立于场景复杂性,因此很适合硬件实现。
我们提出了新颖的块的(中间分类)硬件体系结构,它将去耦合采样与延迟着色的益处进行组合。我们的体系结构是针对具有高可见度速率以及跨图像、镜头和时间随机分布的样本的高效经延迟着色,同时最小化片外的带宽使用来设计的。对于每个块,向前的传递随每个可见度样本存储一个着色点,而不是完全的G-缓冲器条目。该着色点包括原语标识符和着色坐标。在一些实现中,着色坐标以莫顿(Morton)序来编码。在解析传递中,块中的各着色点的片上基数分类产生要被着色的各组着色点的一致性列表。在一些实施例中,这些组是四边形的使得导数可通过有限差异来逼近。在一些其它实施例中,组是各单个着色点,使得各着色点单独被着色。四边形将被用作非限制性示例。使用现有机制将这些分派到着色器核心,例如,在一些图形处理器中使用的重新排序缓冲器。仅有的改变是在四边形退役之前,结果可被散出到样本阵列,而不是仅仅一个像素。
在向前传递中,着色坐标可使用同一个映射策略来计算,如现有着色器基于高速缓存的方案,例如〔Ragan-Kelley等,图形流水线的去耦合采样,图形上的ACM事务处理,2011,30(3)册〕。对我们的算法的输入是密集的可见度样本集,从中我们找到着色点的代表集。这允许跨多个样本重新使用着色,即使这些样本是空间扩展出去的。输入样本的生成与我们的工作不相关,但是我们从包括高效随机光栅化器的未来图形硬件流水线的视角来看它。
时空封闭挑选对于降低光栅化成本和相关联的深度缓冲器带宽而言是重要的。然而,它不降低着色器执行的数量。我们的体系结构与封闭挑选的使用无关,因为挑选在光栅化之前发生,且真实的系统将可能整合流水线中的时空封闭的变体。
在解析传递中,所有的着色点被分类,例如使用基数分类。基数分类是用于快速分类密钥值对的直接方法,很适合硬件实现。该算法查看固定尺寸的数字,并执行通过数据的预定数量的传递。也可使用其它分类算法。
因为没有使用着色器缓冲机制,所有的数据可被轻易地流化而无延迟和复杂的同步。分类步骤确保四边形以与普通静态呈现相同的顺序被着色,它确保了好的纹理缓冲位置。此外,因为三角形按次序着色,顶点属性着色和标准逐三角形内插设置可以按经延迟传递来完成,为此重新使用现有硬件。这是与基于着色器缓冲的经延迟着色方案的关键不同。这也意味着状态改变是可能的,例如,切换像素着色器中间流、避免对单个大型着色器的需要,并使得经延迟着色对于用户非常透明。所呈现的体系结构对于非随机呈现而言也是有用的,因为它本质上提供具有经延迟着色的益处的硬件支持的多样本防混淆(MSAA)。
在图1中,我们正随机呈现从左到右移动的三角形。方块“S”代表一个块,我们已经向其装箱了两个三角形(框10)。这些三角形被光栅化(框12)以产生在块内部的可见度样本。每个可见度样本被映射到它命中的原语上的着色点。着色点包括着色位置的三角形标识符和坐标,该坐标可以是莫顿序坐标(标注了着色点的盒内的数字)。莫顿序坐标使用交叉的x和y位。一个三角形标识符由从左上到右下的着色线来指示,另一个由从左下到右上的着色线来指示。
通过深度测试(框14)的样本的着色点被写到输出缓冲器。在经延迟的着色传递中,所有的着色点被分类(框16),如右边所示。每个着色点存储要向其写入其结果的块中的子像素位置(x,y)。该列表继续被浏览,且将分配用于像素着色(框18)的四边形着色成它们被发现的那样。着色四边形将以与普通向前的呈现相同次序显示。因此,每次遇到新的三角形时,可使用现有硬件执行顶点属性着色和三角形设置。当四边形完成时,它的经着色的结果被分散到与它的着色点相关联的子像素位置的列表。
图2示出了描绘在处理块时执行的操作的流程图。每个块代表屏幕空间区域并持有要被呈现到该区域的原语的列表。这些块通过将全部的原语装箱到它们覆盖的块来生成。一般而言,如果没有使用装箱,块可指整个屏幕空间区域。
算法的第一部分(框20、14、24和26)在块中执行全部原语的光栅化,将着色点写出到本地存储器。在第二阶段,全部的着色点被分类并随后被着色。
相比于传统的向前的光栅化流水线,操作的次序被改变使得全部光栅化12在着色18之前执行。在光栅化器12中,执行内部测试(框20)以计算每个原语的可见度样本。使用任意映射函数来为每个可见度样本计算着色点(框24)。着色点最终被写到缓冲器(框26)。当在菱形28处找不到更多样本且在菱形30处找不到原语时,光栅化结束。
在光栅化完成后,这些着色点被分类(框16)。通过浏览列表找到的四边形(框34)随后被着色(框36)。像素着色的结果被分散到与每个四边形相关联的子像素位置的列表(框38),而不是写到传统流水线中的单个像素(或具有MSAA的多样本的一致性阵列)中。深度测试14可在计算着色点之前(未示出)或之后执行,但它总是在像素着色之前执行。这总是期望的,以避免不必要的工作,它防止着色器计算定制深度。通过在光栅化循环中调用深度计算着色器,非常像向前呈现流水线上经延迟的呈现实现中的着色器计算G缓冲器条目,该限制可被克服。当在菱形40处确定没有更多的着色点遗留时,流程结束。
为了将带下带宽保持在最小,在一些实施例中,我们的算法跨屏幕上的多个块本地地操作。否则,可见度样本的分类可能需要到全局存储器的几个往返行程。
所使用的特定的装箱策略对于我们其余算法而言是互不相关的。我们建议首先仅仅将绘制调用的划界框装箱。对于每个块,我们随后有全部潜在的重叠几何形状的列表,且我们可以计算存储装箱后的三角形所需的存储器占用的上界。具有高的深度复杂性的块也可被推测地细分。各三角形接着被装箱到屏幕空间块。这需要顶点着色器的定位部分被执行,以便计算移动/失去聚焦的三角形的划界框。我们不需要计算或存储其余的顶点属性。这些以后如果需要可以计算。
块的大小被适当地选择;较大块需要更多存储器和带宽,而较小块增加箱的伸展,即,每个三角形覆盖的块数量。在64×32像素块,失去聚焦且运动模糊的箱伸展常常在逼真场景上被限制到2-3。由于顶点着色和相关联的带宽被假定为在5D随机光栅化器中总成本的相对小的部分,这不应是限制因素。在64×32像素,每个块持有32k可见度样本,每个像素16个样本。该数字将用作非限制性示例。
对于每个块,我们随机地光栅化全部被装箱的三角形。可使用任何随机光栅化算法,诸如高效分层遍历。该光栅化器对块的小的本地片上深度和输出缓冲器不利。这些被假设为4字节/每个样本,对于具有64×32像素块的总的32k·8B=256kB,。
对于通过深度测试的每个所生成的可见度样本,评估映射函数来计算对应的着色点。通常的映射可被表达为3×3矩阵变换,紧接着归一化。映射函数可以,例如,将样本的(x,y,u,v,t)参数映射到u=v=t=0处的静态三角形(着色应当在此计算)上的屏幕空间像素坐标(x,y)。许多可见度样本通常映射到同一着色坐标。
我们紧致地编码着色点并将其存储到输出缓冲器。编码的简单示例可以是三角形标识符(例如,21位)和相对于块的着色位置的屏幕空间像素坐标(例如,x和y的6+5位)的组合。着色位置按莫顿序(x和y位交叉)存储以最大化着色一致性。实践中,我们可能想要增加着色点精度以例如,允许被着色值之间的受限双线性内插。在不合理状态中,当块持有比ID范围可编码的更多三角形时,光栅化和着色阶段可重复。这导致可被应用避免的性能影响。
在光栅化块中的全部三角形之后,我们有块输出缓冲器,其中每个样本持有着色位置的一个三角形标识符和坐标(我们统称着色点)。这个缓冲器被传递到着色阶段。深度缓冲器没有被保留,除非需要用于其它目的。
着色阶段由随后对块中的所有着色点进行分类而开始。可通过使用片上基数分类或其它分类算法来完成。分类密钥是着色点(例如32位)且值为块(例如,64×32块15位,16样本/像素)内的样本的子像素位置。尽管分类样本听起来昂贵,以下的估计示出了片上带宽应当是可管理的。基数分类可被构建为小的固定函数,直到针对指定的片上缓冲器操作。
在分类之后,我们具有着色点列表,希望地具有许多副本。该列表随后被浏览,并且无论何时没有包括在当前的四边形中的着色点被找到,新的四边形开始且前面的准备分派给像素着色。这非常类似于当前的光栅化器的操作,除了浏览变换被后续浏览代替以寻找着色四边形。不需要复杂的缓冲或参考计数。我们有希望重新使用持有运行的四边形的现有硬件缓冲器。
注意到,使用所提议的三角形标识符和莫顿序着色坐标的编码,着色四边形将以与传统向前光栅化器相同的次序生成。因此,来自一个三角形的所有的四边形将在来自下一个的四边形之前被生成。我们可以至少以两种方式使用这个。首先,顶点属性着色可被延迟。无论何时遇到新三角形,我们向现有硬件顶点缓冲器请求其顶点。缓冲器未命中导致顶点着色被执行,就像在普通流水线中一样。因此,我们不需要在最初的装箱过程中计算顶点属性或将其存储,仅仅定位。因此,顶点属性着色仅仅针对在最后的图像中可见的三角形完成,这相比于现有方式增加了益处。第二,传统三角形内插设置可当在着色点列表中遇到新的三角形时执行。因此,像素着色器就像在常规向前的流水线中一样操作,使用在三角形设置中预先计算了的梯度来内插属性。
当四边形完成着色时,结果被写到分配给相同四边形的所有的子像素位置。取决于分类,这些位置被当做子像素坐标的线性阵列而发现,即,每个着色点像持有作为其独特的子像素位置的值。子像素位置可属于不同像素。这不同与常规流水线,其中每个结果仅写到一个像素(或单个相似内的多个样本的组)。由于每个子像素坐标恰好发生一次,硬件不需要担心冲突的写。这意味着不需要记分或其它同步机制来命令写,这可以简化硬件设计。然而,由于写可能是在块内被空间地分散的,包括写聚合单元可能是有用的,写聚合单元在块解决之前针对本地缓冲器操作,并在全部着色完成之后写出到主存储器。
基数分类执行固定数量的传递通过数据,例如对11位数字和32位密钥我们将进行三次传递。每个传递将读取元素两次并写一次(即,首先构建直方图,然后将元素重新排序)。以此设置,用于分类块的片上带宽是960kB读和576kB写,在两个本地192kB缓冲器之间来回。对于具有更少三角形的块,我们可以将传递的数量减少到一或二,分别节约2/3或1/3的带宽。总之,为了60Hz的1920x1080像素呈现,我们将需要高达每秒56千兆字节(GB/s)的读+34GB/s的写速度。给定小尺寸的缓冲器和流读/写是可行的。作为比较,L1/L2/L3缓冲器通常已经具有数百或数千GB/s带宽,且它们允许更多的不连贯存取。
我们已经设计了我们的体系结构来确定如何可将去耦合的采样与经延迟的着色的益处进行组合,以及是否可能避免潜在的复杂着色缓冲机制。一些实施例的动机来自最小化片下存储器带宽,其在功耗方面非常昂贵。其次,我们想要尽可能地重新使用现存的固定功能单元。通过在较小的块上工作,一些实施例实现了这些目的,并延迟(顶点和像素两者)着色直到流水线中最后。三角形遍历被顺序浏览着色点的经分类列表代替。
在一些方面,我们的体系结构简化了流水线。例如,在光栅化期间,我们不需要担心像素着色执行,使得流水线化的实现更容易。此外,我们不必同步到子像素位置的写。当然,所增加的硬件成本是,首先是随机光栅化器的增加,以及固定功能的分类单元和相关联的缓冲器的引入。我们的体系结构的限制与现有基于块的延迟着色方案(例如,PowerVR和一些游戏引擎)所面临的问题较大地相同。即,输出混合和透明更难支持,且当太多几何形状覆盖单个块时有性能悬崖。
如图3所示的计算机系统130可包括通过总线104耦合至芯片组核逻辑110的硬驱动器134和可移除介质136。键盘和鼠标120或其它常规部件可经由总线108耦合至芯片组核逻辑。在一个实施例中,核心逻辑可以通过总线105耦合到图形处理器112,以及耦合到主处理器或主机处理器100。图形处理器112还可通过总线106耦合到帧缓冲器114。帧缓冲器114可通过总线107耦合至显示屏118。在一个实施例中,图形处理器112可以是利用单指令多数据(SIMD)体系结构的多线程、多核并行处理器。
在软件实现的情况下,相关的代码可以存储在任何合适的半导体、磁性或光存储器中,包括主存储器132或图形处理器内的任何可用存储器。因此,在一个实施例中,用于执行图1和2的序列的代码可被存储在诸如存储器132或图形处理器112之类的非瞬态机器或计算机可读介质中,且在一个实施例中,代码可由处理器100或图形处理器112执行。
图2是一流程图。在一些实施例中,该流程图中描述的序列可以硬件、软件和/或固件来实现。在软件实施例中,诸如半导体存储器、磁存储器或光存储器之类的非瞬态计算机可读介质可用于存储指令,且可由处理器执行以实现图2中所示的序列。
本文中所描述的图形处理技术可在各种硬件架构中实现。例如,图形功能可被集成在芯片集中。替代地,可使用分立的图形处理器。作为又一实施例,图形功能可由包括多核处理器的通用处理器实现。在本说明书通篇中对“一个实施例”或“一实施例”的引用意味着结合该实施例描述的特定特征、结构或特性包括在本发明包含的至少一个实现中。因此,短语“一个实施例”或在“一实施例中”的出现不一定指代同一实施例。此外,特定特征、结构或特性可按照与所说明的特定实施例不同的其他适当形式来创立,而且所有此类形式可涵盖在本申请的权利要求中。
虽然已经针对有限个实施例描述了本发明,但本领域技术人员将会理解从中得出的多种修改和变化。所附权利要求旨在覆盖落入本发明的真实精神和范围中的所有这些修改和变化。
Claims (17)
1.一种用于图形处理的方法,包括:
在图形处理器中,光栅化图形原语以生成可见度样本;
分类可见度样本来提取一致性;
在光栅化和分类之后,着色所述原语;以及
随每个可见度样本存储对着色点的参考。
2.如权利要求1所述的方法,其特征在于,包括存储具有原语标识符的参考。
3.如权利要求2所述的方法,其特征在于,包括存储具有莫顿序着色坐标的参考。
4.如权利要求1所述的方法,其特征在于,包括分类参考以发展要被着色的独特着色点的列表。
5.如权利要求4所述的方法,其特征在于,包括组装独特着色点的组,并对着色点的所述组进行着色。
6.如权利要求5所述的方法,其特征在于,包括将着色结果写出到每个可见度样本。
7.一种用于图形处理的设备,包括:
用于光栅化图形原语以生成可见度样本的装置;
用于分类可见度样本来提取一致性的装置;
用于在光栅化和分类之后,着色所述原语的装置;以及
用于以每个可见度样本存储对着色点的参考的装置。
8.如权利要求7所述的设备,其特征在于,包括用于以原语标识符存储参考的装置。
9.如权利要求8所述的设备,其特征在于,包括用于以莫顿序着色坐标存储参考的装置。
10.如权利要求7所述的设备,其特征在于,包括用于分类参考以发展要被着色的独特着色点的列表的装置。
11.如权利要求10所述的设备,其特征在于,包括用于组装独特着色点的组,并将着色点的所述组着色的装置。
12.如权利要求11所述的设备,其特征在于,包括用于将着色结果写出到每个可见度样本的装置。
13.一种用于图形处理的装置,包括:
图形处理器,所述图形处理器用于光栅化图形原语以生成可见度样本、分类可见度样本以提取一致性,并且在光栅化和分类之后,着色所述原语,并且以每个可见度样本存储对着色点的参考;以及
存储器,耦合至所述处理器。
14.如权利要求13所述的装置,其特征在于,所述处理器以原语标识符存储参考。
15.如权利要求14所述的装置,其特征在于,所述处理器以莫顿序着色坐标存储参考。
16.如权利要求13所述的装置,其特征在于,所述处理器分类参考以发展要被着色的独特着色点的列表。
17.如权利要求16所述的装置,其特征在于,所述处理器组装独特着色点的组,并将着色点的所述组着色。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2011/068023 WO2013101150A1 (en) | 2011-12-30 | 2011-12-30 | A sort-based tiled deferred shading architecture for decoupled sampling |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104025181A CN104025181A (zh) | 2014-09-03 |
CN104025181B true CN104025181B (zh) | 2016-03-23 |
Family
ID=48698384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180076182.5A Expired - Fee Related CN104025181B (zh) | 2011-12-30 | 2011-12-30 | 用于去耦合采样的基于分类的块延迟着色体系结构 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20130271465A1 (zh) |
CN (1) | CN104025181B (zh) |
WO (1) | WO2013101150A1 (zh) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9305324B2 (en) * | 2012-12-21 | 2016-04-05 | Nvidia Corporation | System, method, and computer program product for tiled deferred shading |
US10169906B2 (en) * | 2013-03-29 | 2019-01-01 | Advanced Micro Devices, Inc. | Hybrid render with deferred primitive batch binning |
US10957094B2 (en) | 2013-03-29 | 2021-03-23 | Advanced Micro Devices, Inc. | Hybrid render with preferred primitive batch binning and sorting |
JP6205200B2 (ja) * | 2013-08-01 | 2017-09-27 | 株式会社ディジタルメディアプロフェッショナル | ソート機能を持つ画像処理装置及び画像処理方法 |
US20150058390A1 (en) * | 2013-08-20 | 2015-02-26 | Matthew Thomas Bogosian | Storage of Arbitrary Points in N-Space and Retrieval of Subset Thereof Based on a Determinate Distance Interval from an Arbitrary Reference Point |
US10198856B2 (en) * | 2013-11-11 | 2019-02-05 | Oxide Interactive, LLC | Method and system of anti-aliasing shading decoupled from rasterization |
US9569883B2 (en) * | 2013-12-12 | 2017-02-14 | Intel Corporation | Decoupled shading pipeline |
US9940686B2 (en) | 2014-05-14 | 2018-04-10 | Intel Corporation | Exploiting frame to frame coherency in a sort-middle architecture |
US9547918B2 (en) * | 2014-05-30 | 2017-01-17 | Intel Corporation | Techniques for deferred decoupled shading |
US10242493B2 (en) | 2014-06-30 | 2019-03-26 | Intel Corporation | Method and apparatus for filtered coarse pixel shading |
CN104392479B (zh) * | 2014-10-24 | 2017-05-10 | 无锡梵天信息技术股份有限公司 | 一种利用灯光索引号对像素进行光照着色的方法 |
US10249079B2 (en) * | 2014-12-11 | 2019-04-02 | Intel Corporation | Relaxed sorting in a position-only pipeline |
KR102370617B1 (ko) * | 2015-04-23 | 2022-03-04 | 삼성전자주식회사 | 적응적 샘플링을 수행하여 영상을 처리하는 방법 및 장치. |
US9922449B2 (en) | 2015-06-01 | 2018-03-20 | Intel Corporation | Apparatus and method for dynamic polygon or primitive sorting for improved culling |
US10180825B2 (en) * | 2015-09-30 | 2019-01-15 | Apple Inc. | System and method for using ubershader variants without preprocessing macros |
US10235811B2 (en) | 2016-12-29 | 2019-03-19 | Intel Corporation | Replicating primitives across multiple viewports |
US10157493B2 (en) * | 2017-04-01 | 2018-12-18 | Intel Corporation | Adaptive multisampling based on vertex attributes |
US10235799B2 (en) * | 2017-06-30 | 2019-03-19 | Microsoft Technology Licensing, Llc | Variable rate deferred passes in graphics rendering |
US10747783B2 (en) * | 2017-12-14 | 2020-08-18 | Ebay Inc. | Database access using a z-curve |
US10628910B2 (en) | 2018-09-24 | 2020-04-21 | Intel Corporation | Vertex shader with primitive replication |
US11436783B2 (en) | 2019-10-16 | 2022-09-06 | Oxide Interactive, Inc. | Method and system of decoupled object space shading |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101057261A (zh) * | 2004-11-15 | 2007-10-17 | Arm挪威股份有限公司 | 三维图形处理 |
CN102272798A (zh) * | 2008-12-31 | 2011-12-07 | 英特尔公司 | 曲面细分时间随曲面细分量线性增长的镶嵌器 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6697063B1 (en) * | 1997-01-03 | 2004-02-24 | Nvidia U.S. Investment Company | Rendering pipeline |
US6856320B1 (en) * | 1997-11-25 | 2005-02-15 | Nvidia U.S. Investment Company | Demand-based memory system for graphics applications |
US7068272B1 (en) * | 2000-05-31 | 2006-06-27 | Nvidia Corporation | System, method and article of manufacture for Z-value and stencil culling prior to rendering in a computer graphics processing pipeline |
US6630933B1 (en) * | 2000-09-01 | 2003-10-07 | Ati Technologies Inc. | Method and apparatus for compression and decompression of Z data |
WO2004072907A1 (en) * | 2003-02-13 | 2004-08-26 | Koninklijke Philips Electronics N.V. | Computer graphics system and method for rendering a computer graphic image |
US9218689B1 (en) * | 2003-12-31 | 2015-12-22 | Zilabs Inc., Ltd. | Multi-sample antialiasing optimization via edge tracking |
US9076265B2 (en) * | 2006-06-16 | 2015-07-07 | Ati Technologies Ulc | System and method for performing depth testing at top and bottom of graphics pipeline |
US8009172B2 (en) * | 2006-08-03 | 2011-08-30 | Qualcomm Incorporated | Graphics processing unit with shared arithmetic logic unit |
US8379019B2 (en) * | 2007-12-26 | 2013-02-19 | Advanced Micro Devices, Inc. | Fast triangle reordering for vertex locality and reduced overdraw |
EP2380353B1 (en) * | 2009-01-19 | 2017-11-08 | Telefonaktiebolaget LM Ericsson (publ) | Image processing for memory compression |
JP2011128713A (ja) * | 2009-12-15 | 2011-06-30 | Toshiba Corp | 画像処理装置および画像処理プログラム |
US9183608B2 (en) * | 2009-12-23 | 2015-11-10 | Intel Corporation | Image processing techniques for tile-based rasterization |
KR101683556B1 (ko) * | 2010-01-06 | 2016-12-08 | 삼성전자주식회사 | 타일 기반의 렌더링 장치 및 렌더링 방법 |
GB201004673D0 (en) * | 2010-03-19 | 2010-05-05 | Imagination Tech Ltd | Processing of 3D computer graphics data on multiple shading engines |
KR101719485B1 (ko) * | 2010-09-20 | 2017-03-27 | 삼성전자주식회사 | 그래픽 처리 유닛에서의 사전 픽셀 제거를 위한 장치 및 방법 |
US8780112B2 (en) * | 2011-06-08 | 2014-07-15 | Pacific Data Images Llc | Coherent out-of-core point-based global illumination |
-
2011
- 2011-12-30 US US13/992,410 patent/US20130271465A1/en not_active Abandoned
- 2011-12-30 WO PCT/US2011/068023 patent/WO2013101150A1/en active Application Filing
- 2011-12-30 CN CN201180076182.5A patent/CN104025181B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101057261A (zh) * | 2004-11-15 | 2007-10-17 | Arm挪威股份有限公司 | 三维图形处理 |
CN102272798A (zh) * | 2008-12-31 | 2011-12-07 | 英特尔公司 | 曲面细分时间随曲面细分量线性增长的镶嵌器 |
Non-Patent Citations (1)
Title |
---|
High-Quality Spatio-Temporal Rendering using Semi-Analytical Visibility;Carl Johan Gribel et al;《ACM Transcations on Graphics》;20110731;第30卷(第4期);54:1-54:11 * |
Also Published As
Publication number | Publication date |
---|---|
CN104025181A (zh) | 2014-09-03 |
US20130271465A1 (en) | 2013-10-17 |
WO2013101150A1 (en) | 2013-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104025181B (zh) | 用于去耦合采样的基于分类的块延迟着色体系结构 | |
US6798421B2 (en) | Same tile method | |
US11113790B2 (en) | Adding greater realism to a computer-generated image by smoothing jagged edges | |
CN106204712B (zh) | 分段线性不规则光栅化 | |
US20020130886A1 (en) | Antialias mask generation | |
CN103810742B (zh) | 图像渲染方法和系统 | |
US10614613B2 (en) | Reducing noise during rendering by performing parallel path space filtering utilizing hashing | |
US10055883B2 (en) | Frustum tests for sub-pixel shadows | |
CN109478310A (zh) | 在计算环境中使用纹素着色器的多分辨率延迟着色 | |
WO1997005576A1 (en) | Method and apparatus for span and subspan sorting rendering system | |
CN107038742A (zh) | 屏幕空间管线中的多通道渲染 | |
CN108335349A (zh) | 利用神经网络滤波图像数据 | |
US20230269391A1 (en) | Adaptive Pixel Sampling Order for Temporally Dense Rendering | |
CN102915563A (zh) | 三维网格模型透明绘制的方法及其系统 | |
US11429534B2 (en) | Addressing cache slices in a last level cache | |
Fernando et al. | Programming graphics hardware | |
CN107784622A (zh) | 图形处理系统和图形处理器 | |
US11941743B2 (en) | Generation of sample points in rendering applications using elementary interval stratification | |
US20030164823A1 (en) | 3D graphics accelerator architecture | |
US11120609B2 (en) | Reconstruction for temporally dense ray trace rendering | |
US20220028026A1 (en) | Apparatus and method for enhancing graphics rendering photorealism | |
CN107689076A (zh) | 一种用于虚拟手术系统切割时的高效渲染方法 | |
Zirr et al. | Object-order ray tracing for fully dynamic scenes | |
Misaki et al. | Cache-aware, in-place rotation method for texture-based volume rendering | |
Nah et al. | Z 2 traversal order: An interleaving approach for VR stereo rendering on tile-based GPUs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160323 Termination date: 20211230 |
|
CF01 | Termination of patent right due to non-payment of annual fee |