CN104025110A - 用于制造硬件装置的方法和硬件装置 - Google Patents

用于制造硬件装置的方法和硬件装置 Download PDF

Info

Publication number
CN104025110A
CN104025110A CN201280064806.6A CN201280064806A CN104025110A CN 104025110 A CN104025110 A CN 104025110A CN 201280064806 A CN201280064806 A CN 201280064806A CN 104025110 A CN104025110 A CN 104025110A
Authority
CN
China
Prior art keywords
time
algorithm
hardware unit
real
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280064806.6A
Other languages
English (en)
Inventor
于尔根·格斯纳
安杰拉·沙特莱特内尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN104025110A publication Critical patent/CN104025110A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3234—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving additional secure or trusted devices, e.g. TPM, smartcard, USB or software token

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Storage Device Security (AREA)

Abstract

本发明涉及一种用于制造用于实施至少一种加密算法(3)的硬件装置(1)的方法，该硬件装置特别是可信赖平台模块。该硬件装置(1)符合实时类，也就是说，它满足能预定的用于所谓的实时(Realtime)应用的运行时间要求。该制造方法包括以下步骤：提供(S1)至少一种程序编码类型的加密算法(3)；确定(S2)用于算法(3)的最大/最长实施时间(WCET)；制造(S3)操纵保护的硬件组件(1)，其适合/设计用于实施算法(3)；以及根据该最大/最长实施时间(WCET)将硬件组件(1)对应于(S4)实时类。

Description

用于制造硬件装置的方法和硬件装置
技术领域
本发明涉及一种用于制造硬件装置的、例如以可信赖平台模块(Trusted Platform Module)形式的操作安全的硬件模块的方法。此外还提出了一种相应的硬件装置。
背景技术
可信赖平台模块(TPM)被理解为是一种根据可信赖计算组织(TCG，Trusted Computing Group)的预定规范制造的芯片。对此，可信赖计算组织提供用于可信赖计算平台的开放式标准，其中，将可信赖平台理解成：对于预定的目标以预定义的方式和方法可靠表现的芯片或计算机平台。
在此，相应的TPM-硬件作为集成电路或芯片实施安全性功能，并且可以应用在不同的装置中，例如应用在个人电脑(PC)、笔记本电脑(Notebook)、平板电脑(PAD)、移动电话或网络中的网络装置中。TPM之中包括了明确的密钥，其可以用于鉴定应用了TPM的计算机。在常见的应用中，例如对于配备有TPM-模块的个人电脑而言，TPM的计算速度在大多数情况下是不重要的。工业应用中的密码式协处理器通常也不具备实时能力。
但是仍然期待的是，在具有实时要求的领域中、例如在自动化技术领域中，也可以准备好可靠的具备实时能力的模块，其特别地实施了密码应用。过去对于这方面，准确地详细说明这种硬件装置是特别困难的。
发明内容
因此，本发明的目的在于，提出一种经过改进的用于制造相应的硬件装置的方法。
据此提出一种用于制造硬件装置的方法，该硬件装置特别地是可信赖平台模块，且用于实施至少一种算法，特别是加密算法。其中，硬件装置优选地具备实时能力并且符合例如一个实时类，并且该方法包括以下步骤：
提供至少一种程序编码类型的算法；
确定用于该算法的最大或最长时间；
制造操作保护的硬件装置，该硬件装置设计用于实施所述算法；
和
根据最大实施时间将硬件装置对应于实时类。
在此，将也可被称为芯片、IC-线路或硬件模块的硬件装置优选地实现为可信赖平台模块。对此，根据TCG-规范设计TPM-模块。但是也可行的是，根据不同但却类似的规范来设计硬件装置。对于算法的相应的最大的或最长的实施时间例如用时钟脉冲周期或者实施算法所必需的浮点运算的数量来确定，该算法例如可以存在于程序编码，如C语言或其它编程语言中。
通过例如根据IAONA或根据IEC-61784-2的分类标准将硬件装置归入到一个实时类中，确保了硬件装置始终在对于所实施的算法的最大实施时间内实施该算法。因而，实时-或者说Real-Time-应用成为可能。由此，硬件装置特别适合在生产过程自动化或工业自动化系统中使用。
对于硬件装置而言，可以考虑例如将加密-或认证函数和更安全的密钥存储作为算法。在选择或设计程序编码类型的算法时，优选地检测并注册在执行算法时可能出现的所有可能的实施路径。执行路径是可以被计算、发现或确定的。在设计阶段还可以例如以UML-建模的方式并借助于时钟或者定时器根据可能的执行路径，即程序运行，调整特别是实施了密码函数的算法。
此外，本方法优选地还包括检测、计算、确认或确定对于算法的所有执行路径的执行时间以及计算时间。通过比较例如借助必需的时钟脉冲周期测量的执行时间，可以确定用于执行该算法所需的最大时间。该最大或最长执行时间用于分类被制造为操纵保护式的硬件模块或者说硬件装置。
此时，可以将硬件模块例如实施为FPGA或ASIC。从这方面来说可以获得具备实时能力的具有密码功能的硬件装置，其特别适合应用在自动化网络中。相应硬件的使用者准确地了解了，例如模块回应请求的计算有多快。
此外，本方法在一种变体中还可以包括：为输入参数预定最大的数据长度，其中，根据该输入参数实施该算法。可以考虑例如将密钥用作输入参数，该预定的密钥具有以比特(Bit)或字节(Byte)为单位的长度。由此在设计-和制造阶段可以获得对于硬件装置的标准化的且限定的最大实施时间。该最大实施时间也被称作WCET(Worst Case Execution Time，最坏执行时间)。
该方法优选地包括：借助非优化的编译器编译程序编码。例如应用优化-WCET的编译器，而非一般常见的优化-ACET、-OCET的编译器(ACET＝Average Case Execution Time平均情况执行时间、OCET＝OptimalCase Execution Time最佳情况执行时间)。随即根据硬件转换编译的程序编码，从而使程序逻辑以硬件形式存在。为了确定或验证算法的最大或最长实施时间，可以使用WECT-分析工具。WECT被理解为最坏执行时间(Worst Case Execution Time)。
可以如下地扩展用于制造硬件装置的方法，即制造一系列的硬件模块，并且每个硬件模块被归入实时类中。例如可以制造能用于预定的应用范围的具有能预定的Real-Time-或者实时-规范的硬件模块。在对应于实时类的硬件模块中，在最大实施时间内实施算法，这可以通过实时分类向硬件装置的使用者可靠地显示。
例如存在这种可能，即一个系列的相应的硬件模块实施一个预定的算法并且不同系列的硬件模块实施不同的算法。此时可以例如实施以下算法，其用于实施用于散列值计算的例如SHA-1、SHA-256的方法、例如DES、2DES、AES的对称加密方法、例如RSA、ECDSA的不对称加密方法或者用于生成随机数的方法。
此外还提出一种根据前述方法制造的可信赖-平台-模块。该可信赖-平台-模块可以应用在计算机装置中，例如PC中或者自动化系统的装置中。
此外还提出一种计算机程序产品，其在一个或多个由程序控制的装置的至少一部分上促进上述用于制造硬件装置的方法实施。
一种例如计算机程序-介质的计算机程序-产品，可以提供或传递该产品例如以存储工具形式、如存储卡、USB-记忆棒、CD-ROM、DVD或者也以可从网络中的服务器上下载的数据的方式。这可以例如在无线通信网络中通过与该计算机程序-产品或计算机程序-介质进行相应数据的传输来实现。特别是可以考虑将由程序控制的用于集成电路的设计系统作为由程序控制的装置。
本发明的其它的可能实施方案也包括由本方法的或硬件装置的之前或者随后参考实施例说明的特征的组合或实施方式的组合。其中，本领域专业技术人员也可以补充或修改单个方面作为对本发明的相应基本形式的改进或补充。
附图说明
结合以下对参照附图详细阐述了的实施例的说明，使本发明的前述属性、特征和优点以及实现这些的方式和方法更加明确易懂。
其中示出：
图1是具有硬件装置的第一实施方式的实时通信的示意图；
图2是对用于在硬件装置中实施的算法的实施时间分布的示意图；
图3是具有可信赖-平台-模块作为硬件装置的质询-响应-装置的一种实施方式的示意图；
图4是为了说明用于制造硬件装置的方法的一种变体的示意流程图；
图5是为了说明用于制造硬件装置的方法的另一种变体的示意流程图的局部；和
图6是用于对实施路径的确定进行说明的程序编码中的一部分的示意图。
在图中，如未特别说明，相同的或功能相同的部件具有相同的参考标号。
具体实施方式
被设计为可信赖平台模块形式的具备实时能力的硬件装置实时地提供用于入口控制的、用于加密/解密的、以及用于验证的密码函数。特别是可以考虑将自动化系统作为实时应用，其中，自动化装置配备有相应的TPM并且通过分支广泛的通信网络、特别是开放式网络相互通信。在此特别期望的是，将TPM设计为实时应用。
正如在图1中示意性地示出的，在常见的质询-响应-装置中由主-装置2将请求消息RQ发送至TP-模块或者说操纵保护的硬件装置1处。这发生在时间点t0。此时，利用将在下面进行说明的方法制造硬件装置1。对此特别地，根据TCG-规范实现TP-模块1。也就是说，特别地分配了明确的签注-密钥，其中，密钥的私钥部分内置在TPM中并且是不可读取的。其储存了存储-路径-密钥，也储存了认证-身份-密钥。此外还在可信赖-平台-模块1中实施安全的随机数生成器。此外还可以存在安全功能，例如封锁、迁移、保护密钥、通过例如Privacy-CA或直接-匿名-认证(Direct-Anonymous-Attestation)等认证方法的证书。
应用较为广泛的能够以计算机程序形式或者程序编码形式存在的算法是散列-值的计算，例如作为HMAC-SHA1。这在图1中示例性地示出。主-装置2在时间点t0通过合适的通信网络将请求消息RQ(Request)发送至设计为可信赖-平台-模块的硬件装置1处，该通信网络可以例如是因特网，或者也可以是根据已知协议的无线网络连接。其中，所传输的数据包括头部H(Header)、尾部T(Trailer)和也被称作随机质询RC(RandomChallenge)的随机请求数据。TPM在时间点t1检测请求RQ。
根据该随机质询RC，硬件装置1计算质询响应(Challenge Response)CR＝HMAC-SHA1(RC，SS)。此时应用公共密码或者说共享密钥SS(Shared Secret)。
在计算完成后，TPM1在时间点t2发送请求-回复或者说质询响应CR。所传输的数据再次包括头部H和尾部T。主-装置2在时间点t3收到回复-消息CR。
在图1中从上到下定向地示出时间变化。特别是在例如因特网的开放式网络中进行传输时，实时计算是必要的，实时计算意味着在预定的时间内传递质询响应CR。所示出的可信赖-平台-模块1被实施为具备实时能力的可信赖-平台-模块。也就是说，对于算法的处理时间或实施时间是确定的并且是通过硬件预定的，该算法执行例如计算散列函数的加密函数。在示出的实例中，用于生成回复CR的最长或最大实施时间为t2-t1。也可以认为WCET＝t2-t1。
正如在后面还将进一步说明的，为了满足实时要求，在设计时和通过例如统一建模语言(Unified Modelling Language,UML)建模时以及在制造可信赖-平台-模块时都会考虑到这一点。可信赖-平台-模块1由此获得证明TPM的实时能力的说明，并且因此能够对应于实时类中。也可以认为，所制造的可信赖-平台-模块1提供了特定的服务质量(QoS，Quality ofService)，并且因此可以应用在配备具有实时能力的硬-和软件的环境中。
具备实时能力的可信赖-平台-模块的、或者密码模块的、以及硬件模块的优点在于，可以在自动化技术中特别有利地使用它们。通过满足TPM的实时要求，它们能够取代目前常见的在所应用的组件之间的物理安全机制，从而特别是在开放式网络中应用这些具备实时能力的可信赖-平台-模块是有利的。
下面将实时要求理解为，例如加密算法的预定算法的确定的实施时间是在预定环境下实现的。对此，如图1中所示，在所有情况下都确保了预定的最大实施时间，例如传递质询响应。通常将实时应用也理解为一种计算，其特别迅速地、即具有优异表现地进行。通过为可信赖-平台-模块指出实时类，相应的应用环境可以更安全地利用算法的确定性计算进行计算。
为了说明对于算法的实施时间分布，在图2中示例性地示出了在时间内的实施时间分布D。通常根据输入参数进行算法的计算或实施。就此而言，在算法的不同运行中或者通过硬件进行处理的不同运行中，可能产生不同的实施时间。在此，图2示出在运行时间下限LTB(Lower TimingBound)和运行时间上限UTB(Upper Timing Bound)之间的对于一种未加详述的算法的实施时间的分布情况。该算法例如可以是随机数提供、密码-算法、散列-算法或可信赖-平台-模块中的其它的必要计算。
该分布不规律地分散在LTB和UTB之间。可能的实施时间处于相对较短的最佳实施时间BCET(Best Case Execution Time)和最差实施时间WCET(Worst Case Execution Time)之间。用PET(Possible Execution Time)表示可能的实施时间。此外还给出了测量到的最小实施时间MLET和测量到的最大实施时间MXET。
为了对可信赖-平台-模块进行说明并将其对应于实时类中，必须确定对于反映算法的程序逻辑的所实施的硬件的最大或最长实施时间(WCET)。影响WCET的因素是程序逻辑和转化到相应的机器编码的过程。此外，WCET还取决于所采用的硬件结构和时钟脉冲频率，并且此外，输入数据的大小或长度也是影响WCET的因素之一。
需要在可信赖-平台-模块中实施的算法例如以根据DIN66001的程序流程计划图的方式，或者以其它借助UML的控制流图的方式来表示。借助程序流程计划图可以详细列出具有不同长度的在程序内的流程路径。下面特别考虑了对称的和不对称的加密算法、散列-算法和随机数生成器。通常在可信赖-平台-模块中实施它们。
特别地可以考虑将ASIC或FPGA作为硬件实施方式。将专用集成电路(ASIC＝Application Specific Integrated Circuit)实现为集成电路，其中，其功能实际上不再是可操纵的。在此，作为片上系统(SoC,System on aChip)的ASIC可以配备有存储器、微处理器或类似装置。
现场可编程门阵列(FPGA，Field Programmable Gate Array)同样也可以用于实现例如可信赖-平台-模块的操纵保护的硬件装置。
在制造可信赖-平台-模块时，为了获得确定性计算的时间或者WCET，此时确定输入数据的大小或数据长度。例如可以根据Profinet-标准以数据报的方式(如图1中所示)使用数据。由此可以从一开始便确定Profinet-数据报中的数据量，数据报例如包括头部、尾部及相应数据，从而可以在程序流中检测程序编码中的所有路径的实施时间。此时也可以检测故障情况，从而能够将所有可能的路径实施时间中最长的确定为最大实施时间。这也可以成为对程序流程的静态分析。
随后例如根据最长实施路径所需的时钟脉冲周期的数量确定最大实施时间。可替代的或补充的也可以应用例如基于分析-树(Parse-Tree)的方法或模拟实施时间等方法。
特别是在处理密钥时，或者处理作为用于算法的输入参数的初始数据时，预先固定数据长度、例如比特或字节的数量，从而可以可靠地确定最大实施时间。
在图3中示出了具有可信赖-平台-模块1作为硬件装置的质询-响应-装置100的实施方式的示意图。
在图4、5和6中示出用于说明一种对于可信赖-平台-模块1的制造方法的流程图的变体和局部。如图1中已经示出的，该制造方法的目的在于提出一种特别的计算机装置，例如自动化装置10，其配备了具有实施能力的可信赖-平台-模块1。此时，可信赖-平台-模块1包括用于已预定长度的密钥的存储器11。主-装置2发送请求RQ并且在通过可信赖-平台-模块1对回复RP进行确定性计算后获得回复。由此可以确保自动化装置10例如属于所属的自动化网络并且其及时向主-装置2证明其身份。
为了可信赖地制造可信赖-平台-模块1，在制造方法的第一步骤S1中提供至少一种算法，例如用于计算散列-值的算法、随机数生成器或者对称的或不对称的加密-算法。以程序运行编码的方式提供该算法。例如在图6中示例性示出一部分算法3。也可行的是，制造实现多种算法的硬件装置。在步骤S1中考虑的情况是，其中仅示例性地设有算法3。
在下一步骤S2中确定对于算法3的最大或最长实施时间。对于预定的算法3的最长或最大实施时间的影响因素，要说明的特别是预定的输入参数，例如密码参数、密钥长度、算法或类似参数。此外还确定了由算法得出的参数和在故障情况下算法的预定应对。例如在访问可信赖-平台-模块1的存储器11中的密钥时，也随之确定了所应用的加载软件或函数的访问时间。由此也可以确定性地得到存储器的类型和密钥的长度，从而可以根据这些因素确定最长或最大实施时间WCET。
此外，如图5中所示，在步骤S21中进行对算法3的所有可能的实施路径检测。这意味着，如此地分析例如表现为程序编码或UML的算法，即所有可能的实施路径都是已知的。随后在步骤S22中测量或计算算法3的检测到的实施路径的所有可能的实施时间。该实施时间例如用浮点计算的数量或者也用时钟脉冲周期的数量来表示。
在如图6示出的算法的实例中，例如在一个外循环中开始N个可能的循环进程，在取决于运行参数J的内循环中同样也开始N个进程。在“begin”和“end”之间的程序段中总共得到(N+1)N/2个实施方案。在更复杂的算法中，例如在用于计算散列-值的算法或者对称的或不对称的加密算法、例如DES、AES、RSA或ECDSA中，产生了相似的运行路径数量，可以分别考虑这些路径。作为结果，获得待实施的算法的最大运行时间WCET，其对应于最长的运行路径。
随后以操纵保护的硬件装置的方式进行算法的实施方案。对此特别指的是作为芯片(Chip)和ASIC的可信赖-平台-模块。特别是一种在制造完成后不可更改的作为ASIC实施的可信赖-平台-模块。就此而言，确定性的最大运行时间WCET是通过方法步骤S1至S3中的制造过程来确定的。随后可以由制造者根据所应用的技术给出相应的时钟脉冲频率的范围。根据用于作为ASIC的可信赖-平台-模块的时钟脉冲频率，可能的是，在毫秒或纳秒级规定最大实施时间。就此而言，制造者可以将所制造的可信赖-平台-模块分类到实时类中。这取决于对于在可信赖-平台-模块中实施的算法的确定性最大实施时间在步骤S4中进行，该时间是通过方法步骤S1至S3定义的。
其中也可能的是，制造适用于不同实时要求的不同类型的可信赖-平台-模块。在使用者进行操作时，从与应用领域相应的预定的实时类中选择可信赖-平台-模块。如果将可信赖-平台-模块例如应用在传感器网络中，其中，传感器仅偶尔将传感器信号传递到监控装置处，那么，例如应用与相对较高的WCET相对应的实时类的慢速可信赖-平台-模块便已足够。
也可以将硬件模块、确切地说将可信赖-平台-模块1实施为可部分编程的FPGA。然后例如使用者可以根据实时要求继续调整作为TPM的FPGA。例如能够确定密码函数、时钟脉冲频率、输入-和输出宽度或所应用的内部存储器11。然而也存在这种可能，即通过在制造期间对实时类的划分规定确定性最大实施时间。
对于所提出的为了确定性地规定对于可信赖-平台-模块的实时要求的措施，补充的或替换的是，可以将初始密钥规定为可信赖-平台-模块上的自身受到访问保护的所谓的信任-锚(Trust-Anker)。然后从中推导出的密钥可以永久地或暂时地存放在装置中的其它存储介质上，可信赖-平台-模型被安装到装置中。由此不必将所有必需的密钥储存在TPM内。为了解密存放在TPM外部的数据随后也参与到WCET的确定中。
特别地，对称算法的计算与输入数据和密钥无关，并且始终是相同的，从而得到相应算法的良好的确定性的和可重复制造的计算持续时间或实施时间。作为对称算法的配置参数，可以根据相应的应用要求调整它们。例如可以用时钟脉冲周期数量给出用于计算输入块的时间或实施时间，其包括输入和输出所需的时间以及在可信赖-平台-模块内部处理密钥的时间。那么所得出的例如用于输入块的回复时间与时钟脉冲频率相关，该频率同样可以用作可信赖-平台-模块的分类规范。
散列-算法的硬件实施方案也允许所需的实施时间或者说最大必需实施时间的确定与时钟脉冲周期相关。因为用于输入块的散列的时间与数据内容无关，所以适用上述内容。由此，对于散列数据所需的实施时间仅与输入块的数量成线性表示。因此，对于可信赖-平台-模块的应用领域中的典型的数据量，可以确定实时回复时间。例如在Profinet-环境、Flash-存储器、Firmware等中可以使用相应的具备实时能力的可信赖-平台-模块。
在实施不对称算法时，取决于各自的硬件实施方案，所需的实施时间也可以与所输入的数据相关。在不对称算法中，例如RSA或ECDSA中存在这种可能，即通过分析基础算法和其实施路径估算时钟脉冲周期的最大数值。由此也可以确定最大时间、即对于算法的最大实施时间。
在随机数生成器中可以应用确定性的算法，鉴于其实施路径该算法是可分析的。也可以考虑通过放射性的或物理的干扰波实现硬件技术上的支持。
总体而言，通过具备实时能力的以可信赖-平台-模块为形式的安全操纵硬件装置得出了这样一种简单的可能性，即在开放式网络中应用具备实时能力的可信赖-平台-模块，这减少了或者不再需要对安全性很重要的联网装置采取一般必需的物理安全措施。特别是该装置可以在自动化领域中应用，例如为联网的自动化装置配备相应的具备实施能力的可信赖-平台-模块。
虽然通过优选的实施例在细节上对本发明进行了详细地阐述和说明，但本发明并不因此局限于已公开的实例，并且在不脱离本发明的保护范围的前提下，本领域专业技术人员可以从中推导出其它变体。

Claims (15)

1.一种用于制造用于实施至少一种算法(3)的硬件装置(1)的方法，其中，所述硬件装置(1)符合实时类，所述方法包括：
提供(S1)至少一种程序编码类型的算法(3)，
确定(S2)用于所述算法(3)的最大实施时间(WCET)，
制造(S3)操作保护的硬件装置(1)，所述硬件装置设计用于实施所述算法(3)，
根据所述最大实施时间(WCET)将所述硬件装置(1)对应(S4)于实时类。
2.根据权利要求1所述的方法，还包括：
检测(S21)所述算法(3)的所有可能的实施路径。
3.根据权利要求1或2所述的方法，还包括：
检测(S22)用于所述算法(3)的所有可能的实施路径的实施时间(MET)。
4.根据权利要求1至3中任一项所述的方法，还包括：
预定用于输入参数(RC)的最大数据长度，其中，根据所述输入参数(RC)实施所述算法(3)。
5.根据权利要求4所述的方法，其特征在于，将具有预定数据长度的加密的初始密钥确定为标准输入参数。
6.根据权利要求1至5中任一项所述的方法，还包括：
借助于未优化的编译器编译所述程序编码。
7.根据权利要求1至6中任一项所述的方法，此外还包括：
借助于WCET-分析工具确认所述最大实施时间(WCET)。
8.根据权利要求1至7中任一项所述的方法，其特征在于，将所述实施时间(MET)确定为所需的时钟脉冲周期数或浮点运算数。
9.根据权利要求1至8中任一项所述的方法，其特征在于，将所述硬件装置(1)制造为FPGA或ASIC。
10.根据权利要求1至9中任一项所述的方法，其特征在于，对应于实时类的所述硬件装置(1)在所述最大实施时间(WCET)内实施所述算法(3)。
11.根据权利要求1至10中任一项所述的方法，其特征在于，制造一系列的硬件装置(1)并且将每一硬件装置(1)归入一实时类中。
12.根据权利要求11所述的方法，其特征在于，相应系列的所述硬件装置(1)实施预定的算法(3)，并且不同系列的所述硬件装置(1)实施不同的算法。
13.根据权利要求1至12中任一项所述的方法，其特征在于，所述算法(3)实施用于散列值计算的方法，特别是SHA-1、SHA-256；对称加密方法，特别是DES、2DES、AES；不对称加密方法，特别是RSA、ECDSA，或用于生成随机数的方法。
14.一种可信赖平台模块，所述可信赖平台模块是根据权利要求1至13中任一项所述的方法来制造的。
15.一种计算机装置，具有根据权利要求1至13中任一项所述的方法制造的硬件装置(1)。
CN201280064806.6A 2011-12-28 2012-12-03 用于制造硬件装置的方法和硬件装置 Pending CN104025110A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP11195875.7 2011-12-28
EP11195875.7A EP2610773A1 (de) 2011-12-28 2011-12-28 Verfahren zum Herstellen einer Hardwareeinrichtung und Hardwareeinrichtung
PCT/EP2012/074207 WO2013098046A1 (de) 2011-12-28 2012-12-03 Verfahren zum herstellen einer hardwareeinrichtung und hardwareeinrichtung

Publications (1)

Publication Number Publication Date
CN104025110A true CN104025110A (zh) 2014-09-03

Family

ID=47358138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280064806.6A Pending CN104025110A (zh) 2011-12-28 2012-12-03 用于制造硬件装置的方法和硬件装置

Country Status (4)

Country Link
US (1) US9367708B2 (zh)
EP (1) EP2610773A1 (zh)
CN (1) CN104025110A (zh)
WO (1) WO2013098046A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP1535445S (zh) * 2015-02-18 2015-10-19
DE102015226249A1 (de) * 2015-12-21 2017-06-22 Siemens Aktiengesellschaft Vorrichtung und Verfahren zum Bereitstellen einer Mehrzahl von reproduzierbaren Werten
EP3236674A1 (de) * 2016-04-19 2017-10-25 Sonova AG Hörgerät mit public-key sicherheitsfunktionen sowie diverse systeme umfassend ein solches
EP3401831B1 (de) * 2017-05-11 2021-06-30 Siemens Aktiengesellschaft Vorrichtung und verfahren zum erkennen einer physikalischen manipulation an einem elektronischen sicherheitsmodul
US10872144B1 (en) * 2017-12-07 2020-12-22 Ent. Services Development Corporation Lp Systems and methods for secure processing of data streams having differing security level classifications
CN109558141B (zh) * 2018-11-28 2022-05-13 北京东土科技股份有限公司 一种最坏执行时间wcet的确定方法、装置和可读介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002071214A1 (en) * 2001-03-05 2002-09-12 Cadence Design Systems, Inc. Method and apparatus for a statistically based estimate of embedded software execution time

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6438573B1 (en) * 1996-10-09 2002-08-20 Iowa State University Research Foundation, Inc. Real-time programming method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002071214A1 (en) * 2001-03-05 2002-09-12 Cadence Design Systems, Inc. Method and apparatus for a statistically based estimate of embedded software execution time

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
CHUN-HSIAN HUANG等: "《UML-based hardware/software co-design platform for dynamically partially reconfigurable network security syetems》", 《JOURNAL OF SYSTEMS ARCHITECTURE》 *
MARK ZWOLINSKI: "《Digital System Design with SystemVerilog》", 9 October 2009 *
REINHARD WILHELM等: "《The Worst-Case Execution Time Problem-Overview of Methods and Survey of Tools》", 《ACM TRANSACTIONS ON EMBEDDED COMPUTING SYSTEMS》 *
SCOTT HAUCK等: "《Reconfigurable Computing :The Theory and Practice of FPGA-Based Computation》", 2 November 2007 *
WILHELM R等: "《The worst-case execution-time problem?overview of methods and survey of tools》", 《ACM TRANSACTIONS ON EMBEDDED COMPUTING SYSTEMS》 *

Also Published As

Publication number Publication date
WO2013098046A1 (de) 2013-07-04
EP2610773A1 (de) 2013-07-03
US9367708B2 (en) 2016-06-14
US20140328483A1 (en) 2014-11-06

Similar Documents

Publication Publication Date Title
CN109118216B (zh) 使用区块链在网络上追踪设备信息
CN104025110A (zh) 用于制造硬件装置的方法和硬件装置
Shen et al. Secure sharing of big digital twin data for smart manufacturing based on blockchain
US11038681B2 (en) Using blockchain to track information for devices on a network
US20200351116A1 (en) Method and control system for controlling and/or monitoring devices
CN110383625B (zh) 基于对等网络的输电网络控制系统
US11412047B2 (en) Method and control system for controlling and/or monitoring devices
Lesi et al. Network scheduling for secure cyber-physical systems
US10944579B2 (en) Device pairing and authentication
Peisert et al. Designed-in security for cyber-physical systems
Gressl et al. Design space exploration for secure iot devices and cyber-physical systems
US11231958B2 (en) Method and control system for controlling and/or monitoring devices
Sen et al. IMPLEMENTATION OF DIGITALIZATION IN FOOD INDUSTRY.
Gressl et al. Consideration of security attacks in the design space exploration of embedded systems
US10955830B2 (en) Systems and methods for designing and securing edge data processing pipelines
Gressl et al. A Design Exploration Framework for Secure IoT-Systems
CN117768247B (zh) 市场交易物联网数据的安全性检测方法、装置和电子设备
Genge et al. Design, verification and implementation of a lightweight remote attestation protocol for process control systems
Burger et al. Security and availability on embedded systems
Genge et al. PROTECT-G: Protection of communications in natural gas transportation systems
Zografopoulos Cybersecure and Resilient Power Systems with Distributed Energy Resources
Lekidis et al. Model-based energy characterization of iot system design aspects
Yahaya et al. Research Article A Secure and Efficient Energy Trading Model Using Blockchain for a 5G-Deployed Smart Community
KR20240079072A (ko) 전력량계 모니터링 시스템 및 이를 이용한 전력량계 모니터링 방법
Martinez Spessot Cyber-Physical Automation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140903

RJ01 Rejection of invention patent application after publication