CN104011703B - 用于指定应用线程性能状态的指令的指令处理装置及相关方法 - Google Patents

用于指定应用线程性能状态的指令的指令处理装置及相关方法 Download PDF

Info

Publication number
CN104011703B
CN104011703B CN201180075795.7A CN201180075795A CN104011703B CN 104011703 B CN104011703 B CN 104011703B CN 201180075795 A CN201180075795 A CN 201180075795A CN 104011703 B CN104011703 B CN 104011703B
Authority
CN
China
Prior art keywords
thread
performance state
performance
processor
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180075795.7A
Other languages
English (en)
Other versions
CN104011703A (zh
Inventor
A·赛敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN201710146866.7A priority Critical patent/CN106909444B/zh
Publication of CN104011703A publication Critical patent/CN104011703A/zh
Application granted granted Critical
Publication of CN104011703B publication Critical patent/CN104011703B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45504—Abstract machines for programme code execution, e.g. Java virtual machine [JVM], interpreters, emulators
    • G06F9/45508—Runtime interpretation or emulation, e g. emulator loops, bytecode interpretation
    • G06F9/45512—Command shells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30083—Power or thermal control instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/90—Details of database functions independent of the retrieved data types
    • G06F16/93—Document management systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/3009—Thread control instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Databases & Information Systems (AREA)
  • Business, Economics & Management (AREA)
  • General Business, Economics & Management (AREA)
  • Data Mining & Analysis (AREA)
  • Power Sources (AREA)

Abstract

描述了一种包括处理器的装置。该处理器具有执行指定应用线程的性能状态的指令的处理核。该指令属于应用线程。该处理器包括存储性能状态的寄存器。该处理器包括耦合到寄存器以根据该性能状态设置处理核的性能状态的功率管理控制逻辑。

Description

用于指定应用线程性能状态的指令的指令处理装置及相关 方法
背景
发明领域
本申请通常涉及计算科学，且尤其涉及指定应用线程性能状态的指令。
背景
随着多年来处理器性能的增加，它们的功率消耗也已经增加。无论是“绿色能源”意识、尝试最小化电池消耗还是简单地尝试最小化计算系统的用户的物业账单，计算系统的用户日益聚焦于他们的内部处理器的功率管理能力。因而，大多数现代处理器具有内建的功率管理电路。内建的功率管理电路通常被设计为在硬件中动态地进行细粒度的功率管理调整，以及/或者，从软件支持粗粒度的功率管理调整/指导。
通常，可以通过三种主要技术中的任意技术来控制电子电路的功率消耗：1)频率缩放；2)时钟门控；以及3)电压缩放。这些技术中的每一种都考虑电子电路的功率消耗的基本原理。大体上，电子电路操作得越快，其性能和功率消耗将越大。下面提供对这些技术中的每一种的回顾。
频率缩放调整逻辑电路的模块的工作频率。在这里，在以增加其功率消耗为代价对逻辑块期望较高性能时，提高逻辑块的工作频率。同样地，在以较低性能为代价期望较低功率消耗时，降低逻辑块的工作频率。频繁缩放的不同逻辑块的大小和功能可以取决于设计师期望的粒度而改变。
时钟门控可以被看作是频率缩放的极端形式。在时钟门控的情况中，取消去往逻辑块的时钟信号以便将该模块的性能和功率消耗两者减少到零。在要使用该逻辑块时，时钟信号再度出现，使得该逻辑块复活。时钟门控因此具有启用/禁用逻辑块的效果。
除了降低/提高电源电压以便降低/减少逻辑块的性能和功率消耗之外，电压缩放类似于频率缩放。值得注意的是，电子电路接收到的电源电压越高，可以施加到逻辑块的最大时钟频率就越高。
处理器核迄今为止已经被设计为带有这样的硬件控制逻辑电路：响应于所检测到的处理器芯片的使用，可以快速地和动态地调整对处理器芯片的小的、中等的和/或大的逻辑块的频率缩放、时钟门控和/或电压缩放设置。例如，取决于指令队列中是否存在任何浮点指令，可以经由时钟门控禁用/启用流水线中的浮点执行单元。在这里，因为硬件控制可以快速地调整小尺寸或中等尺寸的逻辑块的功率管理设置，应理解，硬件功率管理控制能够进行“细粒度”控制。
话虽如此，应理解，频率和电压缩放具有与它们各自的状态转换相关联的不期望的等待时间。即是说，即使硬件频率和/或电压缩放控制逻辑可以快速地做出需要改变频率和/或电压的决定，但实现改变本身要花费时间，这是因为，通常在没有数据恶化的风险的前提下不能对操作逻辑快速地改变电子逻辑电路的工作频率和/或供电电压。当在启用/禁用状态之间切换时，中等尺寸到大尺寸的逻辑块的时钟门控也倾向于具有相似的不期望的等待时间。举例来说，如果禁用了整个处理器核，通常不能在“下一个”时钟周期复活。
在这一方面，值得注意的是，硬件功率管理控制是反应性的，这是因为它只能对它所观察到的处理器使用反应。在所观察的处理器使用显著改变时，至少部分由于在上面讨论的功率管理状态变化之间的等待时间，硬件控制的反应性本质引起性能冲击或工作量失衡。举例来说，如果大的多核处理器处于低功率状态，且已经由于低利用率禁用了多个核，并且突然给处理器呈现大量的线程以供执行，则新近呈现的线程中的许多必须不期望地“等待”在核心可以执行之前启用核心。
然而，一些运行时编译器(例如，OpenMP和MPI)和操作系统(OS)调度程序可以向硬件提供即将到来的处理器使用的提示。借助于这样的提示，硬件可以为即将到来的使用改变提前做好准备，且在这样做时，通过在实际上呈现使用改变之前开始改变性能状态，理想地避免了性能冲击或工作量失衡。
相对于软件功率管理控制，应理解，软件功率管理控制主要是(如果不是全部是的话)“粗粒度的”。即是说，软件功率管理控制通常影响中等尺寸到大尺寸的逻辑块，并且，此外，不能快速改变软件控制的功率管理设置(相反，它们持续扩展的时间周期)。因而，在处理器硬件提供软件可写控制字段或其他“钩子(hooks)”以便辅助软件功率管理的意义上，这样的字段/钩子不直接地实现任何细粒度控制。
另外，许多现有软件功率管理控制机制依赖于或有效地仅仅监督功率管理的特定硬件实现，例如特定处理器的P状态。因而，真正的软件功率管理技术跨越不同硬件实现的可移植性较差。
这种观点的最广为人知的可能的例外是PAUSE指令，PAUSE指令是引起执行将被置于睡眠状态的指令的线程的指令。
附图简述
作为示例而非限制在附图的各图中阐释本发明，附图中，类似的标号指示相似的元素，且附图中：
图1示出处理器；
图2a和图2b涉及所述处理器的逻辑块性能状态；
图3示出利用每个线程的TCMHINT指令来控制所述应用的功率消耗的多线程应用的结构流；
图4示出利用每线程TCMHINT指令来控制所述第二应用的功率消耗的第二多线程应用的结构流；
图5示出指令执行流水线的实施例；
详细描述
概览
在此描述的是专用指令TCMHINT，可以由应用软件开发者施加该指令以便通过软件以细粒度方式控制他们的应用的功率管理。具体地，在此描述的所述指令和被设计为支持它的处理器架构准许应用软件开发者用多个性能状态中的一个来标记他们的应用的每一线程。由底层处理器使用每个线程性能状态标签来适当地将处理器的性能/功率消耗特性设置为与应用软件开发者期望一致。同时，该指令不依赖于功率管理技术或硬件中的处理器架构的任何特定实现，这使得这一指令使用可移植到其他架构，并允许用于任何将来的可能处理器和系统架构的最佳指令实现。
此外，可以作为在对程序流结构/行为的即将到来的改变之前的提示而嵌入TCMHINT指令，以便在改变之前“设置”处理器的性能/功率消耗特性。因而，可以避免由处理器从第一性能/功率状态转换到另一性能/功率状态所需要的时间引起的性能或工作量失衡。(由于处理器消耗的功率与其性能能力相关，在下文中，术语“性能状态”将用来指代影响处理器的性能能力或功率消耗的任何功率管理设置。)
在这里，应用软件开发者容易理解他们的应用程序的流或“结构”、他们的应用程序的性能和功率消耗含义、以及整个应用或应用的不同部分应该落在高性能与低功率消耗设计点的关系的哪一侧。根据一种实施例，可以根据三种不同性能状态中的一种标记各线程：1)高性能(高功率消耗)——例如，其中一个或多个所标记的线程正要求最高可能性能的状态，例如在应用的串行部分(例如为IO事务提供服务)：硬件实现可以允许向单个线程提供最高可能性能，从而减少线程执行的“等待时间”；2)中等性能(中等功率消耗)——例如，其中通过多个线程的并发执行实现最好总体性能的状态，且因而可以减少每一线程的性能(相对于高性能状态)，同时基于由多个线程提供的较高的计算吞吐量改善总体应用性能；3)低性能(低功率消耗)——例如，其中可以由硬件优化线程执行以便即使付出进一步减少线程所提供的性能的代价也改善总体功率消耗的状态。
为了进一步说明，软件开发者通常知道他/她的线程化应用的特性，且可以说出应当借助于串行算法还是高度可并行算法来实现该应用的特定部分。一些算法本质上是串行的(例如排序存储在一些复杂结构中的链表，或仲裁IO通信)，且因而开发者可以标出这种单个进程需要处理器资源(包括其功率预算)中的很多/大部分，以便为线程的指令流提供最好性能和最低计算时间(等待时间)。处理器将认识到，线程将以低并发模式运行，并采取适当的动作来重新调整其资源，以便为多个线程提供较好的性能(例如在进行到更高电平之前开始加速频率)。
相比之下，应用的其他部分可以被称为充分并行(例如处理存储器中的规则结构化数据的大数组，或者在对完全独立数据集操作的多个线程中进行工作)且因而可以使用争用处理器资源的多个并发线程来实现。这可以由开发者(或者也由编译器或由线程化运行时)来标记，且硬件可以采取适当的动作来跨越多个核分配资源(例如功率预算)，并采取其他必要的动作来并发地执行多个线程。因而，可以得到资源在处理器核和其他块之间的更均匀分布。
更进一步，线程可以进行一些低优先级的工作(例如，杀毒例程扫描在后台运行的线程)，使得如果系统被偏向最低功率则可以更进一步牺牲其性能。
此外，借助于对处理器的哪些资源专用于单个线程且处理器的哪些资源被设计为支持多个线程的理解，设计该处理器硬件。在一个实施例中，将被设计为支持单个线程的处理器的那些部分置于由该线程执行的最近的TCMHINT指令所指示的性能状态。相比之下，被设计为支持多线程的处理器的那些部分考虑其支持的所有线程的性能状态，并且基于这一观察将自身置于适当的性能状态。
在更进一步的实施例中，通过可以实现以上所描述的两种设置(单线程专用资源和多线程专用资源)的软件将“系统告示”功率管理指示输入到处理器。
图1示出基本示例。图1叙述具有多个处理核101_1到101_N和L1高速缓存的多核处理器100。交叉开关(crossbar switch)102将处理核101_1到101_N与由分离的L2高速缓存片102_1到102_N组成的L2高速缓存和相应的一致性协议代理103_1到103_N互连起来。多处理器核还包括带有关联的一致性协议代理逻辑104和I/O中枢105的存储器控制器。可以使用放置在相同的半导体芯片上的逻辑电路来实现这些逻辑块中的每一个。在一个基本实施例，每一处理核专用于单个线程，然而，只要两个或更多个处理核活动，图1中所观察到的所有其他逻辑块就专用于多个线程。
如图1可见，处理器100的寄存器空间106被用来保存由它们各自的应用软件程序提供的个体线程106_1到106_N的性能状态以及前述系统告示功率管理指示106_N+1。在一个实施例中，处理器的不同的逻辑块101-105均能够具有四种不同的功率状态：1)低等待时间(LL)；2)高吞吐量(HT)；3)有效吞吐量(ET)；以及4)优化的功率(PO)。下面更完整地描述这些功率状态的可能实施例的更多透彻的描述。
目前，通常可以将它们看作是关于特定的性能和功率消耗设置的四种粒度。在这里，LL设置是最高性能状态，HT状态是下一种最高性能状态，ET状态是第二最低性能状态，PO是最低性能状态。在这里，对于任何逻辑块，较高性能状态通常对应于由功率管理控制逻辑电路120施加的工作频率、时钟门控和/或供电电压设置的总组合，这些设置对应于该逻辑块的比其较低性能状态选项中的任何更高的性能和功率消耗。注意，功率管理控制逻辑电路120可以如1图可见的集中、分布，或两种方法的某种组合。
在一个实施例中，每一线程时常执行其自己的TCMHINT指令，这建立该线程的性能状态，直到由该线程执行的下一TCMHINT指令。因而，寄存器空间106_1到106_N分别耦合到处理器100中的N个流水线中的每一个。当流水线作为其线程执行的一部分执行TCMHINT指令时，将由TCMHINT指令指定的线程的性能状态写入到流水线的各自的寄存器中。
在一个实施例中，每一流水线具有在寄存器空间中为它保留的与它可以并发地执行线程的数量一样多的寄存器。例如，如果流水线可以并发地执行四个线程，则存在寄存器空间106中的四个不同的寄存器位置以便为其(最高达)四个并发线程中的每一个保存来自最近的TCMHINT指令的功率设置。注意，一些处理核可以具有多于一个的流水线。例如，具有两个流水线的处理核将在寄存器空间中具有八个各自的寄存器位置。一些处理器或流水线可具有给它指派的、大于它可以并发地执行的线程的数量的线程池。例如可以并发地执行四个线程的流水线可以具有给它指派的八个或十六个线程的池(以便允许处理器实时使得多个线程/应用多任务化)。在这种情况中，该流水线在激活和执行线程以及将其放回到该池中以便从该池激活另一线程之间来回切换。在这种情况中，可以扩展寄存器空间106，以便不仅包括其并发执行的线程的功率状态而且也包括其池中的那些。在这种情况中，流水线可以被看作是支持其池中的所有线程的共享逻辑块。下面结合图2B进一步更详细地描述共享逻辑块和它们的适当的功率状态。
如图2a和图2b可见，寄存器106_N+1中的系统告示功率管理指示的值107影响为专用于单个线程的那些块(图2a)以及专用于多个线程那些块(图2b)选择这些状态中的哪些。系统告示指示107本质上是规定应当将处理器整体更加偏向较高性能(例如在服务器或高性能工作站中)还是较低功率消耗(例如在靠电池运行的移动平台中)的全局设置。
具体地，图2a示出单个线程专用的资源(逻辑块)(例如简单的前述示例中的处理核)的适用设置。如图2a可见，在系统告示指示指定较高性能时：1)如果通过TCMHINT指令声明逻辑块的线程处于高性能状态，则将逻辑块置于LL状态201；2)如果通过TCMHINT指令声明逻辑块的线程处于中等性能状态，则将逻辑块置于HT状态202；以及3)如果通过TCMHINT指令声明逻辑块的线程处于低性能状态，则将逻辑块置于ET状态203。
相比之下，如果系统告示指令指定较低功率：1)如果通过TCMHINT指令声明逻辑块的线程处于高性能状态，则将逻辑块置于HT状态204；2)如果通过TCMHINT指令声明逻辑块的线程处于中等性能状态，则将逻辑块置于ET状态205；以及3)如果通过TCMHINT指令声明逻辑块的线程处于低性能状态，则将逻辑块置于PO状态206。
因而，不考虑系统告示设置207，专用于单个线程的逻辑块的性能状态将与为该线程置执行的最近的TCMHINT指令相称地缩放。然而，对于相同的TCMHINT指令设置，如果系统告示值207指示期望较低功率消耗，则逻辑块的性能状态缩放到更低。相反，对于相同的TCMHINT指令设置，如果系统告示值207指示即使付出处理器的较高的总体功率消耗的代价也期望较高性能，则逻辑块的性能状态缩放到更高。
图2b示出专用于支持多个线程的资源/逻辑块的适用的设置。如图2b可见，如果系统告示指示207指定较高性能/功率，则共享块在逻辑块支持的所有线程当中标识具有最高功率TCMHINT指令设置210的线程，并且，接受该线程作为逻辑块支持的所有线程的模型线程。然后，共享逻辑块进入根据图2a中略述的策略211的性能状态。即是说，如果在步骤210标识的模型线程是高性能线程，则共享逻辑块进入LL状态等等。
相比之下，如果系统告示指示207指定较低性能和较低功率，则共享块标识共享逻辑块支持的线程的最低功率分级212并接受该线程作为各线程的模型线程。然后，共享逻辑块进入根据图2a中略述的策略213的性能状态。即是说，如果在步骤212标识的模型线程是高性能线程，则共享逻辑块进入HT状态等等。
上面的方案可以应用到任何处理器架构，而不考虑处理器的什么特定块专用于特定线程，也不考虑哪些块专用于服务多个线程。注意，共享逻辑块所支持的一组线程可以随在处理器内的逻辑块不同而改变。例如，考虑类似于图1的处理器架构的处理器架构，但每一处理核是其中每一流水线专用于单个线程的“双流水线”核。在这种情况中，每一处理器是专用于两个线程的共享块，对于每一处理器核，每一线程对不同。相比之下，交叉开关、L2高速缓存、存储器控制器和I/O控制器是为所有处理核的一组全部线程提供服务的共享逻辑块。
因而，例如，如果系统告示值101规定高性能，如果处理器核101_1具有两个高性能线程，则它将处于LL状态，然而，同时，如果处理器核101_2具有两个低性能线程，则它将处于ET状态。
然后，借助于对可以被实现为利用TCMHINT指令和系统告示值的硬件设计的实施例的理解，值得讨论使用TCMHINT指令来影响应用的功率管理。在这里，再次，可以想象到的是，应用软件——而不是编译器或OS调度程序——通过TCMHINT指令对硬件直接强加提示或功率管理指示。可以由相同的应用软件或者诸如操作系统或系统功率管理软件等的系统级软件提供系统告示107。
图3示出第一应用流结构，其最初由串行的单个线程组成，然后扇出(fan out)至包括多个并行线程，然后，跌回到单个线程。图3的应用流结构对具有主控制线程301_1的“分批”计算应用来说是典型的，主控制线程301_1最初组织“工程”310以便由多个“工作”线程302_2到302_N并行处理。尽管主线程301_1组织工程310，但主线程301_1处于高性能状态(已经由主线程前期执行的TCMHINT指令置于高性能状态)。同时，该时刻没有任何工作要做的工作线程302_2到302_N处于低性能状态(也已经由它们中的每一个的前期TCMHINT指令置于低性能状态)。
当主控制线程301_1识别工作线程301_2到301_N的工作切换接近即将发生时，通过线程间通信进程，它引起工作线程执行为它们中的每一个指定高性能状态的它们自己各自的TCMHINT指令303。在这里，比由工作线程302_2到302_N执行的实际工作305的开始提前得足够多地做出线程间通信，以便考虑改变支持工作线程302_2到302_N的硬件资源的频率、时钟门控和/或电压设置所需要的任何转换时间304。为了更加精确，在对工作线程执行TCMHINT指令时，对于每一线程，将新的值写到寄存器空间106。根据上面提供的讨论，线程升级到较高性能状态可以触发功率管理电路改变一个或多个流水线、处理器或其他逻辑块的功率状态。
利用为工作线程要进行的工作提前准备好的硬件，将“工程”从主控制线程301_1分派给工作线程301_2到301_N，并且各工作线程对工程305开始它们的工作。与工作线程对工程开始它们的工作相称，主控制线程301_1可以执行TCMHINT指令以便将自身置于低功率状态。硬件可以据此做出反应。
随着工作线程即将完成该工程(例如，因为多个工作线程已经表明接近完成它们的工程部分)，主控制线程301_1执行另一TCMHINT指令以便将自身置于高性能状态306。再次，比由工作线程301_2到301_N实际完成工程307充分提前地执行306TCMHINT指令，以使得如果环境允许(例如，根据图2a和图2b的状态改变算法)则功率管理控制逻辑120可以提高支持主控制线程301_1的任何逻辑块的性能状态。
在工作线程301_2到302_N已经完成它们的工作307时，如果合适的话，主控制线程301_1借助于其已经处于较高性能状态的底层硬件处理结果。然后，工作线程301_2到302_N中的每一个执行另一TCMHINT指令，以便将它们的性能状态复位到低性能状态。如果合适/根据需要，它们的底层支持逻辑块重新调整它们自身。
在上面的示例中，将工作线程302_2到302_N置于高性能状态以执行工程。回忆起在一个实施例中，可以给线程指派三种性能状态中的一种：1)高；2)中；3)低。工作线程302_2到302_N的大尺度并行操作实际上是其中可以使用中等线程功率状态的良好示例。具体地，如上面的示例中所讨论的，如果将所有工作线程302_2到302_N都置于高性能状态以便执行工程，尽管可以在最小时间量内完成工程，但处理器的功率消耗可能超出应用开发者的希望。
因而，在备选的实施例中，代替使用TCMHINT指令来将工作线程302_2到302_N中的每一个置于高性能状态，使用TCMHINT指令来将工作线程302_2到302_N中的每一个置于中等性能状态。在这里，由于该工程是潜在的大规模并行操作，应用开发者可以选择消耗更多时间来完成工程，以便在处理工程的同时保持处理器的功率消耗受到限制。该选择由开发者取决于应用的情况而进行。
例如，“关键任务”工程可以利用高性能工作线程设置，而“较不重要”工程可以利用中等性能工作线程设置。此外，如图2a和图2b可见，系统告示设置准许可以由应用开发者或系统管理员管理的性能与功率消耗的折衷的更进一步的程度。
注意，尽管可能执行在其自己的处理核或流水线上执行各线程中的每一个，但不存在这样做的要求。如果在相同的处理核或相同的流水线上执行多个工作线程，则由于工作线程同等地且一致地调整它们的性能状态，处理核或流水线的性能状态将仍然类似地/同等地受到影响。如果在主控制线程在其上执行的相同的处理核或流水线上执行一个或多个工作线程，则如果系统告示规定高性能则处理核或流水线将保持在高性能状态，或者如果系统告示规定低性能则保持在低性能状态，这是因为主控制线程和工作线程切换到彼此的相反状态。
在另一示例中，如图4中所观察的，观察到另一多线程应用。再次，线程401_1可以被看作是控制线程，且再次，线程402_2到402_N可以被看作是工作线程。然而，从该应用在其上执行的系统所耦合到的网络接收由工作线程402_2到402_N处理的“工程”。控制线程401_1是处理来自网络的传入流量的线程。因而，在工作线程可以处理从网络接收到的工程之前，首先由控制线程401_1从网络接收“工程”。
在这种情况中，控制线程401_1可以(例如，由在线程的开始执行的单个TCMHINT指令)永久置于高性能状态。因而，一旦该工程到达，控制线程401_1就可以尽可能快地接收和处理工程。一旦工程从网络到达，一部分处理就可以包括使用线程间通信来“唤醒”工作线程302_2到302_N，引起它们执行将它们的当前低功率空闲设置改变成较高功率设置的TCMHINT指令。再次取决于总体环境(工程的重要程度、功率预算等等)，较高功率设置可以是中等性能状态或高性能状态。
注意，从控制线程到工作线程的线程间通信无非就是对工作线程的函数调用，其中所调用的函数包括带有所期望的线程功率状态改变的TCMHINT指令。
图5示出通用处理核500，相信，该通用处理核500描述多种不同类型的处理核架构，例如复杂指令集(CISC)、精简指令集(RISC)和超长指令字(VLIW)。图5的通用处理核500包括具有以下的指令执行流水线：1)(例如，从高速缓存或存储器)获取指令的获取单元503；2)解码指令的解码单元504；3)确定向执行单元506的指令发布的时序和/或次序的调度单元505(值得注意的是该调度程序是可选的)；4)执行指令的执行单元506；5)表示指令的成功完成的引退单元(retirement unit)507。值得注意的是，处理核可以包括或不包括部分地或全部地控制执行单元506的微操作的微代码508。可以借助于在执行单元506内的一个或多个执行单元实现前述讨论中提及的指令执行资源/逻辑。
在这里，具体地，执行在此描述的TCMHINT指令的(多个)执行单元可以耦合到由功率管理控制逻辑读取的寄存器空间，以便影响在包括图5的处理核的处理器内的各种逻辑块的性能状态设置。在执行TCMHINT指令时，将该指令中包括的性能状态信息(例如，形式“TCMHINT X”的指令格式中的“X”)写入到这样的寄存器空间。
以上讨论教示的进程可利用程序代码执行，诸如机器可执行指令，其导致机器执行这些指令以实现某些功能。在这种背景下，“机器”可以是将中间形式(或抽象)指令转换成处理器专用指令(例如，抽象执行环境，诸如“虚拟机”(例如，Java虚拟机)解释器、公共语言运行时、高级语言虚拟机等)的机器和/或设置在被设计成执行指令的半导体芯片中的电子电路(例如以晶体管实现的“逻辑电路”)，诸如通用处理器和/或专用处理器。以上讨论示教的进程还可通过设计成执行进程(或其一部分)的电子电路来执行(替换机器或与机器组合)，而不执行程序代码。
相信以上讨论示教的进程也可按各种软件部署框架(例如微软公司的.NET、Mono、Java，甲骨文公司的Fusion等)支持的各种面向对象或非面向对象的计算机编程语言(例如，Java、C#、VB、Python、C、C++、J#、APL、Cobol、Fortran、Pascal、Perl等)在源级程序代码中描述。源极程序代码可被转换成中间形式的程序代码(诸如Java字节代码、微软中间语言等)，可将其理解为抽象执行环境(例如，Java虚拟机、公共语言运行时、高级语言虚拟机、解释器等)，或者可直接编译成对象代码。
根据各种方法，通过1)编译中间形式的程序代码(例如在运行时(例如JIT编译器))，2)解释中间形式的程序代码或3)在运行时编译中间形式的程序代码和解释中间形式的程序代码的组合，抽象执行环境可将中间形式的程序代码转换成处理器专用代码。抽象执行环境可运行在各种操作系统上(诸如UNIX、LINUX、包括Windows族的微软操作系统、包括MacOS X的苹果计算机操作系统、Sun/Solaris、OS/2、Novell等)。
制品可用于存储程序代码。存储程序代码的制品可体现为但不限于一个或多个存储器(例如，一个或多个闪存、随机存取存储器(静态、动态或其它))、光盘、CD-ROM、DVDROM、EPROM、EEPROM、磁或光卡或适于存储电子指令的其它类型的机器可读介质。还可从远程计算机(例如，服务器)将程序代码作为体现在传播介质中的数据信号(例如，经由通信链路(例如，网络连接))下载至请求计算机(例如，客户机)。
在上述说明书中，已参考本发明具体示例实施例描述了本发明。然而，显然可对这些实施例作出各种修改和改变，而不背离如所附权利要求所述的本发明的更宽泛精神和范围。

Claims (13)

1.一种指令处理装置，包括：
处理器，所述处理器具有：
处理核，用于执行指定应用线程的性能状态的指令，所述指令属于所述应用线程；
第一寄存器，其与所述处理核耦合，且用于存储所述性能状态；
第二寄存器，其与所述处理核耦合，且用于存储系统告示值，所述系统告示值指示所述处理器偏向较高性能和较高功率消耗还是较低性能和较低功率消耗；以及
功率管理控制逻辑电路，其耦合到所述第一寄存器和所述第二寄存器，且用于根据所述应用线程的所述性能状态和所述系统告示值来设置所述处理核的性能状态。
2.如权利要求1所述的指令处理装置，其特征在于，所述处理器支持多个性能状态，并且，如果所述系统告示值指示偏向较高性能和功率消耗，则相比于如果所述系统告示值指示偏向较低性能和较低功率消耗，所述处理核的所述性能状态是更高的下一性能状态。
3.如权利要求2所述的指令处理装置，其特征在于，所述处理器被视为支持多个应用线程及其相应的性能状态的共享逻辑块。
4.如权利要求3所述的指令处理装置，其特征在于，所述处理器的所述性能状态是所述应用线程的所述性能状态的函数，这是因为所述应用线程的所述性能状态是在所述多个应用线程当中的最高性能状态，并且，所述系统告示值指示偏向较高性能和较高功率消耗。
5.如权利要求3所述的指令处理装置，其特征在于，所述处理器的所述性能状态是所述应用线程的所述性能状态的函数，这是因为所述应用线程的所述性能状态是在所述多个应用线程当中的最低性能状态，并且，所述系统告示值指示偏向较低性能和较低功率消耗。
6.如权利要求1所述的指令处理装置，其特征在于，所述处理核的所述性能状态是在所述处理核内的流水线的性能状态，所述指令由所述流水线执行。
7.一种用于指定应用线程性能状态的方法，包括：
在处理器的处理核上执行指定应用的线程的性能状态的指令，所述指令属于所述线程，所述指令由所述应用调用；
提供系统告示值，所述系统告示值指示所述处理器是偏向较高性能和较高功率消耗还是较低性能和较低功率消耗；以及
根据所述线程的所述性能状态和所述系统告示值来将所述处理核的性能状态改变为与所述性能状态一致。
8.如权利要求7所述的方法，其特征在于，所述指令由流水线执行，且所述处理核的所述性能状态是所述流水线的性能状态。
9.如权利要求7所述的方法，其特征在于，进一步包括：
将所述线程的所述性能状态写到寄存器空间；
功率控制逻辑电路从所述寄存器空间访问所述线程的所述性能状态并确定所述改变。
10.如权利要求9所述的方法，其特征在于，进一步包括所述功率控制逻辑电路在执行所述确定时考虑系统告示值。
11.如权利要求10所述的方法，其特征在于，进一步包括所述功率控制逻辑电路在执行所述改变时考虑由所述处理器执行的其他应用线程各自的性能状态。
12.如权利要求7所述的方法，进一步包括，在确定支持所述线程和其他线程的、不同于所述处理核的逻辑块的性能状态时，考虑所述线程的所述性能状态和所述其他线程的各自的性能状态，其中所述逻辑块和所述处理核是相同处理器半导体芯片的一部分。
13.如权利要求12所述的方法，其特征在于，所述逻辑块是以下中的任一个：
L2高速缓存；
系统存储器控制器；
I/O中枢；和
集成专用计算模块。
CN201180075795.7A 2011-12-22 2011-12-22 用于指定应用线程性能状态的指令的指令处理装置及相关方法 Active CN104011703B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710146866.7A CN106909444B (zh) 2011-12-22 2011-12-22 用于指定应用线程性能状态的指令的指令处理装置及相关方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/067025 WO2013095570A1 (en) 2011-12-22 2011-12-22 Instruction that specifies an application thread performance state

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710146866.7A Division CN106909444B (zh) 2011-12-22 2011-12-22 用于指定应用线程性能状态的指令的指令处理装置及相关方法

Publications (2)

Publication Number Publication Date
CN104011703A CN104011703A (zh) 2014-08-27
CN104011703B true CN104011703B (zh) 2017-04-12

Family

ID=48669211

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201180075795.7A Active CN104011703B (zh) 2011-12-22 2011-12-22 用于指定应用线程性能状态的指令的指令处理装置及相关方法
CN201710146866.7A Active CN106909444B (zh) 2011-12-22 2011-12-22 用于指定应用线程性能状态的指令的指令处理装置及相关方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710146866.7A Active CN106909444B (zh) 2011-12-22 2011-12-22 用于指定应用线程性能状态的指令的指令处理装置及相关方法

Country Status (4)

Country Link
US (1) US9310875B2 (zh)
CN (2) CN104011703B (zh)
TW (1) TWI489266B (zh)
WO (1) WO2013095570A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013137865A1 (en) * 2012-03-13 2013-09-19 Intel Corporation Method and apparatus for per core performance states
US9606605B2 (en) 2014-03-07 2017-03-28 Apple Inc. Dynamic voltage margin recovery
US20150304177A1 (en) * 2014-04-17 2015-10-22 Advanced Micro Devices, Inc. Processor management based on application performance data
US9477533B2 (en) * 2014-12-26 2016-10-25 Intel Corporation Progress meters in parallel computing
US11068401B2 (en) 2015-09-25 2021-07-20 Intel Corporation Method and apparatus to improve shared memory efficiency
CN106708499B (zh) 2015-11-13 2020-10-27 财团法人工业技术研究院 绘图处理程序的分析方法与分析系统
US10101796B2 (en) * 2016-05-27 2018-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Processor power estimation
US10275287B2 (en) * 2016-06-07 2019-04-30 Oracle International Corporation Concurrent distributed graph processing system with self-balance
US10732703B2 (en) * 2017-03-02 2020-08-04 Futurewei Technologies, Inc. Apparatus and method for reducing an energy consumption of hardware based on an application state
US10503550B2 (en) * 2017-09-30 2019-12-10 Intel Corporation Dynamic performance biasing in a processor
US11269396B2 (en) * 2018-09-28 2022-03-08 Intel Corporation Per-core operating voltage and/or operating frequency determination based on effective core utilization
CN112306558A (zh) * 2019-08-01 2021-02-02 杭州中天微系统有限公司 处理单元、处理器、处理系统、电子设备和处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118460A (zh) * 2006-05-10 2008-02-06 马维尔国际贸易有限公司 具有高功率和低功率处理器以及线程转移的系统
CN101501607A (zh) * 2006-07-28 2009-08-05 Arm有限公司 具有主单元和从属单元的数据处理设备中的电源管理
CN101558380A (zh) * 2006-12-12 2009-10-14 密克罗奇普技术公司 在脱离低功率模式期间和当时维持输入和/或输出配置以及数据状态

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6308279B1 (en) * 1998-05-22 2001-10-23 Intel Corporation Method and apparatus for power mode transition in a multi-thread processor
US6671795B1 (en) 2000-01-21 2003-12-30 Intel Corporation Method and apparatus for pausing execution in a processor or the like
US6931641B1 (en) 2000-04-04 2005-08-16 International Business Machines Corporation Controller for multiple instruction thread processors
US7137117B2 (en) 2000-06-02 2006-11-14 Microsoft Corporation Dynamically variable idle time thread scheduling
US7448025B2 (en) 2000-12-29 2008-11-04 Intel Corporation Qualification of event detection by thread ID and thread privilege level
US6928645B2 (en) 2001-03-30 2005-08-09 Intel Corporation Software-based speculative pre-computation and multithreading
US7454600B2 (en) * 2001-06-22 2008-11-18 Intel Corporation Method and apparatus for assigning thread priority in a processor or the like
US6845501B2 (en) 2001-07-27 2005-01-18 Hewlett-Packard Development Company, L.P. Method and apparatus for enabling a compiler to reduce cache misses by performing pre-fetches in the event of context switch
JP2003167737A (ja) 2001-11-30 2003-06-13 Nec Corp スタック使用方法
US7363474B2 (en) 2001-12-31 2008-04-22 Intel Corporation Method and apparatus for suspending execution of a thread until a specified memory access occurs
US6952214B2 (en) 2002-07-12 2005-10-04 Sun Microsystems, Inc. Method for context switching a graphics accelerator comprising multiple rendering pipelines
US7219241B2 (en) * 2002-11-30 2007-05-15 Intel Corporation Method for managing virtual and actual performance states of logical processors in a multithreaded processor using system management mode
US20040128489A1 (en) 2002-12-31 2004-07-01 Hong Wang Transformation of single-threaded code to speculative precomputation enabled code
US7502910B2 (en) 2003-01-28 2009-03-10 Sun Microsystems, Inc. Sideband scout thread processor for reducing latency associated with a main processor
US7849465B2 (en) 2003-02-19 2010-12-07 Intel Corporation Programmable event driven yield mechanism which may activate service threads
US7496915B2 (en) * 2003-04-24 2009-02-24 International Business Machines Corporation Dynamic switching of multithreaded processor between single threaded and simultaneous multithreaded modes
US7404067B2 (en) 2003-09-08 2008-07-22 Intel Corporation Method and apparatus for efficient utilization for prescient instruction prefetch
US20050071438A1 (en) 2003-09-30 2005-03-31 Shih-Wei Liao Methods and apparatuses for compiler-creating helper threads for multi-threading
US7631307B2 (en) 2003-12-05 2009-12-08 Intel Corporation User-programmable low-overhead multithreading
US7493621B2 (en) 2003-12-18 2009-02-17 International Business Machines Corporation Context switch data prefetching in multithreaded computer
US7617499B2 (en) 2003-12-18 2009-11-10 International Business Machines Corporation Context switch instruction prefetching in multithreaded computer
US8984517B2 (en) 2004-02-04 2015-03-17 Intel Corporation Sharing idled processor execution resources
US7890735B2 (en) * 2004-08-30 2011-02-15 Texas Instruments Incorporated Multi-threading processors, integrated circuit devices, systems, and processes of operation and manufacture
US7257679B2 (en) 2004-10-01 2007-08-14 Advanced Micro Devices, Inc. Sharing monitored cache lines across multiple cores
US7526661B2 (en) * 2004-12-02 2009-04-28 Intel Corporation Performance state-based thread management
US8719819B2 (en) 2005-06-30 2014-05-06 Intel Corporation Mechanism for instruction set based thread execution on a plurality of instruction sequencers
US7415595B2 (en) 2005-05-24 2008-08-19 Coresonic Ab Data processing without processor core intervention by chain of accelerators selectively coupled by programmable interconnect network and to memory
US7313673B2 (en) 2005-06-16 2007-12-25 International Business Machines Corporation Fine grained multi-thread dispatch block mechanism
US9003421B2 (en) 2005-11-28 2015-04-07 Intel Corporation Acceleration threads on idle OS-visible thread execution units
US7421601B2 (en) * 2006-02-17 2008-09-02 International Business Machines Corporation Method and system for controlling power in a chip through a power-performance monitor and control unit
US7849334B2 (en) * 2006-09-29 2010-12-07 Intel Coporation Transitioning a computing platform to a low power system state
US9141572B2 (en) * 2006-12-15 2015-09-22 Microchip Technology Incorporated Direct memory access controller
US8832702B2 (en) * 2007-05-10 2014-09-09 Freescale Semiconductor, Inc. Thread de-emphasis instruction for multithreaded processor
US8868888B2 (en) * 2007-09-06 2014-10-21 Qualcomm Incorporated System and method of executing instructions in a multi-stage data processing pipeline
US8055872B2 (en) 2008-02-21 2011-11-08 Arm Limited Data processor with hardware accelerator, accelerator interface and shared memory management unit
US8615647B2 (en) * 2008-02-29 2013-12-24 Intel Corporation Migrating execution of thread between cores of different instruction set architecture in multi-core processor and transitioning each core to respective on / off power state
US8296773B2 (en) * 2008-06-30 2012-10-23 International Business Machines Corporation Systems and methods for thread assignment and core turn-off for integrated circuit energy efficiency and high-performance
US8156275B2 (en) * 2009-05-13 2012-04-10 Apple Inc. Power managed lock optimization
US8447994B2 (en) * 2009-07-24 2013-05-21 Advanced Micro Devices, Inc. Altering performance of computational units heterogeneously according to performance sensitivity
US8543857B2 (en) * 2009-09-26 2013-09-24 Intel Corporation Method and apparatus for low power operation of multi-core processors
US8793515B2 (en) * 2011-06-27 2014-07-29 Intel Corporation Increasing power efficiency of turbo mode operation in a processor
US8862918B2 (en) * 2011-07-01 2014-10-14 Intel Corporation Efficient frequency boost operation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118460A (zh) * 2006-05-10 2008-02-06 马维尔国际贸易有限公司 具有高功率和低功率处理器以及线程转移的系统
CN101501607A (zh) * 2006-07-28 2009-08-05 Arm有限公司 具有主单元和从属单元的数据处理设备中的电源管理
CN101558380A (zh) * 2006-12-12 2009-10-14 密克罗奇普技术公司 在脱离低功率模式期间和当时维持输入和/或输出配置以及数据状态

Also Published As

Publication number Publication date
TWI489266B (zh) 2015-06-21
US9310875B2 (en) 2016-04-12
CN104011703A (zh) 2014-08-27
CN106909444A (zh) 2017-06-30
US20140053009A1 (en) 2014-02-20
TW201342030A (zh) 2013-10-16
WO2013095570A1 (en) 2013-06-27
CN106909444B (zh) 2021-01-12

Similar Documents

Publication Publication Date Title
CN104011703B (zh) 用于指定应用线程性能状态的指令的指令处理装置及相关方法
TWI628539B (zh) 在多核心處理器中執行電源管理
TWI599960B (zh) 在多核心處理器中執行電源管理
CN106980492B (zh) 用于计算的装置、系统、方法、机器可读存储介质和设备
CN103229122B (zh) 提供每内核电压和频率控制
CN105279016B (zh) 线程暂停处理器、方法、系统及指令
CN100561461C (zh) 用于经由资源分配和限制的异构芯片多处理器的装置和方法
CN101238425B (zh) 使用低功率虚拟线程的软件指定的电源性能管理装置和方法
CN108701040A (zh) 用户级别线程暂停的方法、设备、和指令
US20090320031A1 (en) Power state-aware thread scheduling mechanism
CN103562870A (zh) 异构核心的自动加载平衡
US20140137123A1 (en) Microcomputer for low power efficient baseband processing
CN103842933B (zh) 多核平台中的受约束引导技术
CN1276887A (zh) 多线程处理器系统中的线程切换控制
CN104583896A (zh) 向处理器的异构计算元件分配功率
CN107924219A (zh) 遮蔽处理器的核的功率状态
Madhu et al. Compiling HPC kernels for the REDEFINE CGRA
US20210055958A1 (en) Technology For Dynamically Grouping Threads For Energy Efficiency
US20220207643A1 (en) Implementing heterogenous wavefronts on a graphics processing unit (gpu)
US9684541B2 (en) Method and apparatus for determining thread execution parallelism
KR20220105678A (ko) 이기종 프로세서 간의 태스크 전이 방법
KR20220051358A (ko) 전력에 기반한 sram의 적응 가능한 할당
CN106020424B (zh) 有功率效率的处理器体系结构
CN107577524A (zh) 非访存任务优先的gpgpu线程调度方法
US11531563B2 (en) Technology for optimizing hybrid processor utilization

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant