CN103995754A - 一种控制power-pc中cpu启动切换的系统及方法 - Google Patents
一种控制power-pc中cpu启动切换的系统及方法 Download PDFInfo
- Publication number
- CN103995754A CN103995754A CN201410165168.8A CN201410165168A CN103995754A CN 103995754 A CN103995754 A CN 103995754A CN 201410165168 A CN201410165168 A CN 201410165168A CN 103995754 A CN103995754 A CN 103995754A
- Authority
- CN
- China
- Prior art keywords
- cpu
- flash memory
- control module
- state
- state machine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开了一种控制POWER-PC中CPU启动切换的系统及方法，该系统包括：控制单元，用于控制CPU从选定的闪存启动；闪存单元，包括NOR闪存和NAND闪存，NOR闪存和NAND闪存分别存储启动文件；CPU，通过读取闪存单元中存储的启动文件进行启动；本地总线，用于连接控制单元、闪存单元和CPU，控制单元、闪存单元、CPU之间通过本地总线传输数据；CPU默认通过NOR闪存启动，当CPU通过NOR闪存启动不成功时，控制单元控制CPU通过NAND闪存启动，能够自行复位并改由NAND闪存启动，使得CPU在无法通过NOR闪存启动时能够通过其他闪存启动。
Description
技术领域
本发明涉及CPU启动管理领域，尤其涉及一种控制POWER-PC中CPU启动切换的系统及方法。
背景技术
POWER-PC架构中的CPU可以从不同类型的存储介质上启动，通常是从NOR闪存(NOR flash)启动，也可以从NAND闪存(NAND flash)或SD卡上启动。根据POWER-PC的设计理念，从NOR闪存启动是最优选择，这也是现有设备中最常用的启动方式，也有设计鉴于NOR闪存的储存空间小，不足以容纳整个启动文件，选择将u-boot文件置于NOR Flash中，而将image文件置于NAND闪存或者SD卡中。以上几种设计中，当NOR闪存中的文件出现问题或者NOR闪存中的文件被不慎修改的时候，设备就完全瘫痪，无法启动，而维修的方法只能是更换NOR闪存。
发明内容
本发明鉴于上述情况而作出，其目的是提供一种控制POWER-PC中CPU启动切换的系统及方法，当CPU从NOR闪存无法启动时，能够自行复位并改由NAND闪存启动，使得CPU在无法通过NOR闪存启动时能够通过其他闪存启动。
根据本发明的一个方面，提供一种控制POWER-PC中CPU启动切换的系统，包括：
控制单元，用于控制CPU从选定的闪存启动；
闪存单元，包括NOR闪存和NAND闪存，所述NOR闪存和NAND闪存分别存储启动文件；
CPU，通过读取闪存单元中存储的启动文件进行启动；
本地总线，用于连接控制单元、闪存单元和CPU，控制单元、闪存单元、CPU之间通过本地总线传输数据；
CPU默认通过NOR闪存启动，当CPU通过NOR闪存启动不成功时，控制单元控制CPU通过NAND闪存启动。
其中，控制单元为复杂可编程逻辑器件(CPLD)，其内部通过编程实现本地总线协议。
所述控制单元通过内部实现的状态机控制CPU从选定的闪存启动。
所述系统还包括电源模块，所述状态机通过电源模块发送的power_good信号进行复位。
进一步地，所述控制CPU从选定的闪存启动包括：
电源模块为CPU上电，当CPU上电成功后，电源模块向控制单元发送power_good信号，控制单元收到该信号后，状态机进入NOR_BOOT状态，此时CPU默认通过读取NOR闪存中存储的启动文件来启动。
如果CPU启动成功，CPU向控制单元的0x00寄存器写入0x55作为校验码。
当控制单元的状态机进入NOR_BOOT状态后，控制单元对0x00寄存器进行实时查询，如果查到所述校验码则状态机进入BOOT_OK状态，启动过程结束。
当CPU启动完成之后，若出现复位信号则状态机进入NOR_BOOT状态，CPU再次通过NOR闪存启动。
如果20秒内没有查到所述校验码，状态机进入CHANGE_CFG状态。
此时，控制单元输出复位信号(reset)对CPU进行复位，并改变启动引脚配置值，将片选信号cs0配置从nor_cs有效改为nand_cs有效，使得CPU重新通过NAND闪存启动，并将状态机转入NAND_BOOT状态。
如果CPU启动成功，CPU向控制单元的0x00寄存器写入0x55作为校验码。
当控制单元的状态机进入NAND_BOOT状态后，控制单元对0x00寄存器进行实时查询，如果查到所述校验码则状态机进入BOOT_OK状态，启动过程结束，并将启动文件写入NOR闪存中。
当CPU启动完成之后，若出现复位信号则状态机进入NOR_BOOT状态，CPU再次通过NOR闪存启动。
如果20秒内没有查到所述校验码，状态机进入CHANGE_CFG状态。
此时，控制单元输出复位信号对CPU进行复位，并改变启动引脚配置值，将片选信号cs0配置从nand_cs有效改为nor_cs有效，使得CPU再次通过NOR闪存启动，并将状态机再次转入NOR_BOOT状态。
如CPU再次无法启动成功，则状态机停留在NOR_BOOT状态。
所述系统还包括地址锁存器，用于保存本地总线中的地址信息。
根据本发明的另一方面，提供一种控制POWER-PC中CPU启动切换的方法，包括以下步骤：
步骤S1，电源模块为CPU上电。
步骤S2，当CPU上电成功后，电源模块向控制单元发送power_good信号，控制单元收到该信号后，状态机进入NOR_BOOT状态，此时CPU默认通过读取NOR闪存中存储的启动文件来启动；
如果CPU启动成功，CPU向控制单元的0x00寄存器写入0x55作为校验码。
步骤S3，当控制单元的状态机进入NOR_BOOT状态后，控制单元对0x00寄存器进行实时查询，如果查到所述校验码，则状态机进入BOOT_OK状态，启动过程结束；
如果20秒内没有查到所述校验码，状态机进入CHANGE_CFG状态，并转入步骤S4。
步骤S4，控制单元输出复位信号复位CPU，并改变启动引脚配置值，将片选信号cs0配置从nor_cs有效改为nand_cs有效，使得CPU重新通过NAND闪存启动，状态机进入NAND_BOOT状态；
如果CPU启动成功，CPU向控制单元的0x00寄存器写入0x55作为校验码。
步骤S5，当控制单元的状态机进入NAND_BOOT状态后，控制单元对0x00寄存器进行实时查询，如果查到所述校验码则状态机进入BOOT_OK状态，启动过程结束；
如果20秒内没有查到所述校验码，状态机进入CHANGE_CFG状态，并转入步骤S6。
步骤S6，控制单元输出复位信号复位CPU，并改变启动引脚配置值，将片选信号cs0配置从nand_cs有效改为nor_cs有效，使得CPU再次通过NOR闪存启动，状态机再次进入NOR_BOOT状态。
如CPU再次无法启动成功，则状态机停留在NOR_BOOT状态。
步骤S3和步骤S5中，当CPU启动完成之后，若出现复位信号则状态机进入NOR_BOOT状态，CPU再次通过NOR闪存启动。
根据本发明，提供了一种控制POWER-PC中CPU启动切换的系统及方法，当CPU从NOR闪存无法启动时，能够自行复位并改由NAND闪存启动，使得CPU在无法通过NOR闪存启动时能够通过其他闪存启动，并且在CPU通过NAND闪存启动后，将启动文件重新写入NOR闪存中，使得下次CPU启动时能够通过NOR闪存启动，从而避免了拆修设备的问题。
附图说明
图1是本发明的一种控制POWER-PC中CPU启动切换的系统的结构示意图；
图2是本发明的控制单元的状态机的示意图；
图3是本发明的一种控制POWER-PC中CPU启动切换的方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
本发明提供一种控制POWER-PC中CPU启动切换的系统及方法，当CPU从NOR闪存无法启动时，能够自行复位并改由NAND闪存启动，使得CPU在无法通过NOR闪存启动时能够通过其他闪存启动，并且在CPU通过NAND闪存启动后，通过将启动文件重新写入NOR闪存中重新烧写NOR闪存使之有效，使得下次CPU启动时能够通过NOR闪存启动，从而避免了拆修设备的问题。
图1是本发明的一种控制POWER-PC中CPU启动切换的系统的结构示意图。
图2是本发明的控制单元的状态机的示意图。
如图1、图2所示，一种控制POWER-PC中CPU启动切换的系统，包括：
控制单元102，用于控制CPU101从选定的闪存启动；
闪存单元，包括NOR闪存103和NAND闪存104，NOR闪存103和NAND闪存104分别存储启动文件；
CPU101，通过读取闪存单元中存储的启动文件进行启动；
本地总线105，用于连接控制单元102、闪存单元和CPU101，控制单元102、闪存单元、CPU101之间通过本地总线105传输数据。
CPU101默认通过NOR闪存103启动，当CPU101通过NOR闪存103启动不成功时，控制单元102控制CPU101通过NAND闪存104启动。
其中，控制单元102为复杂可编程逻辑器件(CPLD)，如Altera公司的MAXII系列EPM570T100C5，使用verliog编写代码，资源使用率60％，其内部通过编程实现本地总线105协议。
控制单元102、闪存单元中的NOR闪存103和NAND闪存104、CPU101之间通过本地总线105连接并传输数据。
NOR闪存103和NAND闪存104分别存储CPU101启动所需的启动文件。
控制单元102通过内部实现的状态机控制CPU101从选定的闪存启动。
所述系统还包括电源模块106，状态机通过电源模块106发送的power_good信号进行复位。
进一步地，所述系统还包括地址锁存器107，用于保存本地总线105中的地址信息。
进一步地，所述控制CPU101从选定的闪存启动包括：
电源模块106为CPU101上电，当CPU101上电成功后，电源模块106向控制单元102发送power_good信号，控制单元102收到该信号后，状态机进入NOR_BOOT状态，此时CPU101默认通过读取NOR闪存103中存储的启动文件来启动。
如果CPU101启动成功，CPU101向控制单元102的0x00寄存器写入0x55作为校验码。
当控制单元102的状态机进入NOR_BOOT状态后，控制单元102对0x00寄存器进行实时查询，如果查到所述校验码则状态机进入BOOT_OK状态，启动过程结束。
当CPU101启动完成之后，若出现复位信号则状态机进入NOR_BOOT状态，CPU101再次通过NOR闪存103启动。
如果20秒内没有查到所述校验码，状态机进入CHANGE_CFG状态。
此时，控制单元102输出复位信号对CPU101进行复位，并改变启动引脚配置值，将片选信号cs0配置从nor_cs有效改为nand_cs有效，使得CPU101重新通过NAND闪存104启动，并将状态机转入NAND_BOOT状态。
如果CPU101启动成功，CPU101向控制单元102的0x00寄存器写入0x55作为校验码。
当控制单元102的状态机进入NAND_BOOT状态后，控制单元102对0x00寄存器进行实时查询，如果查到所述校验码则状态机进入BOOT_OK状态，启动过程结束，并将启动文件写入NOR闪存103中。
因为在此之前CPU没有通过NOR闪存启动成功，说明NOR闪存中的启动文件存在问题或者已经被修改，所以当CPU通过NAND闪存启动成功后，将启动文件重新写入NOR闪存中，使得下次CPU启动时能够通过NOR闪存启动。
当CPU101启动完成之后，若出现复位信号则状态机进入NOR_BOOT状态，CPU101再次通过NOR闪存103启动。
如果20秒内没有查到所述校验码，状态机进入CHANGE_CFG状态。
此时，控制单元102输出复位信号对CPU101进行复位，并改变启动引脚配置值，将片选信号cs0配置从nand_cs有效改为nor_cs有效，使得CPU101再次通过NOR闪存103启动，并将状态机再次转入NOR_BOOT状态。
如CPU再次无法启动成功，则状态机停留在NOR_BOOT状态。
此时说明CPU从NOR闪存和NAND闪存均无法启动成功。
图3是本发明的一种控制POWER-PC中CPU启动切换的方法的流程示意图。
如图3所示，一种控制POWER-PC中CPU启动切换的方法，包括以下步骤：
步骤S1，电源模块为CPU上电。
步骤S2，当CPU上电成功后，电源模块向控制单元发送power_good信号，控制单元收到该信号后，状态机进入NOR_BOOT状态，此时CPU默认通过读取NOR闪存中存储的启动文件来启动；
如果CPU启动成功，CPU向控制单元的0x00寄存器写入0x55作为校验码。
步骤S3，当控制单元的状态机进入NOR_BOOT状态后，控制单元对0x00寄存器进行实时查询，如果查到所述校验码，则状态机进入BOOT_OK状态，启动过程结束；
如果20秒内没有查到所述校验码，状态机进入CHANGE_CFG状态，并转入步骤S4。
步骤S4，控制单元输出复位信号复位CPU，并改变启动引脚配置值，将片选信号cs0配置从nor_cs有效改为nand_cs有效，使得CPU重新通过NAND闪存启动，状态机进入NAND_BOOT状态；
如果CPU启动成功，CPU向控制单元的0x00寄存器写入0x55作为校验码。
步骤S5，当控制单元的状态机进入NAND_BOOT状态后，控制单元对0x00寄存器进行实时查询，如果查到所述校验码则状态机进入BOOT_OK状态，启动过程结束；
如果20秒内没有查到所述校验码，状态机进入CHANGE_CFG状态，并转入步骤S6；
步骤S6，控制单元输出复位信号复位CPU，并改变启动引脚配置值，将片选信号cs0配置从nand_cs有效改为nor_cs有效，使得CPU再次通过NOR闪存启动，状态机再次进入NOR_BOOT状态；
如CPU再次无法启动成功，则状态机停留在NOR_BOOT状态。
步骤S3和步骤S5中，当CPU启动完成之后，若出现复位信号则状态机进入NOR_BOOT状态，CPU再次通过NOR闪存启动。
应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
Claims (10)
1.一种控制POWER-PC中CPU启动切换的系统，其特征在于，包括：
控制单元，用于控制CPU从选定的闪存启动；
闪存单元，包括NOR闪存和NAND闪存，所述NOR闪存和NAND闪存分别存储启动文件；
CPU，通过读取闪存单元中存储的启动文件进行启动；
本地总线，用于连接控制单元、闪存单元和CPU，控制单元、闪存单元、CPU之间通过本地总线传输数据；
CPU默认通过NOR闪存启动，当CPU通过NOR闪存启动不成功时，控制单元控制CPU通过NAND闪存启动。
2.根据权利要求1所述的系统，其特征在于，所述控制单元通过状态机控制CPU从选定的闪存启动。
3.根据权利要求2所述的系统，其特征在于，所述系统还包括电源模块，所述状态机通过电源模块发送的power_good信号进行复位。
4.根据权利要求3所述的系统，其特征在于，所述控制CPU从选定的闪存启动包括：
电源模块为CPU上电，当CPU上电成功后，电源模块向控制单元发送power_good信号，状态机进入NOR_BOOT状态，CPU默认通过NOR闪存启动；
如果CPU启动成功，CPU向控制单元的0x00寄存器写入0x55作为校验码；
控制单元对0x00寄存器进行实时查询，如果查到所述校验码则状态机进入BOOT_OK状态，启动过程结束；
如果20秒内没有查到所述校验码，状态机进入CHANGE_CFG状态；
控制单元输出复位信号复位CPU，并改变启动引脚配置值，使得CPU重新通过NAND闪存启动，状态机进入NAND_BOOT状态；
如果CPU启动成功，CPU向控制单元的0x00寄存器写入0x55作为校验码；
控制单元对0x00寄存器进行实时查询，如果查到所述校验码则状态机进入BOOT_OK状态，启动过程结束；
如果20秒内没有查到所述校验码，状态机进入CHANGE_CFG状态；
控制单元输出复位信号复位CPU，并改变启动引脚配置值，使得CPU再次通过NOR闪存启动，状态机再次进入NOR_BOOT状态；
如CPU再次无法启动成功，则状态机停留在NOR_BOOT状态。
5.根据权利要求4所述的系统，其特征在于，当CPU通过NAND闪存启动成功后，将启动文件写入NOR闪存中。
6.根据权利要求1至5任意一项所述的系统，其特征在于，所述控制单元为复杂可编程逻辑器件，所述复杂可编程逻辑器件内部通过编程实现本地总线协议。
7.根据权利要求1至5任意一项所述的系统，其特征在于，所述系统还包括地址锁存器，用于保存本地总线中的地址信息。
8.根据权利要求1至5任意一项所述的系统，其特征在于，当CPU启动完成之后，若出现复位信号则状态机进入NOR_BOOT状态，CPU通过NOR闪存启动。
9.一种控制POWER-PC中CPU启动切换的方法，其特征在于，包括步骤：
步骤S1，电源模块为CPU上电；
步骤S2，当CPU上电成功后，电源模块向控制单元发送power_good信号，控制单元的状态机进入NOR_BOOT状态，CPU默认通过NOR闪存启动；
如果CPU启动成功，CPU向控制单元的0x00寄存器写入0x55作为校验码；
步骤S3，控制单元对0x00寄存器进行实时查询，如果查到所述校验码，则状态机进入BOOT_OK状态，启动过程结束；
如果20秒内没有查到所述校验码，状态机进入CHANGE_CFG状态，并转入步骤S4；
步骤S4，控制单元输出复位信号复位CPU，并改变启动引脚配置值，使得CPU重新通过NAND闪存启动，状态机进入NAND_BOOT状态；
如果CPU启动成功，CPU向控制单元的0x00寄存器写入0x55作为校验码；
步骤S5，控制单元对0x00寄存器进行实时查询，如果查到所述校验码则状态机进入BOOT_OK状态，启动过程结束；
如果20秒内没有查到所述校验码，状态机进入CHANGE_CFG状态，并转入步骤S6；
步骤S6，控制单元输出复位信号复位CPU，并改变启动引脚配置值，使得CPU再次通过NOR闪存启动，状态机再次进入NOR_BOOT状态；
如CPU再次无法启动成功，则状态机停留在NOR_BOOT状态。
10.根据权利要求9所述的方法，其特征在于，所述步骤S1之前还包括：CPU、控制单元、NOR闪存、NAND闪存之间通过本地总线相连，并且NOR闪存和NAND闪存中分别存储用于CPU启动的启动文件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410165168.8A CN103995754A (zh) | 2014-04-23 | 2014-04-23 | 一种控制power-pc中cpu启动切换的系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410165168.8A CN103995754A (zh) | 2014-04-23 | 2014-04-23 | 一种控制power-pc中cpu启动切换的系统及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103995754A true CN103995754A (zh) | 2014-08-20 |
Family
ID=51309928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410165168.8A Pending CN103995754A (zh) | 2014-04-23 | 2014-04-23 | 一种控制power-pc中cpu启动切换的系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103995754A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104461657A (zh) * | 2014-12-29 | 2015-03-25 | 迈普通信技术股份有限公司 | 一种主备嵌入式引导程序的启动方法及装置 |
| CN106293832A (zh) * | 2016-08-09 | 2017-01-04 | 上海盈方微电子有限公司 | 一种soc芯片引导启动方法及系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6665813B1 (en) * | 2000-08-03 | 2003-12-16 | International Business Machines Corporation | Method and apparatus for updateable flash memory design and recovery with minimal redundancy |
| CN1490817A (zh) * | 2002-10-14 | 2004-04-21 | 华为技术有限公司 | 一种引导程序存储装置及其保障在线升级的方法 |
| CN101276297A (zh) * | 2008-05-14 | 2008-10-01 | 北京星网锐捷网络技术有限公司 | 一种处理器系统、设备及故障处理方法 |
| US20120042117A1 (en) * | 2010-08-10 | 2012-02-16 | Hon Hai Precision Industry Co., Ltd. | Boot system |
-
2014
- 2014-04-23 CN CN201410165168.8A patent/CN103995754A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6665813B1 (en) * | 2000-08-03 | 2003-12-16 | International Business Machines Corporation | Method and apparatus for updateable flash memory design and recovery with minimal redundancy |
| CN1490817A (zh) * | 2002-10-14 | 2004-04-21 | 华为技术有限公司 | 一种引导程序存储装置及其保障在线升级的方法 |
| CN101276297A (zh) * | 2008-05-14 | 2008-10-01 | 北京星网锐捷网络技术有限公司 | 一种处理器系统、设备及故障处理方法 |
| US20120042117A1 (en) * | 2010-08-10 | 2012-02-16 | Hon Hai Precision Industry Co., Ltd. | Boot system |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104461657A (zh) * | 2014-12-29 | 2015-03-25 | 迈普通信技术股份有限公司 | 一种主备嵌入式引导程序的启动方法及装置 |
| CN104461657B (zh) * | 2014-12-29 | 2018-01-26 | 迈普通信技术股份有限公司 | 一种主备嵌入式引导程序的启动方法及装置 |
| CN106293832A (zh) * | 2016-08-09 | 2017-01-04 | 上海盈方微电子有限公司 | 一种soc芯片引导启动方法及系统 |
| CN106293832B (zh) * | 2016-08-09 | 2020-01-14 | 上海盈方微电子有限公司 | 一种soc芯片引导启动方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106462520B (zh) | 用于与非易失性双列直插式存储器模块的控制器通信的技术 | |
| US8683148B2 (en) | Status indication when a maintenance operation is to be performed at a memory device | |
| CN102722390B (zh) | 多处理器共用flash的装置及固件程序加载与升级方法 | |
| US20110099325A1 (en) | User device and mapping data management method thereof | |
| US8856488B2 (en) | Method for utilizing a memory interface to control partitioning of a memory module | |
| CN108804024B (zh) | 数据储存装置及其操作方法 | |
| CN105518621A (zh) | 将引导操作并行化 | |
| CN102270144A (zh) | 嵌入式网络设备及其更新固件的方法 | |
| CN104123167B (zh) | 具有配置字自检功能的mcu上电启动方法及其自检方法 | |
| CN104461657A (zh) | 一种主备嵌入式引导程序的启动方法及装置 | |
| CN103842968A (zh) | 一种内存数据的迁移方法、计算机和装置 | |
| CN103116511A (zh) | 基于单个flash存储芯片的双启动方法 | |
| CN103246583A (zh) | 具有bmc固件修复功能的电子装置及修复方法 | |
| EP3722946A1 (en) | Firmware boot implementation method based on flash chip simulation | |
| US9042196B2 (en) | Memory system and method of controlling memory system | |
| CN102169442B (zh) | 使用usb设备进行系统引导的方法、设备、装置及系统 | |
| CN103995754A (zh) | 一种控制power-pc中cpu启动切换的系统及方法 | |
| CN102033767A (zh) | 一种单板及单板在线升级的方法 | |
| CN102446101A (zh) | 固件强制升级的系统及其固件的强制升级方法 | |
| US20150309903A1 (en) | Recovery circuit for basic input-output system | |
| US9071718B2 (en) | Information processing apparatus, image forming apparatus, non-transitory computer readable medium storing program, and information processing method | |
| EP2618259B1 (en) | Data erasable method of memory in smart card and smart card thereof | |
| US9313651B2 (en) | Memory system and method of controlling memory system | |
| CN104750425A (zh) | 一种存储系统及其非易失性存储器的控制方法 | |
| CN105825898A (zh) | 动态存储器测试装置及其测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140820 |