CN103973116A - 一种输出电压可调的电压变换器芯片 - Google Patents

Abstract

本发明涉及一种输出电压可调的电压变换器芯片，其包括具有一电压误差放大器电压变换电路以及一EN管脚，所述电压变换器芯片还包括：一反馈基准电平调制单元，其通过所述EN管脚接收一外围CPU输出的PWM信号，并通过该PWM信号对所述电压变换电路的一内部反馈基准电平进行调制滤波，以向所述电压误差放大器的负输入端输出一调制反馈基准电平，且该调制反馈基准电平等于所述内部反馈基准电平与PWM信号的占空比的乘积。本发明设计实现简单，输出电压调制范围宽，调制精度高，无需增加外部元器件，降低了芯片成本以及系统成本。

Description

一种输出电压可调的电压变换器芯片

技术领域

本发明涉及电源技术，尤其涉及一种输出电压可调的电压变换器芯片。

背景技术

在消费类电子异常繁荣的今天，移动设备的使用越来越普及。而在移动设备中，由于Android系统及以ARM架构的多内核CPU大行其道，而更多的内核意味着更高的功耗，因此，在电池容量短时间内难以突破的情况下，如何有效地降低CPU的待机功耗从而延长其待机时间显得异常重要。所以，通过借鉴过去在laptop computer上节省功耗的办法对ARM的内核的电源进行管理，业内也开始采用一种称为DVS(Dynamic Voltage Scaling，动态电压调节)的技术，即，在需要提供CPU性能来应对各种应用的时候，抬高对CPU的供电电压，而在需要节省功耗时，降低CPU电压。通常这些控制都是通过传统数字通讯实现的，例如通过I²C interface(接口)实现。

图1示出了现有技术中的一种典型的电压变换器芯片的内部电路——电压型降压电路，其输出电压可通过I²C接口调整。具体来说，图1中，VIN表示输入电压，VOUT表示输出电压，第一电阻111和第二电阻112组成了一个输出反馈网络，由第一电阻111和第二电阻112之间得到的反馈电压VFB传输至电压误差放大器(EA)101的负输入端，该电压误差放大器101的正输入端接收内部反馈基准电平VREF。该电路的工作原理如下：当输出电压VOUT低于正常值时，反馈电压VFB也将低于电压误差放大器101的内部反馈基准电平VREF，反馈电压VFB与内部反馈基准电平VREF的电压差值经过电压误差放大器101的比较放大后输出一个较高的电压VCOMP，该电压VCOMP通过PWM控制器102与斜坡发生器(Ramp Generator)104输出的信号进行比较，PWM控制器102的输出信号通过驱动电路(Driver)103驱动PMOS管107和NMOS管108的闭合，从而实现恒压输出。在上述结构中，内部反馈基准电平VREF可以由I²C接口105调整，具体来说，I²C接口105接收来自外围CPU109输出的控制信号SCL与数据信号SDL，编码后发送至数模转换器(DAC)106，数模转换器106将编码转变为模拟电压信号并作为反馈基准电压VREF输出至电压误差放大器101，由于不同的控制信号SCL和数据信号SDL代表不同的工作状态与反馈基准电压，从而通过这些不同的信号即可对输出电压VOUT进行调整。此方法虽然可以达到较高的输出电压调整精度，但其芯片内部需要一个复杂的I²C接口电路和一个精准的DAC电路，因此大大增加了芯片设计难度与芯片成本。

图2是现有技术中另一种典型的电压变换器芯片的内部电路图，在此仍以电压型降压电路为例，该电路通过外围CPU215发出的PWM信号调整输出电压反馈电阻，从而对输出电压的大小进行调整。具体来说，图2中，VIN表示输入电压，VOUT表示输出电压，该降压电路包括：电压误差放大器(EA)201、PWM控制器202、驱动电路(Driver)203、斜坡发生器(Ramp Generator)204、P型功率管205、N型功率管206、电感207、电容208、第一分压电阻209以及第二分压电阻210。该电路的输出电压通过CPU的PWM信号和外部元器件——第一电阻211、第二电阻212、开关213和电容214进行调整，当PWM信号为高电平时，开关213闭合，此时的反馈电压VFB1＝VOUT*(R210//R211)/(R209+(R210//R211))，反馈系数减小，从而使得输出电压VOUT升高；当PWM信号为低电平时，开关213打开，此时的反馈电压VFB2＝VOUT*R210/(R209+R210)，反馈系数增大，从而使得输出电压VOUT降低；不同占空比的PWM信号可以得到不同的输出电压值，从而达到了调整输出电压的目的。相较于典型的DC电压变换器，此方法在没有增加任何设计难度的基础上即可对输出电压进行调整，又极大的节约了设计成本和芯片成本，然而其缺点在于调整精度差、输出电压精度差，且需要多个外部元件，增加了系统成本。

发明内容

为了解决上述现有技术存在的问题，本发明旨在提供一种输出电压可调的电压变换器芯片，以对输出电压实现精确调整，并有效降低成本。

本发明所述的一种输出电压可调的电压变换器芯片，其包括具有一电压误差放大器电压变换电路以及一EN管脚，所述电压变换器芯片还包括：

一反馈基准电平调制单元，其通过所述EN管脚接收一外围CPU输出的PWM信号，并通过该PWM信号对所述电压变换电路的一内部反馈基准电平进行调制滤波，以向所述电压误差放大器的负输入端输出一调制反馈基准电平，且该调制反馈基准电平等于所述内部反馈基准电平与PWM信号的占空比的乘积。

在上述的输出电压可调的电压变换器芯片中，所述反馈基准电平调制单元包括：反相器、第一PMOS管、第一NMOS管、第一电阻和第一电容，其中，

所述反相器的输入端与所述EN管脚连接，其输出端与所述第一PMOS管和第一NMOS管的栅极连接；

所述第一PMOS管的源极接收所述内部反馈基准电平，其漏极与所述第一NMOS管的漏极连接，该第一NMOS管的源极接地；

所述第一电阻的一端连接至所述第一PMOS管和第一NMOS管的漏极之间，其另一端与所述第一电容的一端连接，该第一电容的另一端与所述第一NMOS管的源极连接，且所述电压误差放大器的负输入端连接至所述第一电阻与第一电容之间。

在上述的输出电压可调的电压变换器芯片中，所述电压变换器芯片还包括一使能检测单元，其与所述EN管脚连接，以对所述PWM信号的高低进行检测，并产生用于控制所述电压变换器芯片启停的使能信号。

在上述的输出电压可调的电压变换器芯片中，所述使能检测单元包括：缓冲器、计时器和RS触发器，其中，

所述缓冲器的输入端与所述EN管脚连接，其输出端分别与所述计时器的使能端以及所述RS触发器的置位端连接；所述计时器的输出端与所述RS触发器的复位端连接，所述RS触发器的输出端输出所述使能信号。

由于采用了上述的技术解决方案，本发明通过利用电压变换器芯片原有的EN管脚接收外围CPU输出的PWM信号，并采用反馈基准电平调制单元使PWM信号直接对内部反馈基准电平进行改进，从而实现调整输出电压的目的。由此可见，本发明与图1中的现有技术相比，仅需要利用芯片现有的管脚，而无需要设计复杂的I²C接口以及精确的DAC电路，从而大大减小了芯片的面积，降低了芯片的设计难度以及成本，且具有更高的可靠性，提高了量产的成功性；同时，本发明与图2中的现有技术相比，由于避免了在芯片输出端改变输出电阻的比例，而采用直接改变内部反馈基准电平的方式，使得输出电压的精度得到很好的控制。

附图说明

图1是现有技术中一种典型的电压型降压电路的示意图；

图2是现有技术中另一种典型的电压型降压电路的示意图；

图3是本发明一种输出电压可调的电压变换器芯片的一种实施例的电路图；

图4是本发明中反馈基准电平调制单元的结构示意图；

图5是本发明中使能检测单元的结构示意图；

图6是图4中PWM信号、A2点以及调制反馈基准电平VREF_MOD的电压波形示意图。

具体实施方式

下面结合附图，给出本发明的较佳实施例，并予以详细描述。

请参阅图3-图6，本发明，即一种输出电压可调的电压变换器芯片，其包括EN管脚EN Pin(即电压变换器芯片的使能输入端)，还包括具有电压误差放大器(EA)301的基本的电压变换电路、反馈基准电平调制单元(REF MOD)4以及使能检测单元(EN DET)5，其中，

电压变换电路可以是buck(降压)、boost(升压)、或buck-boost(升降压)电路中的任意一种，在本实施例中，仍以与图1、图2相似的降压型电压变换电路为例，该电压变换电路还包括：PWM控制器302、驱动电路(Driver)303、斜坡发生器(Ramp Generator)304、第二PMOS管305、第二NMOS管306、第一电感307、第二电容308、第一反馈分压电阻309和第二反馈分压电阻310；

反馈基准电平调制单元4通过EN管脚EN Pin接收一外围CPU6输出的PWM信号，并通过该PWM信号对电压变换电路的一内部反馈基准电平VREF进行调制滤波，以使该内部反馈基准电平VREF具有与PWM信号同相、同占空比的波形，以向电压误差放大器301的负输入端输出一调制反馈基准电平VREF_MOD，从而与电压误差放大器301的正输入端接收到的反馈电压VFB(反馈电压VFB为芯片输出电压VOUT经第一、第二反馈分压电阻309、310分压后得到)进行比较(后续的信号处理流程与图1中的现有技术类似，此处不再赘述)，且该调制反馈基准电平VREF_MOD等于内部反馈基准电平VREF与PWM信号的占空比D的乘积，即，VREF_MOD＝VREF×D，若D＝0(即PWM信号恒为零)，VREF_MOD＝0(低电平)，若D＝100％(即PWM信号恒为高)，VREF_MOD＝100％VREF(高电平)，也就是说，调制反馈基准电平VREF_MOD可为0与VREF之间任一数值；

使能检测单元5与EN管脚EN Pin连接，以对PWM信号的高低进行检测，并产生用于控制电压变换器芯片启停的使能信号EN_CHIP，当PWM信号为高电平时则使能信号EN_CHIP(EN_CHIP＝1)控制芯片工作，当PWM信号为低电平且维持一段时间时则使能信号EN_CHIP(EN_CHIP＝0)控制芯片停止工作。

在本实施例中，反馈基准电平调制单元4具体包括：第一PMOS管401、第一NMOS管402、第一电阻403、第一电容404以及反相器405，其中，

反相器405的输入端与EN管脚EN Pin连接，以接收PWM信号，其输出端与第一PMOS管401和第一NMOS管402的栅极连接(连接点为A1)；

第一PMOS管401的源极接收内部反馈基准电平VREF，其漏极与第一NMOS管402的漏极连接，该第一NMOS管402的源极接地；

第一电阻403的一端连接至第一PMOS管401和第一NMOS管402的漏极之间(连接点位A2)，其另一端与第一电容404的一端连接，该第一电容404的另一端与第一NMOS管402的源极连接，且电压误差放大器301的负输入端连接至第一电阻403与第一电容404之间。

使能检测单元5包括：缓冲器501、计时器502和RS触发器503，其中，

缓冲器501的输入端与EN管脚EN Pin连接，以接收PWM信号，其输出端分别与计时器502的使能端以及RS触发器503的置位端S连接；计时器502的输出端与RS触发器503的复位端R连接，RS触发器503的输出端Q输出用于控制电压变换器芯片启停的使能信号EN_CHIP；具体来说，当PWM信号为高时，RS触发器503的输出端Q被置高，芯片开始工作，同时计数器502被清零；当PWM信号为低时，计数器502开始计时，若PWM信号为低的时间超过2ms，计数器502输出一个高电平，将RS触发器503置0，芯片停止工作；在此需注意的是，芯片判断关机是PWM信号为低且维持2ms，因而PWM信号频率不能太低，以免造成误关机。

如图6所示，当PWM信号＝0时，A1点电压为高，图4中第一PMOS管401关闭，第一NMOS管402打开，A2点电压为0；当PWM信号＝1时，图4中第一PMOS管401打开，第一NMOS管402关闭，A2点电压等于内部反馈基准电平VREF，也就是说，由于EN管脚EN Pin的输入信号为一PWM信号(即EN信号)，因此图4中A2点信号也为一PWM信号，且与EN信号同相，其高电平为VREF，低电平为0；A2点信号经过图4中的滤波电路——第一电阻403和第一电容404滤波后得到一模拟电平，即调制反馈基准电平VREF_MOD，当调节PWM信号的占空比从0到100％变化，即可使调制反馈基准电平VREF_MOD从0到VREF之间变化，从而实现了输出电压VOUT从0到VREF/R310*(R309+R310)之间变化。由此可见，本发明的优点在于输出电压可以从0到VREF/R310*(R309+R310)之间变化，变化范围大，且其精度仅受限于PWM信号占空比的精度，而PWM信号的占空比可以达到很高的精度，因而此输出电压调整方式可以达到很高的精度。此外，本发明的电路设计实现简单易行，无需外加元器件，极大的降低了芯片与应用系统的成本。

本发明在于复用EN管脚，EN管脚既是芯片的使能信号输入端又是芯片内部反馈基准电平调制信号的输入端，并在芯片内部实现了PWM信号调制输出电压的功能。在以上实例只是用作示例说明，内部反馈基准电平调制单元并不是为了限制本发明。

综上所述，与现有技术相比，本发明具有以下优点：

1、对EN管脚实现复用，即通过采用一个EN管脚使之既是芯片的使能信号输入端又是芯片内部反馈基准电平调制信号的输入端，同时完成使能检测与反馈基准电平调制信号检测双重功能，从而节省了一个管脚，进而节约了成本；

2、通过使调制后的反馈基准电平成为内部反馈基准电平与PWM信号占空比的乘积，从而使系统通过调节PWM信号的占空比来调节电压变换器的输出电压，并使其调节范围与PWM信号占空比范围一致，从而使得芯片的输出电压调制范围宽，且可以达到很高的调节精度；

3、本发明设计实现简单，无需内部复杂的I²C接口电路和一个精准的DAC电路，也无需外加元器件，降低了芯片成本以及系统成本。

以上所述的，仅为本发明的较佳实施例，并非用以限定本发明的范围，本发明的上述实施例还可以做出各种变化。即凡是依据本发明申请的权利要求书及说明书内容所作的简单、等效变化与修饰，皆落入本发明专利的权利要求保护范围。本发明未详尽描述的均为常规技术内容。

Claims (4)

1.一种输出电压可调的电压变换器芯片，其包括具有一电压误差放大器电压变换电路以及一EN管脚，其特征在于，所述电压变换器芯片还包括：

一反馈基准电平调制单元，其通过所述EN管脚接收一外围CPU输出的PWM信号，并通过该PWM信号对所述电压变换电路的一内部反馈基准电平进行调制滤波，以向所述电压误差放大器的负输入端输出一调制反馈基准电平，且该调制反馈基准电平等于所述内部反馈基准电平与PWM信号的占空比的乘积。

2.根据权利要求1所述的输出电压可调的电压变换器芯片，其特征在于，所述反馈基准电平调制单元包括：反相器、第一PMOS管、第一NMOS管、第一电阻和第一电容，其中，

所述反相器的输入端与所述EN管脚连接，其输出端与所述第一PMOS管和第一NMOS管的栅极连接；

所述第一PMOS管的源极接收所述内部反馈基准电平，其漏极与所述第一NMOS管的漏极连接，该第一NMOS管的源极接地；

所述第一电阻的一端连接至所述第一PMOS管和第一NMOS管的漏极之间，其另一端与所述第一电容的一端连接，该第一电容的另一端与所述第一NMOS管的源极连接，且所述电压误差放大器的负输入端连接至所述第一电阻与第一电容之间。

3.根据权利要求1或2所述的输出电压可调的电压变换器芯片，其特征在于，所述电压变换器芯片还包括一使能检测单元，其与所述EN管脚连接，以对所述PWM信号的高低进行检测，并产生用于控制所述电压变换器芯片启停的使能信号。

4.根据权利要求3所述的输出电压可调的电压变换器芯片，其特征在于，所述使能检测单元包括：缓冲器、计时器和RS触发器，其中，

所述缓冲器的输入端与所述EN管脚连接，其输出端分别与所述计时器的使能端以及所述RS触发器的置位端连接；所述计时器的输出端与所述RS触发器的复位端连接，所述RS触发器的输出端输出所述使能信号。